CN106934077B - 一种精确的块进位链的时序分析方法 - Google Patents

一种精确的块进位链的时序分析方法 Download PDF

Info

Publication number
CN106934077B
CN106934077B CN201511016919.0A CN201511016919A CN106934077B CN 106934077 B CN106934077 B CN 106934077B CN 201511016919 A CN201511016919 A CN 201511016919A CN 106934077 B CN106934077 B CN 106934077B
Authority
CN
China
Prior art keywords
time sequence
carry chain
logic
block carry
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511016919.0A
Other languages
English (en)
Other versions
CN106934077A (zh
Inventor
宋惠远
郭敬霞
朱延飞
李秋艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwei Qili Beijing Technology Co ltd
Original Assignee
Beijing Weiyage Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Weiyage Beijing Technology Co Ltd filed Critical Beijing Weiyage Beijing Technology Co Ltd
Priority to CN201511016919.0A priority Critical patent/CN106934077B/zh
Publication of CN106934077A publication Critical patent/CN106934077A/zh
Application granted granted Critical
Publication of CN106934077B publication Critical patent/CN106934077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种精确的块进位链的时序分析方法，该方法包括：将FPGA芯片布局后的原始层面中进位链及跳跃逻辑进行打包，构成块进位链；以所述块进位链作为基本单元构建时序模型，并使用所述时序模型进行时序分析；将所述进行时序分析后的块进位链展开成所述原始层面，然后在所述原始层面进行布线。本发明在进行时序分析时，将一个PLB里的整个进位链及跳跃逻辑作为一个整体进行分析，可以获得准确完整的时序信息，给时序驱动布线器指出正确的优化方向。

Description

一种精确的块进位链的时序分析方法
技术领域
本发明涉及微电子领域中的集成电路设计技术领域，特别是一种精确的块进位链的时序分析方法。
背景技术
现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。
FPGA的设计流程包括：设计输入、调试、功能仿真、综合、布局布线、时序仿真、配置下载等步骤。其中布局是指从映射取出定义的逻辑和输入输出块，并把它们分配到FPGA内部的物理位置，往往需要在速度最优和面积最优之间做出选择。布线是根据布局的拓扑结构，利用自动布线软件，使用布线资源选择时序最短路径，试着完成所有的逻辑连接。
目前，在布线的过程中需要建立时序模型，然后进行时序分析找到关键路径，也就是最长路径，进而给时序驱动布线器指出正确的优化方向。
现有技术的时序模型是以基本逻辑单元，比如加法器等，建立起来；并将每一个时序模型的延迟累加得到最长路径，然后对最长路径进行优化。
目前工业界还没有找出可以进行更加精确的时序分析的方法。
发明内容
本发明的目的是针对现有技术的缺陷，提供了一种精确的块进位链的时序分析方法，能够对FPGA中跳跃进位加法器的进位链以及整个芯片设计给出精确的时序分析，能够考虑到跳跃进位加法器中进位逻辑的时序功能。本发明在进行时序分析时，将一个PLB里的整个进位链及跳跃逻辑作为一个整体进行分析，可以获得准确完整的时序信息，给时序驱动布线器指出正确的优化方向。
本发明提供一种精确的块进位链的时序分析方法，所述方法包括：将FPGA芯片布局后的原始层面中进位链及跳跃逻辑进行打包，构成块进位链；以所述块进位链作为基本单元构建时序模型，并使用所述时序模型进行时序分析；将所述进行时序分析后的块进位链展开成所述原始层面，然后在所述原始层面进行布线。
优选地，FPGA芯片的所述原始层面和所述时序模型灵活切换，来分别完成所述FPGA芯片的进位链时序分析和布线流程。
优选地，在FPGA芯片中可编程逻辑块PLB内，将进位链以及跳跃逻辑进行打包，简化时序模型，然后以所述块进位链为整体构建时序模型。
优选地，在FPGA芯片中，上下相邻的可编程逻辑块PLB，将可编程逻辑块PLB的跳跃输入逻辑和与所述跳跃输入逻辑相邻的跳跃输出逻辑，以及所述跳跃输出逻辑所在的可编程逻辑块PLB内的进位链进行打包，减少块进位链的端口数量，然后以所述块进位链为整体构建时序模型。
优选地，将所述块进位链为整体构建成时序模型后，进行时序分析，进而找出关键路径。
本发明将芯片中，PLB的进位链及跳跃逻辑进行打包，并对块进位链进行整体建模，能够充分的考虑到跳跃进位加法器中进位逻辑的时序功能，对整个设计给出精确的时序分析。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种精确的块进位链的时序分析方法流程示意图；
图2为本发明实施例提供的一种FPGA芯片中可编程逻辑块PLB的示意图；
图3为本发明实施例提供的一种在PLB内将进位链和跳跃逻辑打包的示意图；
图4a为本发明实施例提供的一种上下相邻的PLB间将进位链和跳跃逻辑打包的示意图；
图4b为本发明实施例提供的一种上下相邻的PLB间进位链和跳跃逻辑打包后的示意图；
图5为本发明实施例提供的一种以块进位链为基本单元建立的时序模型示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
本发明实施例在进行时序分析时，将一个PLB里的整个进位链及跳跃逻辑作为一个整体进行分析，可以获得准确完整的时序信息，给时序驱动布线器指出正确的优化方向。
图1为本发明实施例提供的一种精确的块进位链的时序分析方法流程示意图。如图1所示，一种精确的块进位链的时序分析方法包括步骤S101-S103：
步骤S101：将FPGA芯片布局后的原始层面中进位链及跳跃逻辑进行打包，构成块进位链；
具体地，做为本发明实施例的一种优选方式，在FPGA芯片中可编程逻辑块PLB内，将进位链以及跳跃逻辑进行打包，然后以所述块进位链为整体构建时序模型。
需要说明的是，FPGA芯片布局后的原始层面是指FPGA芯片布局后，以查找表、寄存器以及加法器构成的基本逻辑单元；和各基本逻辑单元的端口信息以及连线信息；也就是FPGA芯片布局后的网表信息。
下面以图2为例进行说明，图2为本发明实施例提供的一种FPGA芯片中可编程逻辑块PLB的示意图。CME-C1型号FPGA芯片中分为可编程逻辑模块PLB(Programmable LogicBlock)和带本地存储器的可编程逻辑模块PLBR(Programmable Logic BlockLocal memorylram)。
图中有8个加法器，分别为S0、S1、S2、S3、S4、S5、S6、S7；进位链的跳跃逻辑包括一个跳跃输入逻辑CARRY_SKIP_IN，一个跳跃输出逻辑CARRY_SKIP_OUT。图中并没有将加法器构成的进位链和跳跃逻辑进行打包；在进行时序分析时，以单个的加法器为单位进行时序分析，然后将进行时序分析后的加法器进行布线。
以图2为例，将图2中的加法器和跳跃逻辑进行打包。图3为本发明实施例提供的一种在PLB内将进位链和跳跃逻辑打包的示意图。
如图3所示，打包之后，块进位链做为时序模型分析的基本单位，然后对整个网表进行时序分析。在进行时序分析时，分析出块进位链的每一条可能的时序路径，以及时序路径所对应的真实的延迟，得到最长的路径所对应的最大延迟，也就是得到关键路径的延迟。由于使用了复杂的跳跃逻辑，可以保证得到的最长路径延迟优于，现有技术中以加法器为基本单元进行时序分析的得到进位链延迟的累加。
也就是说，对块进位链进行时序分析后得到的关键路径更为精确；故，根据关键路径算出的延时也更为准确，给时序驱动布线器指出更为准确的优化方向。
具体地，作为本发明实施例的另一种可能是实现的方式，在FPGA芯片中，上下相邻的可编程逻辑块PLB，将可编程逻辑块PLB的跳跃输入逻辑和与所述跳跃输入逻辑相邻的跳跃输出逻辑，以及所述跳跃输出逻辑所在的可编程逻辑块PLB内的进位链进行打包，然后以所述块进位链为整体构建时序模型。
下面以图4进行说明，图4a为本发明实施例提供的一种上下相邻的PLB间将进位链和跳跃逻辑打包的示意图。如图所示，将位于图中下方PLB的进位链和跳跃输出逻辑以及位于图中上方的PLB中的跳跃输入逻辑进行打包。块进位链与上述实施例中的作用相同，在此不再赘述。
需要说明的是，将相邻的PLB中进位链以及跳跃逻辑进行打包后，整个块进位链为基本单元建立时序模型；此时的基本单元中的输出输入端口数相对于上述实施例中大为减少。以此建立时序模型后，芯片中最终形成了以块进位链为基本单元的时序模型，由于输入输出的端口数减少，在进行时序分析时，所得到的最长路径更为简便。
下面对此进行说明，块进位链如图4所示，图4b为本发明实施例提供的一种上下相邻的PLB间进位链和跳跃逻辑打包后的示意图。在图3中位于下方的跳跃输入逻辑的位置增加了一个2选1的多路复用器mux，一端接收进位输入信号，一端接收信号co_alt；并输出信号到加法器C0的进位输入端口。
步骤S102：以所述块进位链作为基本单元构建时序模型，并使用所述时序模型进行时序分析；
具体地，将所述块进位链为整体构建成时序模型后，使用该时序模型进行时序分析，进而找出关键路径。
以图5进行说明，图5为本发明实施例提供的一种以块进位链为基本单元建立的时序模型示意图。图中所示，基本单元在进行时序分析时，在进行时序分析时，能够更加精确的得到关键路径。同时减少了时序模型的端口数，简化了时序模型。
步骤S103：将所述进行时序分析后的块进位链展开成所述原始层面，然后在所述原始层面进行布线。
具体地，FPGA芯片的所述原始层面和所述时序模型灵活切换，来分别完成所述FPGA芯片的进位链时序分析和布线流程。
芯片中对块进位链进行时序分析，找到关键路径后，然后对关键路径优化；在这样的流程中，原始层面的加法器和时序模型可以灵活切换。以块加法链建立时序模型，由此便形成了包含块加法链的网表，进行时序分析后将输出的结果反标到原始的网表中去，完成时序驱动的布线流程。
本发明将芯片中，PLB的进位链及跳跃逻辑进行打包构成块进位链，并对块进位链进行整体建模，能够充分的考虑到跳跃进位加法器中跳跃逻辑的时序功能，对整个设计给出精确的时序分析。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种精确的块进位链的时序分析方法，其特征在于，所述方法包括：
将FPGA芯片布局后的原始层面中进位链及跳跃逻辑进行打包，构成块进位链；
以所述块进位链作为基本单元构建时序模型，并使用所述时序模型进行时序分析；包括：在FPGA芯片中可编程逻辑块PLB内，将进位链以及跳跃逻辑进行打包，然后以所述块进位链为整体构建时序模型；以及
在FPGA芯片中，上下相邻的可编程逻辑块PLB，将可编程逻辑块PLB的跳跃输入逻辑和与所述跳跃输入逻辑相邻的跳跃输出逻辑，以及所述跳跃输出逻辑所在的可编程逻辑块PLB内的进位链进行打包，然后以所述块进位链为整体构建时序模型；
将所述进行时序分析后的块进位链展开成所述原始层面，然后在所述原始层面进行布线。
2.根据权利要求1所述的方法，其特征在于，FPGA芯片的所述原始层面和所述时序模型灵活切换，来分别完成所述FPGA芯片的进位链时序分析和布线流程。
3.根据权利要求1所述的方法，其特征在于，将所述块进位链为整体构建成时序模型后，进行时序分析，进而找出关键路径。
CN201511016919.0A 2015-12-29 2015-12-29 一种精确的块进位链的时序分析方法 Active CN106934077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511016919.0A CN106934077B (zh) 2015-12-29 2015-12-29 一种精确的块进位链的时序分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511016919.0A CN106934077B (zh) 2015-12-29 2015-12-29 一种精确的块进位链的时序分析方法

Publications (2)

Publication Number Publication Date
CN106934077A CN106934077A (zh) 2017-07-07
CN106934077B true CN106934077B (zh) 2020-06-16

Family

ID=59441569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511016919.0A Active CN106934077B (zh) 2015-12-29 2015-12-29 一种精确的块进位链的时序分析方法

Country Status (1)

Country Link
CN (1) CN106934077B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104101A (zh) * 2019-11-07 2020-05-05 上海精密计量测试研究所 一种带有slice空洞的进位链构造及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054110A (zh) * 2011-01-27 2011-05-11 复旦大学 Fpga可编程逻辑块通用装箱方法
CN103259530A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 一种约束进位链的方法
CN103259529A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 一种采用跳跃进位链的集成电路
CN103258066A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 逻辑簇的布局方法
CN103366028A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN104182556A (zh) * 2013-05-22 2014-12-03 京微雅格（北京）科技有限公司 芯片的布局方法
CN104572579A (zh) * 2013-10-10 2015-04-29 京微雅格（北京）科技有限公司 基于fpga解析型布局求解器的多选择区域动态划分方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521801B2 (en) * 2008-04-28 2013-08-27 Altera Corporation Configurable hybrid adder circuitry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054110A (zh) * 2011-01-27 2011-05-11 复旦大学 Fpga可编程逻辑块通用装箱方法
CN103259530A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 一种约束进位链的方法
CN103259529A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 一种采用跳跃进位链的集成电路
CN103258066A (zh) * 2012-02-17 2013-08-21 京微雅格（北京）科技有限公司 逻辑簇的布局方法
CN103366028A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN104182556A (zh) * 2013-05-22 2014-12-03 京微雅格（北京）科技有限公司 芯片的布局方法
CN104572579A (zh) * 2013-10-10 2015-04-29 京微雅格（北京）科技有限公司 基于fpga解析型布局求解器的多选择区域动态划分方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA互连结构评估系统研究与实现;谢丁;《中国博士学位论文全文数据库信息科技辑》;20111215;第17-18页 *

Also Published As

Publication number Publication date
CN106934077A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
US9626470B2 (en) Generating a circuit description for a multi-die field-programmable gate array
US7587697B1 (en) System and method of mapping memory blocks in a configurable integrated circuit
US9589090B1 (en) Method and apparatus for performing multiple stage physical synthesis
US9026967B1 (en) Method and apparatus for designing a system on multiple field programmable gate array device types
CN106709119B (zh) 一种fpga芯片布线方法
US8793629B1 (en) Method and apparatus for implementing carry chains on FPGA devices
US8434045B1 (en) System and method of providing a memory hierarchy
US8578306B2 (en) Method and apparatus for performing asynchronous and synchronous reset removal during synthesis
CN110313002B (zh) 一种基于plb的fpga芯片布线方法
US9230047B1 (en) Method and apparatus for partitioning a synthesis netlist for compile time and quality of results improvement
US10417374B1 (en) Method and apparatus for performing register retiming by utilizing native timing-driven constraints
CN106934077B (zh) 一种精确的块进位链的时序分析方法
US7620925B1 (en) Method and apparatus for performing post-placement routability optimization
Turki et al. Signal multiplexing approach to improve inter-FPGA bandwidth of prototyping platform
CN106649899B (zh) 一种本地存储器布局方法
WO2010061911A1 (ja) 再構成可能回路生成装置、方法およびプログラム
Turki et al. Frequency Optimization Objective during System Prototyping on Multi‐FPGA Platform
CN106649898B (zh) 一种加法器的打包布局方法
CN107632816B (zh) 通过在设计编制期间替换用于执行除法的部件来改进系统操作的方法和设备
Kapre Packet-switched on-chip FPGA overlay networks
US12086518B2 (en) Programmable integrated circuit underlay
US8661386B1 (en) Method and apparatus for performing timing analysis with current source driver models using interpolated device characteristics
US7735039B1 (en) Methods of estimating net delays in tile-based PLD architectures
JP5658077B2 (ja) 半導体集積回路の遅延解析方法、遅延解析プログラム、遅延解析装置
CN107038267B (zh) 一种fpga芯片基本单元的设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240819

Address after: 601, Floor 6, Building 5, Yard 8, Kegu 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176 (Yizhuang Cluster, High-end Industrial Zone, Beijing Pilot Free Trade Zone)

Patentee after: Jingwei Qili (Beijing) Technology Co.,Ltd.

Country or region after: China

Address before: 20th Floor, Building B, Tiangong Building, No. 30 Yuan Road, Haidian District, Beijing 100083

Patentee before: CAPITAL MICROELECTRONICS Co.,Ltd.

Country or region before: China