CN106933755A - 一种基于cpci背板的轮询通信方法 - Google Patents
一种基于cpci背板的轮询通信方法 Download PDFInfo
- Publication number
- CN106933755A CN106933755A CN201511021886.9A CN201511021886A CN106933755A CN 106933755 A CN106933755 A CN 106933755A CN 201511021886 A CN201511021886 A CN 201511021886A CN 106933755 A CN106933755 A CN 106933755A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- data
- read
- communication unit
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种基于CPCI背板的轮询通信方法,属于车辆通信技术领域,解决了的传统的轮询模式通信方法容易发生数据传输错误和混乱,可靠性和稳定性较低的技术问题。一种基于CPCI背板的轮询通信方法,该包括:第一通信单元根据轮询周期在第一存储单元中的数据被读取后向第一存储单元中写入数据,传输控制单元在第二通信单元没有进行数据读取时,读取第一存储单元中写入的数据并传输至第二存储单元,第二通信单元根据轮询周期从第二存储单元中读取数据。
Description
技术领域
本发明涉及车辆通信技术领域,具体的说,涉及一种基于CPCI背板的轮询通信方法。
背景技术
随着列车高速化、安全化和舒适化的发展,越来越多的状态信息、控制信息和诊断信息等需要在机车车辆之间、各电气设备之间相互传输。由于列车通信网络(Train Communication Network,TCN)在介质控制方式、通信服务以及实时性等方面都有着独特优点,因此得到了广泛的应用。在相关的应用项目中,MVB板、WTB板、IO板、事件记录板等单板收集的信息都通过机箱内的CPCI背板总线与CPU主控板实现交互,CPU主控板为CPCI总线的主设备,其他单板为从设备。
在通用的基于轮询的CPCI总线通信模式中,CPU主控板和从板CPU都对同一片双口RAM进行读写操作,即当CPU主控板发送数据时,按照一定的轮询周期通过CPCI背板总线将数据写入双口RAM中,然后从板CPU按一定的轮询周期读取数据。反过来,从板CPU也可通过本地总线按照一定的轮询周期将数据写入同一片双口RAM中,然后主板CPU按一定的轮询周期读取数据。这样处理的弊端是:由于CPU主控板和从板CPU轮询周期的不确定性,会出现CPU主控板和从板CPU处于一个在写双口RAM而另一个在读双口RAM的状态,或CPU主控板和从板CPU同时在写双口RAM的状态,在上述状态下会出现数据读取错误以及数据冲突,引起数据的错误和混乱,使得通信系统的可靠性较低。
因此,亟需一种能够防止数据传输的错误和混乱,提高通信系统可靠性的基于CPCI背板的轮询通信方法。
发明内容
本发明的目的在于提供一种基于CPCI背板的轮询通信方法,以解决的传统的轮询模式通信方法容易发生数据传输错误和混乱,可靠性和稳定性较低的技术问题。
本发明提供一种基于CPCI背板的轮询通信方法,该方法包括:
第一通信单元根据轮询周期在第一存储单元中的数据被读取后向第一存储单元中写入数据,传输控制单元在第二通信单元没有进行数据读取时,读取第一存储单元中写入的数据并传输至第二存储单元,第二通信单元根据轮询周期从第二存储单元中读取数据;
第二通信单元根据轮询周期在第三存储单元中的数据被读取后向第三存储单元中写入数据,传输控制单元在第一通信单元没有进行数据读取时,读取第三存储单元中写入的数据并传输至第四存储单元,第一通信单元根据轮询周期从第四存储单元中读取数据。
在所述第一通信单元向第一存储单元写入数据的步骤中包括:第一通信单元判断第一存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第一通信单元向第一存储单元中写入数据,若未被读取,则第一通信单元不进行数据的写入;
在所述第二通信单元向第三存储单元写入数据的步骤中包括:第二通信单元判断第三存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第二通信单元向第三存储单元中写入数据,若未被读取,则第二通信单元不进行数据的写入。
本发明提供的基于CPCI背板的轮询通信方法还包括:第一通信单元在向第一存储单元中写入数据后,将第一空满寄存器的状态置为满;
传输控制单元在将第一存储单元中写入的数据传输至第二存储单元后,将第一空满寄存器的状态置为空;
在所述第一通信单元向第一存储单元写入数据的步骤中包括:第一通信单元读取第一空满寄存器状态,在所述第一空满寄存器状态为空时,向第一存储单元中写入数据。
本发明提供的基于CPCI背板的轮询通信方法还包括:第二通信单元在向第三存储单元中写入数据后,将第二空满寄存器的状态置为满;
传输控制单元在将第三存储单元中写入的数据传输至第四存储单元后,将第二空满寄存器的状态置为空;
在所述第二通信单元向第三存储单元写入数据的步骤中包括:第二通信单元读取第二空满寄存器状态,在所述第二空满寄存器状态为空时,向第三存储单元中写入数据。
在所述第二通信单元从第二存储单元中读取数据的步骤中包括:第二通信单元在读取第二存储单元数据时,将第一读取状态寄存器的状态置为读取,在数据读取完成后,将第一读取状态寄存器的状态置为未读取;
在所述传输控制单元将第一存储单元中写入的数据传输至第二存储单元的步骤中包括:传输控制单元读取第一读取状态寄存器的状态,在所述第一读取状态寄存器的状态为未读取时,向第二存储单元中写入数据。
在所述第一通信单元从第四存储单元中读取数据的步骤中包括:第一通信单元在读取第四存储单元数据时,将第二读取状态寄存器的状态置为读取,在数据读取完成后,将第二读取状态寄存器的状态置为未读取;
在所述传输控制单元将第三存储单元中写入的数据传输至第四存储单元的步骤中包括:传输控制单元读取第二读取状态寄存器的状态,在所述第二读取状态寄存器的状态为未读取时,向第四存储单元中写入数据。
传输控制单元将第一存储单元中写入的数据传输至第二存储单元的传输速率大于等于第二通信单元从第二存储单元中读取数据的速率。
传输控制单元将第三存储单元中写入的数据传输至第四存储单元的传输速率大于等于第一通信单元从第四存储单元中读取数据的速率。
本发明提供的基于CPCI背板的轮询通信方法用两片存储空间将处理器对缓存空间的读写操作分为两个不同的数据通道进行,即在一片缓存区间中,一个通信方只能进行读或者写操作,相对应的,另一个通信方只能进行写或者读的操作,这样就避免了通信双方都对同一片缓存区间进行写操作而引发的数据错误。且通过空满寄存器以及在同一数据流方向用两级缓存区间的方法,避免了通信双方处于一个正在读缓存区间而另一个正在写缓存区间而可能引发的数据错误,保证了通信的正确性,提高了通讯系统的可靠性和稳定性。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分的从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案,下面将对实施例描述中所需要的附图做简单的介绍:
图1是本发明实施例提供的轮询通信方法的流程示意图;
图2是本发明实施例提供的轮询通信方法的实施方式示意图;
图3是本发明实施例提供的轮询通信方法的应用流程图;
图4是本发明实施例提供的轮询通信方法的应用示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
本发明实施例提供一种基于CPCI背板的轮询通信方法,如图1所示,该方法包括:步骤1和步骤2。步骤1为第一通信单元向第二通信单元的数据传输步骤,步骤2为第二通信单元向第一通信单元的数据传输步骤。
在步骤1中,第一通信单元根据轮询周期在第一存储单元中的数据被读取后向第一存储单元中写入数据,传输控制单元在第二通信单元没有进行数据读取时,将写入的数据传输至第二存储单元,第二通信单元根据轮询周期从第二存储单元中读取数据。在步骤2中,第二通信单元根据轮询周期在第三存储单元中的数据被读取后向第三存储单元中写入数据,传输控制单元在第一通信单元没有进行数据读取时,将写入的数据传输至第四存储单元,第一通信单元根据轮询周期从第四存储单元中读取数据。第一存储单元和第二存储单元作为第一通信单元到第二通信单元数据传输方向上的两级缓存,第三存储单元和第四存储单元作为第二通信单元到第一通信单元数据传输方向上的两级缓存,即第一通信单元与第二通信单元在进行数据通信时采用双通道通信,每个通道具有两级数据缓存。
本发明实施例提供的轮询通信方法,将双向的轮询通信分为两个通道分别进行,对于第一存储单元,第一通信单元只能写不能读,对于第二存储单元,第二通信单元只能读不能写;对于第四存储单元,第一通信单元只能读不能写,对于第三存储单元,第二通信单元只能写不能读。在双通道的传输方式中,数据通信两方的数据发送和接收采用不同的通道,这样就避免了双方对同一个缓存同时进行数据的读写。
在双通道的基础上,本发明提供的轮询通信方法采用两级缓存的传输方式,对于一级缓存,第一通信单元判断第一存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第一通信单元向第一存储单元中写入数据,若未被读取,则第一通信单不进行数据的写入,同样,第二通信单元判断第三存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第二通信单元向第三存储单元中写入数据,若未被读取,则第二通信单元不进行数据的写入。
对于二级缓存,只有在数据接收方没有在进行对二级缓存(即第二存储单元或第四存储单元)进行数据读取时,传输控制单元才会将一级缓存(即第一存储单元或第三存储单元)中写入的数据传输到二极缓存中。这样就避免了在数据传输时出现对于一级缓存和二级缓存的数据写入和读取的同时进行,从而避免了因此产生的数据混乱的情况,保证了通信的正确性。
在本发明实施例中,更为具体的,第二通信单元在读取第二存储单元数据时,将第一读取状态寄存器的状态置为读取,在数据读取完成后,将第一读取状态寄存器的状态置为未读取。传输控制单元读取第一读取状态寄存器的状态,在第一读取状态寄存器的状态为未读取时,向第二存储单元中写入数据。同样的,第一通信单元在读取第四存储单元数据时,将第二读取状态寄存器的状态置为读取,在数据读取完成后,将第二读取状态寄存器的状态置为未读取。传输控制单元读取第二读取状态寄存器的状态,在所述第二读取状态寄存器的状态为未读取时,向第四存储单元中写入数据。即通过第一读取状态寄存器和第二读取状态寄存器的标志位状态来表示第二通信单元和第一通信单元是否在进行读取操作的状态,在需要获得第二通信单元和第一通信单元的读取状态时,对第一读取状态寄存器和第二读取状态寄存器的标志位进行读取判断即可获得。
进一步的,在本发明实施例中,在步骤1第一通信单元向第二通信单元进行数据传输的具体步骤中,如图3所示,包括:步骤101、在第一通信单元对第一存储单元写入数据前,第一通信单元先读取第一空满寄存器状态,判断第一空满寄存器是否为空,如果是则执行步骤102,如果否则重复本步骤;步骤102、只有在所述第一空满寄存器状态为空时,第一通信单元向第一存储单元中写入数据;步骤103、在数据写入后,第一通信单元将第一空满寄存器状态置为满;步骤104、判断第二通信单元是否在读取第二存储单元数据,如果是则重复本步骤,如果否则执行步骤105;步骤105、传输控制单元将第一存储单元数据搬入第二存储单元;步骤106、在将写入的数据传输至第二存储单元后,传输控制单元将第一空满寄存器状态置为空;步骤107、第二通信单元根据轮询周期从第二存储单元中读取数据。
第二通信单元向第一通信单元进行数据传输的具体步骤与上述过程相同,包括:步骤201、在第二通信单元对第三存储单元写入数据前,第二通信单元先读取第二空满寄存器状态,判断第二空满寄存器是否为空,如果是则执行步骤202,如果否则重复本步骤;步骤202、只有在所述第二空满寄存器状态为空时,第二通信单元向第三存储单元中写入数据;步骤203、在数据写入后,第二通信单元将第二空满寄存器状态置为满;步骤204、判断第一通信单元是否在读取第四存储单元数据,如果是则重复本步骤,如果否则执行步骤205;步骤205、传输控制单元将第三存储单元数据搬入第四存储单元;步骤206、在将写入的数据传输至第四存储单元后,传输控制单元将第二空满寄存器状态置为空;步骤207、第一通信单元根据轮询周期从第四存储单元中读取数据。
本发明提供的轮询通信方法通过采用第一空满寄存器和第二空满寄存器来指示第一存储单元和第三存储单元的空满状态,第一通信单元和第二通信单元通过判断第一空满寄存器和第二空满寄存器的空满状态来获知第一存储单元和第三存储单元中是否缓存有传输的数据,这样的设置简化了缓存的判断过程,便于第一通信单元和第二通信单元可以快速的获知缓存的状态,提高通信速度。
进一步的,在本发明实施例中,传输控制单元将第一存储单元中写入的数据传输至第二存储单元的传输速率大于等于第二通信单元从第二存储单元中读取数据的速率,传输控制单元将第三存储单元中写入的数据传输至第四存储单元的传输速率大于等于第一通信单元从第四存储单元中读取数据的速率。这样的设置使得即使在一级缓存向二极缓存传输数据时,数据接收方开始读取二极缓存的数据也不会出现读写双方同时操作二极缓存上同一地址的情况。
下面接结合具体的实施方式,对本发明提供的基于CPCI背板的轮询通信方法做进一步详细的说明。在将本发明提供的方法应用于机车中的功能从板通过CPCI背板总线与CPU主控板进行数据交互的通信模式中,如图2所示,第一通信单元的功能可以由CPU主控板实现,第二通信单元的功能可以由从板CPU实现,第一、第二、第三和第四存储单元、传输控制单元、第二空满寄存器的功能可以由从板的FPGA芯片实现。
在各类从板中,通过PCI IP核实现与CPU主控板的CPCI背板通信,然后对通信数据进行数据存储,并通过从板本地总线与从板CPU(或者其他的中间处理模块)通信,PCI IP核的功能是实现各种PCI总线命令的时序。在单板的FPGA内,第一、第二、第三和第四存储单元一般用FPGA片内的FIFO或者双口RAM实现,也可以采用专用的缓存芯片。
如图4所示,在本发明的一种实施方式中,双通道两级缓存通过FPGA内双口RAM A1、RAM A2、RAM B1、RAM B2实现,在基于轮询的操作中,CPU主控板通过CPCI总线先读取空满寄存器的状态,判断缓存器状态为空之后,通过CPCI总线将数据写入到双口RAM A1中,写完之后将空满寄存器置为满状态,此时CPU主控板不能再写数据到双口RAM A1。此时若从板CPU没有在读取双口RAM A2的数据,则FPGA内的控制器立即将数据从双口RAM A1搬至双口RAM A2中,由于此时搬数据的速率不会小于从板CPU读取数据的速率,因此即使在搬数据的过程中从板CPU开始读取双口RAM A2的数据,也不会出现双方同时操作同一地址的情况;若此时从板CPU正在读取双口RAM A2的数据,那么FPGA内的控制器等待从板CPU读完数据之后再搬数据,搬完数据之后,FPGA内的控制器将空满寄存器的状态置为空,此时CPU主控板又可以写数据到双口RAM A1。
同样的,在另一个数据通道,从板CPU先读取空满寄存器的状态,判断缓存器状态为空之后,将数据写入到双口RAM B1中,写完之后将空满寄存器置为满状态,此时从板CPU不能再写数据到双口RAM B1。此时若CPU主控板没有在读取双口RAM B2的数据,则FPGA内的控制器立即将数据从双口RAM B1搬至双口RAM B2中,由于此时搬数据的速率不会小于CPU主控板读取数据的速率,因此即使在搬数据的过程中CPU主控板开始读取双口RAM B2的数据,也不会出现双方同时操作同一地址的情况;若此时CPU主控板正在读取双口RAM B2的数据,那么FPGA内的控制器等待CPU主控板读完数据之后再搬数据,搬完数据之后,FPGA内的控制器将空满寄存器的状态置为空,此时从板CPU又可以写数据到双口RAM B1。
本发明提供的基于CPCI背板的轮询通信方法用两片存储空间将处理器对缓存空间的读写操作分为两个不同的数据通道进行,即在一片缓存区间中,一个通信方只能进行读或者写操作,相对应的,另一个通信方只能进行写或者读的操作,这样就避免了通信双方都对同一片缓存区间进行写操作而引发的数据错误。且通过空满寄存器以及在同一数据流方向用两级缓存区间的方法,避免了通信双方处于一个正在读缓存区间而另一个正在写缓存区间而可能引发的数据错误,保证了通信的正确性,提高了通讯系统的可靠性和稳定性。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (8)
1.一种基于CPCI背板的轮询通信方法,其特征在于,包括:
第一通信单元根据轮询周期在第一存储单元中的数据被读取后向第一存储单元中写入数据,传输控制单元在第二通信单元没有进行数据读取时,读取第一存储单元中写入的数据并传输至第二存储单元,第二通信单元根据轮询周期从第二存储单元中读取数据;
第二通信单元根据轮询周期在第三存储单元中的数据被读取后向第三存储单元中写入数据,传输控制单元在第一通信单元没有进行数据读取时,读取第三存储单元中写入的数据并传输至第四存储单元,第一通信单元根据轮询周期从第四存储单元中读取数据。
2.根据权利要求1所述的基于CPCI背板的轮询通信方法,其特征在于,在所述第一通信单元向第一存储单元写入数据的步骤中包括:第一通信单元判断第一存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第一通信单元向第一存储单元中写入数据,若未被读取,则第一通信单元不进行数据的写入;
在所述第二通信单元向第三存储单元写入数据的步骤中包括:第二通信单元判断第三存储单元中上一次存储的数据是否已经被读取,若已经被读取,则第二通信单元向第三存储单元中写入数据,若未被读取,则第二通信单元不进行数据的写入。
3.根据权利要求2所述的基于CPCI背板的轮询通信方法,其特征在于,还包括:第一通信单元在向第一存储单元中写入数据后,将第一空满寄存器的状态置为满;
传输控制单元在将第一存储单元中写入的数据传输至第二存储单元后,将第一空满寄存器的状态置为空;
在所述第一通信单元向第一存储单元写入数据的步骤中包括:第一通信单元读取第一空满寄存器状态,在所述第一空满寄存器状态为空时,向第一存储单元中写入数据。
4.根据权利要求3所述的基于CPCI背板的轮询通信方法,其特征在于,还包括:第二通信单元在向第三存储单元中写入数据后,将第二空满寄存器的状态置为满;
传输控制单元在将第三存储单元中写入的数据传输至第四存储单元后,将第二空满寄存器的状态置为空;
在所述第二通信单元向第三存储单元写入数据的步骤中包括:第二通信单元读取第二空满寄存器状态,在所述第二空满寄存器状态为空时,向第三存储单元中写入数据。
5.根据权利要求1至4任一项所述的基于CPCI背板的轮询通信方法,其特征在于,在所述第二通信单元从第二存储单元中读取数据的步骤中包括:第二通信单元在读取第二存储单元数据时,将第一读取状态寄存器的状态置为读取,在数据读取完成后,将第一读取状态寄存器的状态置为未读取;
在所述传输控制单元将第一存储单元中写入的数据传输至第二存储单元的步骤中包括:传输控制单元读取第一读取状态寄存器的状态,在所述第一读取状态寄存器的状态为未读取时,向第二存储单元中写入数据。
6.根据权利要求5所述的基于CPCI背板的轮询通信方法,其特征在于,在所述第一通信单元从第四存储单元中读取数据的步骤中包括:第一通信单元在读取第四存储单元数据时,将第二读取状态寄存器的状态置为读取,在数据读取完成后,将第二读取状态寄存器的状态置为未读取;
在所述传输控制单元将第三存储单元中写入的数据传输至第四存储单元的步骤中包括:传输控制单元读取第二读取状态寄存器的状态,在所述第二读取状态寄存器的状态为未读取时,向第四存储单元中写入数据。
7.根据权利要求6所述的基于CPCI背板的轮询通信方法,其特征在于,传输控制单元将第一存储单元中写入的数据传输至第二存储单元的传输速率大于等于第二通信单元从第二存储单元中读取数据的速率。
8.根据权利要求7所述的基于CPCI背板的轮询通信方法,其特征在于,传输控制单元将第三存储单元中写入的数据传输至第四存储单元的传输速率大于等于第一通信单元从第四存储单元中读取数据的速率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511021886.9A CN106933755B (zh) | 2015-12-30 | 2015-12-30 | 一种基于cpci背板的轮询通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511021886.9A CN106933755B (zh) | 2015-12-30 | 2015-12-30 | 一种基于cpci背板的轮询通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106933755A true CN106933755A (zh) | 2017-07-07 |
CN106933755B CN106933755B (zh) | 2020-05-22 |
Family
ID=59441715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511021886.9A Active CN106933755B (zh) | 2015-12-30 | 2015-12-30 | 一种基于cpci背板的轮询通信方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106933755B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111007788A (zh) * | 2019-09-17 | 2020-04-14 | 杭州易闻科技有限公司 | 基于plc与通信模块的自由口通讯轮询系统与方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261236A (zh) * | 1999-01-19 | 2000-07-26 | 深圳市中兴通讯股份有限公司 | 一种使用双控制字传送消息的方法 |
CN101655824A (zh) * | 2009-08-25 | 2010-02-24 | 北京广利核系统工程有限公司 | 一种双口ram互斥访问的实现方法 |
-
2015
- 2015-12-30 CN CN201511021886.9A patent/CN106933755B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261236A (zh) * | 1999-01-19 | 2000-07-26 | 深圳市中兴通讯股份有限公司 | 一种使用双控制字传送消息的方法 |
CN101655824A (zh) * | 2009-08-25 | 2010-02-24 | 北京广利核系统工程有限公司 | 一种双口ram互斥访问的实现方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111007788A (zh) * | 2019-09-17 | 2020-04-14 | 杭州易闻科技有限公司 | 基于plc与通信模块的自由口通讯轮询系统与方法 |
CN111007788B (zh) * | 2019-09-17 | 2021-06-04 | 杭州易闻科技有限公司 | 基于plc与通信模块的自由口通讯轮询系统与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106933755B (zh) | 2020-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10050864B2 (en) | Operation mode transition method in network | |
CN106776436A (zh) | 一种适用于多点互联的高速串行总线结构及其通信方法 | |
CN109218352A (zh) | 一种区块链网络中交易信息的共识确认方法及装置 | |
CN103581055B (zh) | 报文的保序方法、流量调度芯片及分布式存储系统 | |
CN102868604A (zh) | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 | |
CN116089343A (zh) | 一种基于axi的数据存储方法、装置、存储介质及设备 | |
CN203706058U (zh) | 一种基于can总线的多i/o板卡扩展结构 | |
CN103885910B (zh) | 多设备在主模式下进行iic通信的方法 | |
CN111262765A (zh) | 一种基于冗余blvds总线的通信系统及方法 | |
EP2829988B1 (en) | Storage apparatus, and system and method for executing access operations | |
CN106933755A (zh) | 一种基于cpci背板的轮询通信方法 | |
CN102404183B (zh) | 仲裁方法和仲裁器 | |
CN102937941B (zh) | 一种反求1553b总线数据存储规律的方法及其系统 | |
CN105573932B (zh) | 一种基于寄存器的多位宽数据跨时钟域访问方法 | |
CN111930649B (zh) | 一种多通道can通讯板卡及通讯方法 | |
CN115657646A (zh) | 一种can控制器的测试方法及装置 | |
CN102984088B (zh) | 应用于afdx交换机确保帧转发顺序一致性的方法 | |
CN101902436A (zh) | 板间通信方法、装置及系统 | |
CN104484307B (zh) | 一种基于节点控制器fpga原型验证中的降频方法 | |
CN104123254B (zh) | 一种节省硬件资源的配置寄存器访问方法 | |
CN203658995U (zh) | 一种串行数据传输系统 | |
CN104253727A (zh) | 车辆lin网络的诊断方法及其系统 | |
CN106933759B (zh) | 一种基于cpci背板的中断通信方法 | |
CN103905499A (zh) | 利用共享磁盘构建通信通道的方法和系统 | |
CN101312413A (zh) | 管理网络冗余检查应用程序的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |