CN106919484A - 一种串行总线时序分析方法及装置 - Google Patents

一种串行总线时序分析方法及装置 Download PDF

Info

Publication number
CN106919484A
CN106919484A CN201710128559.6A CN201710128559A CN106919484A CN 106919484 A CN106919484 A CN 106919484A CN 201710128559 A CN201710128559 A CN 201710128559A CN 106919484 A CN106919484 A CN 106919484A
Authority
CN
China
Prior art keywords
serial bus
universal serial
parameter
test
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710128559.6A
Other languages
English (en)
Inventor
周立功
郑百良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Zhiyuan Electronics Co Ltd
Original Assignee
Guangzhou Zhiyuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Zhiyuan Electronics Co Ltd filed Critical Guangzhou Zhiyuan Electronics Co Ltd
Priority to CN201710128559.6A priority Critical patent/CN106919484A/zh
Publication of CN106919484A publication Critical patent/CN106919484A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种串行总线时序分析方法及装置,其内部集成了串行总线时序分析功能,采用数字分析方法,可解码数据流并一次性测试所有测试项,全自动生成测试结果,并能浏览与导出测试报告。本发明提供了一种串行总线时序分析方法,具体包括:采集串行总线数据,并将模拟信号转换为数字信号;输入串行总线参数及参数的有效范围;根据参数解析波形;生成分析结果。

Description

一种串行总线时序分析方法及装置
技术领域
本发明涉及通信技术领域,具体涉及一种串行总线时序分析方法及装置。
背景技术
串行总线是连接外部设备的一个串口总线标准,在计算机上使用广泛,但也可以用在机顶盒和游戏机上,补充标准使其能够用于在便携设备之间直接交换数据。
现有的串行总线时序测试方法主要为:
1、手动光标测量
根据时序参数的定义,手动调整光标并逐一测量。该方法需要对时序有深入的了解,才能准确找出测试的参数,且不同的协议要求的时序参数各不相同,操作难度大,耗费时间多。另外使用光标测量只能针对一次采集的波形进行分析,无法反映特殊情况下出现的异常信号,如干扰导致的传输错误。
2、使用眼图测量
该方法用于时序测试时,需要将所有的测试项生成不同的眼图来进行观察与测量,需要使用特定的眼图模板对结果进行判定,无触碰则通过;另外需要通过示波器的编程命令对示波器进行部分自动控制,如控制触发,模板加载等。
该方法生成的眼图,需要示波器强大的触发配合(如I2C的起始位建立时间,需要I2C的重复起始位触发),否则生成的眼图容易散乱而无法观察,而串行总线协议如此繁多,示波器很难做到如此强大的触发。一个眼图只能测试一项时序参数,要全部测试,需要不停的重复导入、分析、判定等操作。眼图结果的判定,使用眼图模板进行,而眼图的高度与输入电压有关,眼图的宽度和频率有关,这就得为每一种电压和频率都配备一个眼图模板,这无形增加了庞大的工作量。另外眼图是由很多帧相似的波形叠加而成,故很难得到一个精确的测量结果,且线与线之间的测量,有时需要手动进行,很难做到完全自动化。
发明内容
本发明提供了一种串行总线时序分析方法及装置,其内部集成了串行总线时序分析功能,采用数字分析方法,可解码数据流并一次性测试所有测试项,全自动生成测试结果,并能浏览与导出测试报告。
本发明提供了一种串行总线时序分析方法,具体包括:
采集串行总线数据,并将模拟信号转换为数字信号;
输入串行总线参数及参数的有效范围;
根据所述参数解析波形;
生成分析结果。
可选的,
步骤所述输入串行总线参数及参数的有效范围包括:
选择对应的串行总线协议类型;
设置信号选择的通道、串行总线电压和参数的范围。
可选的,
步骤所述根据所述参数解析波形包括:
根据所述协议类型和串行总线电压,计算数字化的阈值;
根据所述参数的特征,查找并获取测量值;
解码串行总线传输的信号,并记录解码数据。
可选的,
步骤所述生成分析结果包括:
统计测试项的最坏结果;
判定所述测试项通过或失败;
输出原始波形、解码结果和测试结果。
可选的,
步骤所述生成分析结果之后还包括:
浏览测试区域,并导出测试报告;
所述浏览测试区域包括:选取测试区域、观察双时基和打开光标定位。
本发明提供了一种串行总线时序分析装置,包括:
转换单元,用于采集串行总线数据,并将模拟信号转换为数字信号;
输入单元,用于输入串行总线参数及参数的有效范围;
解析单元,用于根据所述参数解析波形;
生成单元,用于生成分析结果。
可选的,
所述输入单元包括:
选择子单元,用于选择对应的串行总线协议类型;
设置子单元,用于设置信号选择的通道、串行总线电压和参数范围。
可选的,
所述解析单元包括:
计算子单元,用于根据所述协议类型和串行总线电压,计算数字化的阈值;
获取子单元,用于根据所述参数的特征,查找并获取测量值;
解码子单元,用于解码串行总线传输的信号,并记录解码数据。
可选的,
所述生成单元包括:
统计子单元,用于统计测试项的最坏结果;
判断子单元,用于判定所述测试项通过或失败;
输出子单元,用于输出原始波形、解码结果和测试结果。
可选的,
所述装置还包括提取单元,用于浏览测试区域,并导出测试报告。
下面对本发明提供的一种串行总线时序分析方法及装置所带来的核心有益效果进行描述:
该串行总线时序分析方法包括:首先,采集串行总线数据,并将模拟信号转换为数字信号,需要调整好输入通道的电压及观察的时基,以使示波器可以采集到多帧完整的数据传输为最佳。其次,输入串行总线参数及参数的有效范围。再次,根据所述参数解析波形,即选取时间、电压、频率等为测试项,通过数字分析的方法解释并还原串行总线传输的数据流。最后,生成分析结果,通过统计、计算和判断,从而输出原始波形、解码结果和测试结果,其中测试结果可以以表格、视频等表现形式来显示。该解码过程一次性测试所有测试项,全自动生成测试结果,并能为后续浏览与导出测试结果提供支持。
附图说明
图1为本发明中一种串行总线时序分析方法实施例的流程图;
图2为本发明中一种串行总线时序分析装置的结构示意图;
图3为本发明中起始位时序特征图。
具体实施方式
本发明提供了一种串行总线时序分析方法及装置,其内部集成了串行总线时序分析功能,采用数字分析方法,可解码数据流并一次性测试所有测试项,全自动生成测试结果,并能浏览与导出测试结果。
下面请参阅图1,本发明提供的一种串行总线时序分析方法,包括:
101、采集串行总线数据,并将模拟信号转换为数字信号;
本实施例中,采集串行总线数据时,需要调整好输入通道的电压及观察的时基,以使示波器可以采集到多帧完整的数据传输为最佳。
102、输入串行总线参数及参数的有效范围;
本实施例中,输入串行总线参数及参数的有效范围用于后续对串行总线分析及结果的判定。
103、根据所述参数解析波形;
本实施例中,根据所述参数解析波形,根据串行总线的协议类型,可以选取时间、电压、频率等为测试项,通过数字分析的方法解释并还原串行总线传输的数据流。
104、生成分析结果。
本实施例中,首先,采集串行总线数据,并将模拟信号转换为数字信号,需要调整好输入通道的电压及观察的时基,以使示波器可以采集到多帧完整的数据传输为最佳。其次,输入串行总线参数及参数的有效范围。再次,根据所述参数解析波形,即选取时间、电压、频率等为测试项,通过数字分析的方法解释并还原串行总线传输的数据流。最后,生成分析结果,通过统计、计算和判断,从而输出原始波形、解码结果和测试结果,其中测试结果可以以表格、视频等表现形式来显示。该解码过程一次性测试所有测试项,全自动生成测试结果,并能为后续浏览与导出测试结果提供支持。
下面对本发明提供的一种串行总线时序分析方法做进一步说明,步骤所述输入串行总线参数及参数的有效范围包括:
选择对应的串行总线协议类型;
设置信号选择的通道、串行总线电压和参数的范围。
本实施例中,首先,根据串行总线协议类型选择其中一种,包括但不限于:UART、I2C、SPI、CAN。然后,设置信号选择的通道、串行总线电压和参数的范围等。以I2C为例,如通道1输入SCL信号,通道2输入SDA信号,因此需设置SCL选择通道1,SDA选择通道2;根据串行总线的工作电压输入正确值,如串行总线电压为5V,则需要输入5.00;如起始位的建立时间,查看手册确定起始位建立时间只要求最小值为600ns,则需要输入该参数的最小值为600,最大值无限制。另外,I2C协议中定义了三种不同的速度,不同速度要求的参数范围各不相同,考虑到输入较为繁琐,本案例中包含三种速度下所有参数的默认值,用户一般情况下,只需要切换速度即可,而不需要一个一个参数输入。
下面对本发明提供的一种串行总线时序分析方法做进一步说明,步骤所述根据所述参数解析波形包括:
根据所述协议类型和串行总线电压,计算数字化的阈值;
根据所述参数的特征,查找并获取测量值;
解码串行总线传输的信号,并记录解码数据。
本实施例中,根据前述串行总线的协议类型,可以选取时间、电压或者频率等为测试项,通过数字分析的方法解释并还原串行总线传输的数据流。以I2C为例具体过程如下,串行总线的阈值化规则为低于0.3VCC为低,高于0.7VCC为高。I2C的起始位的建立保持时间,波形如图3所示,其特征是在时钟信号SCL在高电平期间,数据信号SDA由高到低跳变。在分析过程中,首先找到起始位,然后查找起始位SDA下降到0.7VCC的位置,最后查找与SDA相对应的上一个SCL上升到0.7VCC的位置,如此可测得起始位的建立时间,起始位保持时间的测量依此类推。波形解码是顺序对串行总线传输的信号进行解释,解释结果可真实还原串行总线传输的数据。如一次完整的I2C传输,数据可能解释为:起始位、地址、读写标志、传输数据、结束位等。
下面对本发明提供的一种串行总线时序分析方法做进一步说明,步骤所述生成分析结果包括:
统计测试项的最坏结果;
判定所述测试项通过或失败;
输出原始波形、解码结果和测试结果。
本实施例中,统计用于计算并得到所有测试项的最坏结果,在串行总线传输中,同一测试项的波形会出现多次,如建立时间,在每一个采样的地方都存在,建立时间的值越小越差,因此统计的是建立时间的最小值,该值可反映出串行总线出现过的最坏的建立时间,如果该值亦符合要求,那说明建立时间是可靠的。判定用于决定测试项通过或失败,如建立时间的测量值为20ns秒,输入最小值为10ns,最大值为无限制,则判定结果为通过。判定的结果还包括通过、失败、未测试等,此处不做赘述。输出内容包括原始波形、解码结果和测试结果,其中,原始波形,即显示串行总线的原始波形,Y轴为电压,X轴为时间;解码结果,还原串行总线传输的数据,并与原始波形在时间上一一对应显示;测试结果,包含当前协议规定的所有时序测试结果,测试结果可以用表格显示,主要由时间位置信息、测试项名称、参数设置值、测量值、判定结果等。
下面对本发明提供的一种串行总线时序分析方法做进一步说明,步骤所述生成分析结果之后还包括:
浏览测试区域,并导出测试报告;
所述浏览测试区域包括:选取测试区域、观察双时基和打开光标定位。
本实施例中,浏览测试区域,并导出测试报告,即将测试项所对应的波形显示到合适的观察的档位,并自动以光标定位测试项的开始位置和结束位置,可对测试结果做进一步分析。首先,调整旋钮选择对应的测试项,如选中分析测试结果的第1项起始位保持时间,然后按下旋钮进行跳转。自动打开双时基观察,一个主时基一个副时基,主时基为整体观察窗口,副时基为测试区域放大的观察窗口,程序会根据测试项的值,选择一个合适的放大倍数,将测试项对应的波形放大到屏幕中央显示。自动打开光标定位,定位策略是使光标的两条竖直线分别与测量项的开始位置与结束位置重合,以表示测试的区间。为方便用户进行编辑与集成,可以将测试结果导出为CSV或Html格式。
本发明提供了一种串行总线时序分析装置实施例,包括:
转换单元201,用于采集串行总线数据,并将模拟信号转换为数字信号;
输入单元202,用于输入串行总线参数及参数的有效范围;
解析单元203,用于根据所述参数解析波形;
生成单元204,用于生成分析结果。
本实施例中,转换单元201用于采集串行总线数据,并将模拟信号转换为数字信号;输入单元202用于输入串行总线参数及参数的有效范围;解析单元203用于根据所述参数解析波形;生成单元204用于生成分析结果。首先,采集串行总线数据,并将模拟信号转换为数字信号,需要调整好输入通道的电压及观察的时基,以使示波器可以采集到多帧完整的数据传输为最佳。其次,输入串行总线参数及参数的有效范围。再次,根据所述参数解析波形,即选取时间、电压、频率等为测试项,通过数字分析的方法解释并还原串行总线传输的数据流。最后,生成分析结果,通过统计、计算和判断,从而输出原始波形、解码结果和测试结果,其中测试结果可以以表格、视频等表现形式来显示。该解码过程一次性测试所有测试项,全自动生成测试结果,并能为后续浏览与导出测试结果提供支持。
下面对本发明提供的一种串行总线时序分析装置实施例做进一步说明,所述输入单元202包括:
选择子单元2021,用于选择对应的串行总线协议类型;
设置子单元2022,用于设置信号选择的通道、串行总线电压和参数范围。
本实施例中,首先,选择子单元2021用于选择对应的串行总线协议类型,即根据串行总线协议类型选择其中一种,包括但不限于:UART、I2C、SPI、CAN。然后,设置子单元2022用于设置信号选择的通道、串行总线电压和参数的范围等。以I2C为例,如通道1输入SCL信号,通道2输入SDA信号,因此需设置SCL选择通道1,SDA选择通道2;根据串行总线的工作电压输入正确值,如串行总线电压为5V,则需要输入5.00;如起始位的建立时间,查看手册确定起始位建立时间只要求最小值为600ns,则需要输入该参数的最小值为600,最大值无限制。另外,I2C协议中定义了三种不同的速度,不同速度要求的参数范围各不相同,考虑到输入较为繁琐,本案例中包含三种速度下所有参数的默认值,用户一般情况下,只需要切换速度即可,而不需要一个一个参数输入。
下面对本发明提供的一种串行总线时序分析装置实施例做进一步说明,所述解析单元203包括:
计算子单元2031,用于根据所述协议类型和串行总线电压,计算数字化的阈值;
获取子单元2032,用于根据所述参数的特征,查找并获取测量值;
解码子单元2033,用于解码串行总线传输的信号,并记录解码数据。
本实施例中,计算子单元2031根据前述串行总线的协议类型,可以选取时间、电压或者频率等为测试项,获取子单元2032根据所述参数的特征,查找并获取测量值,通过数字分析的方法解释并还原串行总线传输的数据流,解码子单元2033解码串行总线传输的信号,并记录解码数据。以I2C为例具体过程如下,串行总线的阈值化规则为低于0.3VCC为低,高于0.7VCC为高。I2C的起始位的建立保持时间,波形如图3所示,其特征是在时钟信号SCL在高电平期间,数据信号SDA由高到低跳变。在分析过程中,首先找到起始位,然后查找起始位SDA下降到0.7VCC的位置,最后查找与SDA相对应的上一个SCL上升到0.7VCC的位置,如此可测得起始位的建立时间,起始位保持时间的测量依此类推。波形解码是顺序对串行总线传输的信号进行解释,解释结果可真实还原串行总线传输的数据。如一次完整的I2C传输,数据可能解释为:起始位、地址、读写标志、传输数据、结束位等。
下面对本发明提供的一种串行总线时序分析装置实施例做进一步说明,所述生成单元204包括:
统计子单元2041,用于统计测试项的最坏结果;
判断子单元2042,用于判定所述测试项通过或失败;
输出子单元2043,用于输出原始波形、解码结果和测试结果。
本实施例中,统计子单元2041统计用于计算并得到所有测试项的最坏结果,在串行总线传输中,同一测试项的波形会出现多次,如建立时间,在每一个采样的地方都存在,建立时间的值越小越差,因此统计的是建立时间的最小值,该值可反映出串行总线出现过的最坏的建立时间,如果该值亦符合要求,那说明建立时间是可靠的。通过判断子单元2042判定用于决定测试项通过或失败,如建立时间的测量值为20ns秒,输入最小值为10ns,最大值为无限制,则判定结果为通过。判定的结果还包括通过、失败、未测试等,此处不做赘述。输出子单元2043的输出内容包括原始波形、解码结果和测试结果,其中,原始波形,即显示串行总线的原始波形,Y轴为电压,X轴为时间;解码结果,还原串行总线传输的数据,并与原始波形在时间上一一对应显示;测试结果,包含当前协议规定的所有时序测试结果,测试结果可以用表格显示,主要由时间位置信息、测试项名称、参数设置值、测量值、判定结果等。
下面对本发明提供的一种串行总线时序分析装置实施例做进一步说明,所述装置还包括提取单元205,用于浏览测试区域,并导出测试报告。
本实施例中,通过提取单元205浏览测试区域,并导出测试报告,即将测试项所对应的波形显示到合适的观察的档位,并自动以光标定位测试项的开始位置和结束位置,可对测试结果做进一步分析。首先,调整旋钮选择对应的测试项,如选中分析测试结果的第1项起始位保持时间,然后按下旋钮进行跳转。自动打开双时基观察,一个主时基一个副时基,主时基为整体观察窗口,副时基为测试区域放大的观察窗口,程序会根据测试项的值,选择一个合适的放大倍数,将测试项对应的波形放大到屏幕中央显示。自动打开光标定位,定位策略是使光标的两条竖直线分别与测量项的开始位置与结束位置重合,以表示测试的区间。为方便用户进行编辑与集成,可以将测试结果导出为CSV或Html格式。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不处理。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明披露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种串行总线时序分析方法,其特征在于,包括:
采集串行总线数据,并将模拟信号转换为数字信号;
输入串行总线参数及参数的有效范围;
根据所述参数解析波形;
生成分析结果。
2.根据权利要求1所述的一种串行总线时序分析方法,其特征在于,
步骤所述输入串行总线参数及参数的有效范围包括:
选择对应的串行总线协议类型;
设置信号选择的通道、串行总线电压和参数的范围。
3.根据权利要求2所述的一种串行总线时序分析方法,其特征在于,
步骤所述根据所述参数解析波形包括:
根据所述协议类型和串行总线电压,计算数字化的阈值;
根据所述参数的特征,查找并获取测量值;
解码串行总线传输的信号,并记录解码数据。
4.根据权利要求1所述的一种串行总线时序分析方法,其特征在于,
步骤所述生成分析结果包括:
统计测试项的最坏结果;
判定所述测试项通过或失败;
输出原始波形、解码结果和测试结果。
5.根据权利要求1所述的一种串行总线时序分析方法,其特征在于,
步骤所述生成分析结果之后还包括:
浏览测试区域,并导出测试报告;
所述浏览测试区域包括:选取测试区域、观察双时基和打开光标定位。
6.一种串行总线时序分析装置,其特征在于,包括
转换单元,用于采集串行总线数据,并将模拟信号转换为数字信号;
输入单元,用于输入串行总线参数及参数的有效范围;
解析单元,用于根据所述参数解析波形;
生成单元,用于生成分析结果。
7.根据权利要求6所述的一种串行总线时序分析装置,其特征在于,
所述输入单元包括:
选择子单元,用于选择对应的串行总线协议类型;
设置子单元,用于设置信号选择的通道、串行总线电压和参数范围。
8.根据权利要求7所述的一种串行总线时序分析装置,其特征在于,
所述解析单元包括:
计算子单元,用于根据所述协议类型和串行总线电压,计算数字化的阈值;
获取子单元,用于根据所述参数的特征,查找并获取测量值;
解码子单元,用于解码串行总线传输的信号,并记录解码数据。
9.根据权利要求8所述的一种串行总线时序分析装置,其特征在于,
所述生成单元包括:
统计子单元,用于统计测试项的最坏结果;
判断子单元,用于判定所述测试项通过或失败;
输出子单元,用于输出原始波形、解码结果和测试结果。
10.根据权利要求6所述的一种串行总线时序分析装置,其特征在于,
所述装置还包括提取单元,用于浏览测试区域,并导出测试报告。
CN201710128559.6A 2017-03-06 2017-03-06 一种串行总线时序分析方法及装置 Pending CN106919484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710128559.6A CN106919484A (zh) 2017-03-06 2017-03-06 一种串行总线时序分析方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710128559.6A CN106919484A (zh) 2017-03-06 2017-03-06 一种串行总线时序分析方法及装置

Publications (1)

Publication Number Publication Date
CN106919484A true CN106919484A (zh) 2017-07-04

Family

ID=59460666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710128559.6A Pending CN106919484A (zh) 2017-03-06 2017-03-06 一种串行总线时序分析方法及装置

Country Status (1)

Country Link
CN (1) CN106919484A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108965274A (zh) * 2018-06-29 2018-12-07 威马智慧出行科技(上海)有限公司 Dbc文件的解析方法及装置
CN109101380A (zh) * 2018-07-27 2018-12-28 广东浪潮大数据研究有限公司 一种i2c信号质量的检测方法及设备
CN110749763A (zh) * 2019-12-24 2020-02-04 深圳市鼎阳科技股份有限公司 一种基于i2s信号的触发方法及示波器
CN112732507A (zh) * 2021-01-18 2021-04-30 苏州浪潮智能科技有限公司 一种spi信号测试方法、装置、控制系统及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117236A (ja) * 2008-11-13 2010-05-27 Yokogawa Electric Corp 波形測定装置
CN102012444A (zh) * 2009-09-07 2011-04-13 鸿富锦精密工业(深圳)有限公司 示波器及利用该示波器测试串行总线信号的方法
CN102024322A (zh) * 2009-09-18 2011-04-20 鸿富锦精密工业(深圳)有限公司 对串行信号进行测试的数据处理设备及方法
CN103377105A (zh) * 2013-07-04 2013-10-30 曙光信息产业(北京)有限公司 一种串行总线测试方法
CN103970110A (zh) * 2014-05-27 2014-08-06 盛瑞传动股份有限公司 Can解析方法、装置及系统
CN105608040A (zh) * 2015-12-21 2016-05-25 中国电子科技集团公司第四十一研究所 一种用fpga实现通用串行总线触发与解码的方法
CN105866501A (zh) * 2016-04-29 2016-08-17 优利德科技(中国)有限公司 一种基于示波器的协议解码分析方法及协议解码分析装置
CN206892850U (zh) * 2017-03-06 2018-01-16 广州致远电子股份有限公司 一种串行总线时序分析装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117236A (ja) * 2008-11-13 2010-05-27 Yokogawa Electric Corp 波形測定装置
CN102012444A (zh) * 2009-09-07 2011-04-13 鸿富锦精密工业(深圳)有限公司 示波器及利用该示波器测试串行总线信号的方法
CN102024322A (zh) * 2009-09-18 2011-04-20 鸿富锦精密工业(深圳)有限公司 对串行信号进行测试的数据处理设备及方法
CN103377105A (zh) * 2013-07-04 2013-10-30 曙光信息产业(北京)有限公司 一种串行总线测试方法
CN103970110A (zh) * 2014-05-27 2014-08-06 盛瑞传动股份有限公司 Can解析方法、装置及系统
CN105608040A (zh) * 2015-12-21 2016-05-25 中国电子科技集团公司第四十一研究所 一种用fpga实现通用串行总线触发与解码的方法
CN105866501A (zh) * 2016-04-29 2016-08-17 优利德科技(中国)有限公司 一种基于示波器的协议解码分析方法及协议解码分析装置
CN206892850U (zh) * 2017-03-06 2018-01-16 广州致远电子股份有限公司 一种串行总线时序分析装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GPEPHONE: "I2C总线I2C总线原理", pages 1 - 3, Retrieved from the Internet <URL:http://blog.chinaunix.net/uid-20622827-id-1912429.html> *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108965274A (zh) * 2018-06-29 2018-12-07 威马智慧出行科技(上海)有限公司 Dbc文件的解析方法及装置
CN109101380A (zh) * 2018-07-27 2018-12-28 广东浪潮大数据研究有限公司 一种i2c信号质量的检测方法及设备
CN109101380B (zh) * 2018-07-27 2022-05-13 广东浪潮大数据研究有限公司 一种i2c信号质量的检测方法及设备
CN110749763A (zh) * 2019-12-24 2020-02-04 深圳市鼎阳科技股份有限公司 一种基于i2s信号的触发方法及示波器
CN112732507A (zh) * 2021-01-18 2021-04-30 苏州浪潮智能科技有限公司 一种spi信号测试方法、装置、控制系统及介质
CN112732507B (zh) * 2021-01-18 2022-09-20 苏州浪潮智能科技有限公司 一种spi信号测试方法、装置、控制系统及介质

Similar Documents

Publication Publication Date Title
CN106919484A (zh) 一种串行总线时序分析方法及装置
Zhang et al. Information retrieval evaluation as search simulation: A general formal framework for ir evaluation
CN109804363A (zh) 使用通过示例的格式修改的连接
CN109408102A (zh) 一种版本比对方法和装置、家电设备、网络设备
CN104009811A (zh) 衰落模拟器和衰落模拟方法
CN102831117B (zh) 选择字体、字体的确定、推荐、生成方法及其设备
CN104252406B (zh) 数据处理的方法及装置
CN107589289A (zh) 一种基于示波器的spi总线硬件触发与解码方法
CN104954480B (zh) 一种设备参数设置方法和装置
CN206892850U (zh) 一种串行总线时序分析装置
CN103631709A (zh) 双核浏览器测试方法和系统
CN110287464A (zh) 表单中选项数据的展示方法、装置、计算机设备及计算机存储介质
CN109165053A (zh) 应用软件菜单配置方法、移动终端及计算机可读存储介质
CN1987819A (zh) 选择性测试方法及其测试设备
CN104978074B (zh) 一种公式输入方法和装置
Bora Data mining and ware housing
CN106599784A (zh) 一种数据采集方法及系统
CN108628734A (zh) 一种功能程序调试方法和终端
CN104318950A (zh) 信息处理方法及电子设备
CN104932772A (zh) 智能手表的应用显示方法及装置
CN104199982B (zh) 一种对搜索关键词进行显示的方法及装置
CN105159439A (zh) 用户交互信息处理方法及装置
CN104636119A (zh) 用于处理混编指令的方法和设备
CN106210346A (zh) 一种视频通话信息处理方法及移动终端
JPWO2021001915A1 (ja) 関連妨害波提示装置及び方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170704

RJ01 Rejection of invention patent application after publication