CN106911599A - 一种处理基带信号的方法和装置 - Google Patents

一种处理基带信号的方法和装置 Download PDF

Info

Publication number
CN106911599A
CN106911599A CN201510977854.XA CN201510977854A CN106911599A CN 106911599 A CN106911599 A CN 106911599A CN 201510977854 A CN201510977854 A CN 201510977854A CN 106911599 A CN106911599 A CN 106911599A
Authority
CN
China
Prior art keywords
waveform
baseband signal
port
processing module
priority level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510977854.XA
Other languages
English (en)
Inventor
蒋毅凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Semiconductor Design Co Ltd
Original Assignee
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Semiconductor Design Co Ltd filed Critical Datang Semiconductor Design Co Ltd
Priority to CN201510977854.XA priority Critical patent/CN106911599A/zh
Publication of CN106911599A publication Critical patent/CN106911599A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种处理基带信号的方法和装置，包括：存储模块，用于保存接收到的一个或一个以上基带信号；检测模块，用于检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；处理模块，用于对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。通过本发明的方案，通过处理模块简单地实现了多波形并发的基带信号的处理。

Description

一种处理基带信号的方法和装置
技术领域
本发明涉及矢量数字信号处理技术，尤指一种处理基带信号的方法和装置。
背景技术
软件无线电(SDR，Software Defined Radio)从2000年提出后在民用和军用领域已取得广泛应用，每一种通信模式称为一种通信波形。SDR的基带信号处理一般采用可编程数字信号处理器(DSP，Digital Signal Processor)和现场可编程门阵列(FPGA，Field-Programmable Gate Array)的组合来实现。其中，DSP负责处理运算负担较轻、流程控制复杂的算法，如捕获同步算法、载波/定时恢复环路算法等，FPGA负责处理运算负担重、流程简单的算法，如数字前端处理算法、符号级处理算法、比较级处理算法等。
对于需要多种波形并发的SDR应用，在进行SDR基带信号的处理时，需要在FPGA中同时用硬件逻辑资源实现各个波形的数字前端处理算法、符号级处理算法、比较级处理算法等。例如，在FPGA上实现单模波形时，每个波形各需要100万门的硬件资源，则单模波形需要100万门级的FPGA器件，如果有三个波形需要同时在FPGA上并发，则需要300万级的FPGA器件，器件门数增加3倍，体积变大，成本增加，功耗也增加，因此，实现多波形并发的基带信号的处理比较复杂。
发明内容
为了解决上述问题，本发明提出了一种处理基带信号的方法和装置，能够简单地实现多波形并发的基带信号的处理。
为了达到上述目的，本发明提出了一种处理基带信号的装置，至少包括：
存储模块，用于保存接收到的一个或一个以上基带信号；
检测模块，用于检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；
处理模块，用于对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
可选的，所述处理模块具体用于：
预先设置波形和存储地址之间的第一对应关系；在所述第一对应关系中查找所述发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
可选的，所述处理模块具体用于：
预先设置波形和优先级别之间的第二对应关系；分别在所述第二对应关系中查找所述发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
可选的，所述处理模块具体用于：
预先设置端口和波形之间的第三对应关系，在所述第三对应关系中查找所述发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
可选的，所述处理模块为处理器。
可选的，所述处理器为矢量数字信号处理器VDSP。
本发明还提出了一种处理基带信号的方法，包括：
存储模块保存接收到的一个或一个以上基带信号；
检测模块检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；
处理模块对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
可选的，该方法之前还包括：
所述处理模块预先设置波形和存储地址之间的第一对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在所述第一对应关系中查找所述发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
可选的，该方法之前还包括：
所述处理模块预先设置波形和优先级别之间的第二对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
分别在所述第二对应关系中查找所述发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
可选的，该方法之前还包括：
所述处理模块预先设置端口和波形之间的第三对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在所述第三对应关系中查找所述发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
与现有技术相比，本发明的技术方案包括：存储模块，用于保存接收到的一个或一个以上基带信号；检测模块，用于检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；处理模块，用于对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。通过本发明的方案，通过处理模块简单地实现了多波形并发的基带信号的处理，不需要通过增加硬件资源实现了多波形并发的基带信号的处理，同时降低了功耗。
附图说明
下面对本发明实施例中的附图进行说明，实施例中的附图是用于对本发明的进一步理解，与说明书一起用于解释本发明，并不构成对本发明保护范围的限制。
图1为本发明处理基带信号的装置的结构组成示意图；
图2为本发明处理基带信号的方法的流程图；
图3为本发明处理基带信号的方法的时序示意图。
具体实施方式
为了便于本领域技术人员的理解，下面结合附图对本发明作进一步的描述，并不能用来限制本发明的保护范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的各种方式可以相互组合。
参见图1，本发明提出了一种处理基带信号的装置，至少包括：
存储模块，用于保存接收到的一个或一个以上基带信号；
检测模块，用于检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；
处理模块，用于对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
其中，存储模块可以采用乒乓存储技术来保存接收到的一个或一个以上基带信号。存储模块中为每一个波形设置两个存储区域，两个存储区域交替写入接收到的对应波形的基带信号，当检测模块检测到任何一个存储区域写满时，向处理模块发送中断信号。其中，存储区域的长度为预设值。
其中，检测模块可以是直接存储器访问(DMA，Direct Memory Access)控制器。
其中，处理模块可以采用处理器来实现，例如矢量数字信号处理器(VDSP，Vector Digital Signal Processor)、或处理芯片等，该处理器用来代替现有技术中的FPGA实现对基带信号的相关处理。
其中，存储模块可以是独立的模块，也可以是设置在处理器中的模块。
本发明的装置中，处理模块具体用于：
预先设置波形和存储地址之间的第一对应关系；在第一对应关系中查找发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
本发明的装置中，处理模块具体用于：
预先设置波形和优先级别之间的第二对应关系；分别在第二对应关系中查找发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
本发明的装置中，处理模块具体用于：
预先设置端口和波形之间的第三对应关系，在第三对应关系中查找发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
参见图2，本发明提出了一种处理基带信号的方法，包括：
步骤200、存储模块保存接收到的一个或一个以上基带信号。
步骤201、检测模块检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号。
本步骤中，预设值可以是四分之一子帧、或半个子帧、或一个子帧、或两个子帧等。
本步骤中，存储模块可以采用乒乓存储技术来保存接收到的一个或一个以上基带信号。存储模块中为每一个波形设置两个存储区域，两个存储区域交替写入接收到的对应波形的基带信号，当检测模块检测到任何一个存储区域写满时，向处理模块发送中断信号。其中，存储区域的长度为预设值。
步骤202、处理模块对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
本步骤中，对基带信号的处理是指现有技术中FPGA实现的处理，如数字前端处理算法、符号级处理算法、比较级处理算法等。
本步骤中，处理模块分别对接收到的各波形的中断信号的数量进行统计，当接收到的某一个波形的中断信号的数量为单数时，处理模块从该波形对应的其中一个区域中获取该波形的基带信号；当接收到的该波形的中断信号的数量为双数时，处理模块从该波形对应的另一个区域中获取该波形的基带信号。
进一步地，该方法之前还包括：
处理模块预先设置波形和存储地址之间的第一对应关系；
相应的，步骤202中，对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在第一对应关系中查找发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
进一步地，该方法之前还包括：
处理模块预先设置波形和优先级别之间的第二对应关系；
相应的，步骤202中，对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
分别在第二对应关系中查找发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
进一步地，该方法之前还包括：
处理模块预先设置端口和波形之间的第三对应关系；
相应的，步骤202中，对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在第三对应关系中查找发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
图3为本发明处理基带信号的方法的时序示意图。如图3所示，存储模块保存在t1时刻接收到的波形3的基带信号(子帧1)，检测模块通过波形3对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形3的基带信号(子帧1)，对波形3的基带信号(子帧1)进行处理。
存储模块保存在t2时刻接收到的波形2的基带信号(子帧1)，检测模块通过波形2对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形2的基带信号(子帧1)，对波形2的基带信号(子帧1)进行处理。
存储模块保存在t3时刻同时接收到的波形3的基带信号(子帧2)和波形1的基带信号(子帧1)，检测模块通过波形3和波形1对应的端口向处理模块发送中断信号，处理模块在第二对应关系中查找波形2和波形3对应的优先级别，判断出波形3的优先级别高于波形2的优先级别，处理模块从存储模块中获取波形3的基带信号(子帧2)，对波形3的基带信号(子帧2)进行处理，处理完成后，处理模块从存储模块中获取波形2的基带信号(子帧1)，对波形2的基带信号(子帧1)进行处理。
存储模块保存在t4时刻接收到的波形2的基带信号(子帧2)，检测模块通过波形2对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形2的基带信号(子帧2)，对波形2的基带信号(子帧2)进行处理。
存储模块保存在t5时刻接收到的波形3的基带信号(子帧3)，检测模块通过波形3对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形3的基带信号(子帧3)，对波形3的基带信号(子帧3)进行处理。
存储模块保存在t6时刻接收到的波形1的基带信号(子帧2)，检测模块通过波形1对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形1的基带信号(子帧2)，对波形1的基带信号(子帧2)进行处理。
存储模块保存在t7时刻同时接收到的波形3的基带信号(子帧4)和波形2的基带信号(子帧3)，检测模块通过波形3和波形2对应的端口向处理模块发送中断信号，处理模块在第二对应关系中查找波形2和波形3对应的优先级别，判断出波形3的优先级别高于波形2的优先级别，处理模块从存储模块中获取波形3的基带信号(子帧4)，对波形3的基带信号(子帧4)进行处理，处理完成后，处理模块从存储模块中获取波形2的基带信号(子帧3)，对波形2的基带信号(子帧3)进行处理。
存储模块保存在t8时刻同时接收到的波形3的基带信号(子帧5)和波形1的基带信号(子帧3)，检测模块通过波形3和波形1对应的端口向处理模块发送中断信号，处理模块在第二对应关系中查找波形1和波形3对应的优先级别，判断出波形3的优先级别高于波形1的优先级别，处理模块从存储模块中获取波形3的基带信号(子帧5)，对波形3的基带信号(子帧5)进行处理，处理过程中，存储模块保存接收到的波形2的基带信号(子帧4)，检测模块通过波形2对应的端口向处理模块发送中断信号，处理完成后，处理模块在第二对应关系中查找波形1和波形2对应的优先级别，判断出波形2的有效级别高于波形1的优先级别，从存储模块中获取波形2的基带信号(子帧4)，对波形2的基带信号(子帧4)进行处理，处理完成后，处理模块，从存储模块中获取波形1的基带信号(子帧3)，对波形1的基带信号(子帧3)进行处理。
存储模块保存在t9时刻接收到的波形3的基带信号(子帧6)，检测模块通过波形3对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形3的基带信号(子帧6)，对波形3的基带信号(子帧6)进行处理。
存储模块保存在t10时刻接收到的波形2的基带信号(子帧5)，检测模块通过波形2对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形2的基带信号(子帧5)，对波形2的基带信号(子帧5)进行处理，处理过程中，存储模块接收到波形1的基带信号(子帧4)，向处理模块发送包含波形1的中断信号，处理模块处理完成后，从存储模块中获取波形1的基带信号(子帧4)，对波形1的基带信号(子帧4)进行处理。
存储模块保存在t11时刻接收到的波形3的基带信号(子帧7)，检测模块通过波形3对应的端口向处理模块发送中断信号，处理模块从存储模块中获取波形3的基带信号(子帧7)，对波形3的基带信号(子帧7)进行处理。
需要说明的是，以上所述的实施例仅是为了便于本领域的技术人员理解而已，并不用于限制本发明的保护范围，在不脱离本发明的发明构思的前提下，本领域技术人员对本发明所做出的任何显而易见的替换和改进等均在本发明的保护范围之内。

Claims (10)

1.一种处理基带信号的装置，其特征在于，至少包括：
存储模块，用于保存接收到的一个或一个以上基带信号；
检测模块，用于检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；
处理模块，用于对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
2.根据权利要求1所述的装置，其特征在于，所述处理模块具体用于：
预先设置波形和存储地址之间的第一对应关系；在所述第一对应关系中查找所述发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
3.根据权利要求1所述的装置，其特征在于，所述处理模块具体用于：
预先设置波形和优先级别之间的第二对应关系；分别在所述第二对应关系中查找所述发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
4.根据权利要求1所述的装置，其特征在于，所述处理模块具体用于：
预先设置端口和波形之间的第三对应关系，在所述第三对应关系中查找所述发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
5.根据权利要求1所述的装置，其特征在于，所述处理模块为处理器。
6.根据权利要求5所述的装置，其特征在于，所述处理器为矢量数字信号处理器VDSP。
7.一种处理基带信号的方法，其特征在于，包括：
存储模块保存接收到的一个或一个以上基带信号；
检测模块检测到一个或一个以上基带信号的长度等于预设值，分别通过长度等于预设值的各基带信号对应的波形对应的端口向处理模块发送中断信号；
处理模块对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
8.根据权利要求7所述的方法，其特征在于，该方法之前还包括：
所述处理模块预先设置波形和存储地址之间的第一对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在所述第一对应关系中查找所述发送中断信号的各端口对应的波形中优先级别最高的波形对应的存储地址，获取查找到的存储地址中的基带信号，对获得的基带信号进行处理。
9.根据权利要求7所述的方法，其特征在于，该方法之前还包括：
所述处理模块预先设置波形和优先级别之间的第二对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
分别在所述第二对应关系中查找所述发送中断信号的各端口对应的波形的优先级别，对查找到的优先级别中级别最高的波形的基带信号进行处理。
10.根据权利要求7所述的方法，其特征在于，该方法之前还包括：
所述处理模块预先设置端口和波形之间的第三对应关系；
所述对发送中断信号的各端口对应的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理包括：
在所述第三对应关系中查找所述发送中断信号的各端口对应的波形，对查找到的波形中优先级别最高的波形的长度等于预设值的基带信号进行处理。
CN201510977854.XA 2015-12-23 2015-12-23 一种处理基带信号的方法和装置 Pending CN106911599A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510977854.XA CN106911599A (zh) 2015-12-23 2015-12-23 一种处理基带信号的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510977854.XA CN106911599A (zh) 2015-12-23 2015-12-23 一种处理基带信号的方法和装置

Publications (1)

Publication Number Publication Date
CN106911599A true CN106911599A (zh) 2017-06-30

Family

ID=59199733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510977854.XA Pending CN106911599A (zh) 2015-12-23 2015-12-23 一种处理基带信号的方法和装置

Country Status (1)

Country Link
CN (1) CN106911599A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040123295A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Programmable scheduler for digital signal processor
CN1758223A (zh) * 2004-10-08 2006-04-12 华为技术有限公司 基于数字信号处理器的多任务处理方法
CN101000596A (zh) * 2007-01-22 2007-07-18 北京中星微电子有限公司 一种可实现芯片内多核间通信的芯片及通信方法
CN101419278A (zh) * 2008-12-05 2009-04-29 航天恒星科技有限公司 多通道高速遥感数据采集处理设备
CN101937475A (zh) * 2010-08-27 2011-01-05 中国电子科技集团公司第四十一研究所 一种多速率多通道数据采集方法
CN102244579A (zh) * 2010-05-12 2011-11-16 北京研华兴业电子科技有限公司 网卡及网络数据接收方法
CN102760111A (zh) * 2012-06-27 2012-10-31 浙江大学 一种基于fpga的扩展多串口装置及其数据收发方法
CN102799549A (zh) * 2011-05-23 2012-11-28 中兴通讯股份有限公司 一种多源端口的数据处理方法及装置
CN103631976A (zh) * 2013-05-30 2014-03-12 中国科学院电子学研究所 一种小型多通道串行数据记录器
CN103986931A (zh) * 2014-04-25 2014-08-13 北京航空航天大学 一种fpga+dsp结构上基于srio总线传输视频数据的实现方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040123295A1 (en) * 2002-12-23 2004-06-24 Motorola, Inc. Programmable scheduler for digital signal processor
CN1758223A (zh) * 2004-10-08 2006-04-12 华为技术有限公司 基于数字信号处理器的多任务处理方法
CN101000596A (zh) * 2007-01-22 2007-07-18 北京中星微电子有限公司 一种可实现芯片内多核间通信的芯片及通信方法
CN101419278A (zh) * 2008-12-05 2009-04-29 航天恒星科技有限公司 多通道高速遥感数据采集处理设备
CN102244579A (zh) * 2010-05-12 2011-11-16 北京研华兴业电子科技有限公司 网卡及网络数据接收方法
CN101937475A (zh) * 2010-08-27 2011-01-05 中国电子科技集团公司第四十一研究所 一种多速率多通道数据采集方法
CN102799549A (zh) * 2011-05-23 2012-11-28 中兴通讯股份有限公司 一种多源端口的数据处理方法及装置
CN102760111A (zh) * 2012-06-27 2012-10-31 浙江大学 一种基于fpga的扩展多串口装置及其数据收发方法
CN103631976A (zh) * 2013-05-30 2014-03-12 中国科学院电子学研究所 一种小型多通道串行数据记录器
CN103986931A (zh) * 2014-04-25 2014-08-13 北京航空航天大学 一种fpga+dsp结构上基于srio总线传输视频数据的实现方法

Similar Documents

Publication Publication Date Title
US20160309208A1 (en) Techniques for Transmitting Video Content to a Wirelessly Docked Device Having a Display
US20090287859A1 (en) DMA Engine
JP2021510966A (ja) 情報指示方法、情報特定方法、端末及び基地局
US20140013179A1 (en) Transmission delay difference correction method, communication device, and communication system
CN109152005A (zh) 一种上行波束指示方法、ue、基站及存储介质
US20220116947A1 (en) Method for activating or deactivating sounding reference signal resource, and device
CN104111870A (zh) 一种中断处理装置及中断处理方法
US20220253668A1 (en) Data processing method and device, storage medium and electronic device
CN103631649B (zh) 中断处理方法、装置及中断控制器
CN102571317A (zh) 软件无线电系统中基于pci总线的数据同步方法及系统
CN102612051B (zh) 基于td-lte的随机接入检测方法及装置
CN103248465B (zh) 一种终端处理装置以及终端处理方法
CN109391410A (zh) 同步信号块传输信息的指示、确定方法、基站及终端
CN106911599A (zh) 一种处理基带信号的方法和装置
US9042278B2 (en) Method and apparatus for detecting synchronization position of LTE cell
CN103888107B (zh) 一种数据解码方法
US9445454B2 (en) System and method for hardware sharing
CN103472438A (zh) 多通道信号脉压时分复用装置
CN103137092B (zh) 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统
CN102722132B (zh) 一种plc扩展总线的动态调频方法及其控制系统
CN106416092A (zh) 一种无线通信方法、相关设备以及系统
CN109120731B (zh) 一种通用型通讯方法、系统及装置
CN103595662B (zh) 多模射频定时控制装置、控制方法及多模基带芯片
CN107770799A (zh) 配置射频与基带接口传输通道的方法、装置、设备及介质
CN203519824U (zh) 多通道信号脉压时分复用装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630