发明内容
有鉴于此,本发明旨在提出一种用于ETC的超外差接收机,以利用超外差结构来提高ETC使用的可靠性,并解决接收方案单一的问题。
为达到上述目的,本发明的技术方案是这样实现的:
一种用于ETC的超外差接收机,包括位于后壳的基带通信模块,射频接收模块、电源模块和位于前盖的天线模块,所述基带通信模块、射频接收模块和天线模块依次连接,所述电源模块连接基带模块和射频接收模块,所述射频接收模块中包括射频单元,所述射频单元包括前向链路和反向链路,所述反向链路包括前端处理单元、选择单元和后端处理单元,所述前端处理单元连接选择单元,所述后端处理单元包括第一解调器和第二解调器,所述第一解调器和第二解调器均连接至基带通信模块,所述后壳上设有对外接口。
进一步的,所述基带通信模块包括逻辑控制单元、CPU和安全模块,所述逻辑控制单元和CPU双向连接,所述安全模块与CPU连接,所述逻辑控制单元为FPGA。
进一步的,所述射频接收模块中还包括控制单元、频综单元、驻波保护单元,所述控制单元和射频单元双向连接,所述驻波保护单元连接射频单元输出端,所述频综单元连接射频单元输入端,所述控制单元为EPLD,所述频综单元包括锁相环和与锁相环连接的石英晶体振荡器,所述驻波保护单元包括20dB耦合器、低通滤波器、第一功率检测器、第二功率检测器和驻波检测器,所述20dB耦合器通过低通滤波器连接第一功率检测器和第二功率检测器,所述第一功率检测器和第二功率检测器均连接至驻波检测器。
进一步的,所述电源模块包括AC/DC转换器。
进一步的,所述前向链路包括依次连接的第一带通滤波器、调制器、第一数控衰减器、温度补偿衰减器、第一驱动放大器、功率放大器,所述调制器输入端还连接第一带通滤波器输出端和第一锁相环输出端,所述第一带通滤波器输入端连接基带通信模块输出端,所述第一锁相环输入端连接第一石英晶体振荡器TCX01,所述功率放大器输出端连接射频开关,所述射频开关连接天线模块上的天线,所述天线上设有四分之波长线。
进一步的,所述前端处理单元包括依次连接的低噪放大器、第二数控衰减器和第二驱动放大器,所述低噪放大器输入端通过射频开关连接第二带通滤波器。
进一步的,所述后端处理单元还包括与所述第一解调器连接的第一抗混叠滤波器、与所述第二解调器依次连接的中频可变增益放大器、声表面滤波器和第二抗混叠滤波器,所述第一抗混叠滤波器和第二抗混叠滤波器均通过检波器连接至基带通信模块,所述第一解调器和第二解调器输入端均连接第二锁相环输出端,所述第二锁相环输入端连接第二石英晶体振荡器TCX02。
进一步的,所述选择单元为0欧电阻。
进一步的,所述电源模块上设有电源防雷器。
进一步的,所述基带通信模块上设有信号防雷器。
相对于现有技术,本发明所述的用于ETC的超外差接收机具有以下优势:
本发明所述的用于ETC的超外差接收机采用超外差结构,且给出高中频、低中频及零中频三种接收解决方案,来满足用户的实际需要,结构简单、易于实现、可靠性高。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
如图1、图2和图5所示,一种用于ETC的超外差接收机,包括位于后壳的基带通信模块,射频接收模块、电源模块和位于前盖的天线模块,所述基带通信模块、射频接收模块和天线模块依次连接,所述电源模块连接基带模块和射频接收模块,所述射频接收模块中包括射频单元,所述射频单元包括前向链路和反向链路,所述反向链路包括前端处理单元、选择单元和后端处理单元,所述前端处理单元连接选择单元,所述后端处理单元包括第一解调器和第二解调器,所述第一解调器和第二解调器均连接至基带通信模块,所述后壳上设有对外接口。
如图3所示,所述基带通信模块包括逻辑控制单元、CPU和安全模块,所述逻辑控制单元和CPU双向连接,所述安全模块与CPU连接,所述逻辑控制单元为FPGA,所述安全模块型号为ERI SAM。
如图4所示,所述射频接收模块中还包括控制单元、频综单元、驻波保护单元,所述控制单元和射频单元双向连接,所述驻波保护单元连接射频单元输出端,所述频综单元连接射频单元输入端,所述控制单元为EPLD,所述频综单元包括锁相环和与锁相环连接由温度控制的石英晶体振荡器,所述石英晶体振荡器主要目的是提供参考时钟,所述频综单元负责提供稳定及杂散性能优异的频率,所述驻波保护单元包括20dB耦合器、低通滤波器、第一功率检测器、第二功率检测器和驻波检测器,所述20dB耦合器通过低通滤波器连接第一功率检测器和第二功率检测器,所述第一功率检测器和第二功率检测器均连接至驻波检测器。
所述电源模块包括AC/DC转换器。
如图5和图6所示,所述前向链路包括依次连接的第一带通滤波器、调制器、第一数控衰减器、温度补偿衰减器、第一驱动放大器、功率放大器,所述调制器输入端还连接第一带通滤波器输出端和第一锁相环输出端,所述第一带通滤波器输入端连接基带通信模块输出端,所述第一锁相环输入端连接为发射电路提供参考时钟的TCX01,所述功率放大器输出端连接射频开关,所述射频开关连接天线模块上的天线,所述天线上设有四分之波长线,主要保护射频开关。
所述功率放大器上连接有温度检测器。
如图5和图7所示,所述前端处理单元包括依次连接的低噪放大器、第二数控衰减器和第二驱动放大器,所述低噪放大器输入端通过射频开关连接第二带通滤波器。
所述后端处理单元还包括与所述第一解调器连接的第一抗混叠滤波器、与所述第二解调器依次连接的中频可变增益放大器、声表面滤波器和第二抗混叠滤波器,所述第一抗混叠滤波器和第二抗混叠滤波器均通过检波器连接至基带通信模块,所述第一解调器和第二解调器输入端均连接第二锁相环输出端,所述第二锁相环输入端连接为接收电路提供参考时钟的TCX02。
所述选择单元为0欧电阻。
所述电源模块上设有电源防雷器。
所述基带通信模块上设有信号防雷器。
本实施例的工作原理及过程如下:
基带通信模块完成对射频接收模块的交互及控制,逻辑的控制与处理及提供各种接口;天线模块与射频接收模块通过侧出SMA插座相连;电源模块AC220V输入后经AC/DC变换,输出两路DC电源,一路用于数字电路的DC3.3V供电,另一路用于射频接收模块的DC5.5V供电。
在所述基带通信模块中,CPU与FPGA互相交互,同时CPU控制安全模块,实现存储阅读器及标签的加密信息。
在所述射频接收模块中,控制单元与射频单元互相交互,频综单元为射频单元提供所需的稳定时钟源,同时驻波保护电路实时检测电路驻波。
所述射频接收模块的前向链路主要有以下几个部分配合而成:调制器完成基带IQ数据调制到RF频段;前向链路通过第一数控衰减器来实现功率控制功能;第一驱动放大器及功率放大器完成信号的放大,直至达到发射功率要求。具体工作过程为:从基带通信模块输出的基带信号经过有源滤波电路的滤波与第一锁相环ADF4355输出的本振信号在调制器TRF370417中进行调制,将基带信号调制到5.8GHz。调制后的射频信号通过第一数控衰减器HMC624对功率进行控制,经过温度补偿衰减器PXV1220S-3dB-N1进行一级温π补偿后进入第一驱动放大器SBB-5089,进行第一级放大后,再经过功率放大器HMC408进行第二次放大,提高发射功率。放大的射频信号经过射频开关RFSW8000进入发射模式后,通过天线发射出去。
所述反向链路主要由以下三个接收方案构成:采用高中频方案,接收信号在第二解调器ADL5380中进行混频,输出70MHz高中频信号;采用低中频方案,接收信号在第一解调器TRF371135中进行混频,输出10MHz低中频信号;采用零中频方案,前两种方案输出的高中频信号与低中频信号,经过第二抗混叠滤波器和第一抗混叠滤波器后再经检波器AD8364检波,输出基带信号送入基带通信模块处理。
在射频接收模块中,通过射频开关的切换来进行发射与接收通路的选择,通过数控衰减器对功率进行调节,通过0欧电阻的选焊来决定具体的接收使用方案。其工作原理为:
天线接收射频信号,其输出连接第二带通滤波器,对射频信号进行滤波,滤除干扰。第二带通滤波器的输出端连接射频开关RFSW8000,经过射频开关RFSW8000选择进入到接收通路,射频开关RFSW8000的输出连接低噪放大器HMC753,对滤波后的微弱有用信号进行低噪声放大。放大后的信号经过第二数控衰减器HMC624后进入第二驱动放大器SBB-5089进行再次放大,通过0欧电阻的选焊来选择使用高中频或低中频方案进入解调器进行解调。
选用高中频方案,即图5和图7中方案B,经过第二驱动放大器SBB-5089放大的信号与第二锁相环ADF4355输出的本振信号连接到第二解调器ADL5380,将信号下变频到高中频70MHz。高中频信号进入中频可变增益放大器AD8376后经过声表面滤波器SF2185A-1的滤波及70MH的第二抗混叠滤波器的滤波,滤除杂波及带外干扰。此时的高中频信号将被送入基带通信模块进行数字处理。
选用低中频方案,即图5和图7中方案A,经过第二驱动放大器SBB-5089放大的信号与第二锁相环ADF4355输出的本振信号连接到第一解调器TRF371135,将信号下变频到低中频10MHz。第一解调器TRF371135中自带滤波及可编程增益控制器功能,节省了声表面滤波器及中频可变增益放大器。低中频信号经过10MHz的第一抗混叠滤波器的滤波,滤除杂波及带外干扰,此时的低中频信号将被送入基带通信模块进行数字处理。
选用零中频方案,经过第一抗混叠滤波器和第二抗混叠滤波器后的低中频、高中频信号通过0欧姆电阻的选焊送入检波器AD8364进行检波,检波后输出I、Q两路基带信号,基带信号将被送入基带通信模块进行数字处理。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。