CN106910602B - 一种薄膜电感和电源转换电路 - Google Patents

一种薄膜电感和电源转换电路 Download PDF

Info

Publication number
CN106910602B
CN106910602B CN201710053491.XA CN201710053491A CN106910602B CN 106910602 B CN106910602 B CN 106910602B CN 201710053491 A CN201710053491 A CN 201710053491A CN 106910602 B CN106910602 B CN 106910602B
Authority
CN
China
Prior art keywords
magnetic core
film magnetic
winding
thin film
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710053491.XA
Other languages
English (en)
Other versions
CN106910602A (zh
Inventor
杨仕军
杨和钱
朱勇发
陈为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Machine Co Ltd
Original Assignee
Huawei Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Machine Co Ltd filed Critical Huawei Machine Co Ltd
Priority to CN201710053491.XA priority Critical patent/CN106910602B/zh
Publication of CN106910602A publication Critical patent/CN106910602A/zh
Application granted granted Critical
Publication of CN106910602B publication Critical patent/CN106910602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Abstract

本发明实施例提供了一种薄膜电感，该薄膜电感包括：第一薄膜磁芯；该至少一个绕组(220)沿该第一薄膜磁芯(210)的难磁化方向绕制在该第一薄膜磁芯(210)上；至少一个第二薄膜磁芯(230)，未绕制有绕组，该至少一个第二薄膜磁芯(230)中的每个第二薄膜磁芯(230)与该第一薄膜磁芯(210)不在同一平面上，该每个第二薄膜磁芯(230)的难磁化方向与该第一薄膜磁芯(210)的难磁化方向相同，该每个第二薄膜磁芯(230)与该第一薄膜磁芯(210)在第二平面上的投影至少部分重叠。这样，能够减少磁通在易磁化方向容易饱和的风险，并且能够产生较好的电感量。

Description

一种薄膜电感和电源转换电路
技术领域
本发明实施例涉及电路领域，并且更具体地，涉及一种薄膜电感和电源转换电路。
背景技术
芯片电源的电源转换系统朝着小型化的方向发展，电源转换系统中的主要器件电感的体积较大，很难集成到处理器中去。目前，已知一种高频硅基铜-磁性材料-铜(CopperMagnetic Copper，CMC)薄膜电感，该薄膜电感中的薄膜磁芯由多层磁性薄膜层叠而成，形状可以是闭合的口字型或者是棒状开放型。
现有技术中，如图1所示，为了得到较大的电感量，采用闭合的口字型的薄膜磁芯结构，使得绕组产生的磁通在图1中虚线所示方向连续流通。但是由于磁性薄膜材料具有如图1所示的难于磁通流通的方向(为了便于理解和说明，记为难磁化方向)和易于磁通流通的方向(为了便于理解和说明，记为易磁化方向)，其中，沿着易磁化方向，磁导率较大，使得薄膜磁芯中的磁通在易磁化方向非常容易饱和，从而导致磁导率接近为零，使得电感量急剧下降，电路转化电路中的电流激增，严重时甚至烧毁器件。
因此，如何减少薄膜磁芯中的磁通在易磁化方向的饱和问题，已成为亟需解决的问题。
发明内容
本发明实施例提供一种薄膜电感，能够减少磁通在易磁化方向容易饱和的风险，并且能够产生较好的电感量。
第一方面，本发明实施例提供了一种薄膜电感，该薄膜电感包括：
第一薄膜磁芯(210)；
至少一个绕组(220)，所述至少一个绕组(220)沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，其中，所述至少一个绕组(220)中的每个绕组(220)在第一平面上的投影包围所述第一薄膜磁芯在所述第一平面上的投影，所述第一平面垂直于所述第一薄膜磁芯(210)的难磁化方向；
至少一个第二薄膜磁芯(230)，未绕制有绕组，所述至少一个第二薄膜磁芯(230)中的每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)不在同一平面上，所述每个第二薄膜磁芯(230)的难磁化方向与所述第一薄膜磁芯(210)的难磁化方向相同，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)在第二平面上的投影至少部分重叠，所述第二平面为所述第一薄膜磁芯(210)的难磁化方向与易磁化方向构成的平面。
因此，本发明实施例的薄膜电感，通过沿着第一薄膜磁芯的易磁化方向绕制至少一个绕组，同时该第一薄膜磁芯和未绕制有绕组的第二薄膜磁芯的各向异性相同，且该第一薄膜磁芯和每个第二薄膜磁芯在配置有第一薄膜磁芯的方向上的投影部分重叠，使得每个第二薄膜磁芯与该第一薄膜磁芯构成的磁通回路所在的平面与该第二平面垂直或近似垂直，磁通经过的大部分路径都在难磁化方向上，能够有效地减少现有技术中磁通在易磁化方向容易饱和的风险；并且，该薄膜电感使得第一薄膜磁芯和该第二薄膜磁芯产生的磁通回路绝大部分被限制在薄膜磁芯中的磁性薄膜中，减少了磁通在非导磁介质中的流通，从而有效地减少了磁阻，进而能够产生较好的电感量。
结合第一方面，在第一方面的第一种可能的实现方式中，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)平行或近似平行，且所述至少一个第二薄膜磁芯(230)中的任意两个第二薄膜磁芯(230)是相隔离的。
这样，能够减少流通在非导磁介质中的磁通，减少磁阻，从而增加该薄膜电感的电感量，且能够减少薄膜电感的体积。
结合第一方面，在第一方面的第二种可能的实现方式中，所述每个第二薄膜磁芯(230)在所述第二平面上的投影覆盖所述第一薄膜磁芯(210)在所述第二平面上的投影。
这样，通过增加该第一薄膜磁芯与每个第二薄膜磁芯的在该第二平面上的覆盖面积，在使得薄膜电感有着相对较小的体积的同时，能够更好地减少流通于非导磁介质中的磁通，使得更多的磁通被限制在薄膜磁芯中，减少磁阻，从而使得该薄膜电感有着较好的电感量。
结合第一方面，在第一方面的第三种可能的实现方式中，所述至少一个绕组中的每个绕组包括多匝线圈，所述多匝线圈中的第一线圈的宽度大于所述多匝线圈中的第二线圈的宽度，所述第一线圈与所述第一薄膜磁芯(210)在难磁化方向上的中心位置之间的距离小于所述第二线圈与所述中心位置之间的距离，所述第一线圈和所述第二线圈为所述多匝线圈中的任意两匝线圈。
因此，通过设置靠近于该第一薄膜磁芯中心位置的线圈的宽度大于远离于该第一薄膜磁芯中心位置的线圈的宽度，使得该第一薄膜磁芯沿着难磁化方向上的两个端部位置的电流变得相对均匀，减少了该薄膜电感中的交流电阻，减少电感损耗，即增加电感量。
结合第一方面，在第一方面的第四种可能的实现方式中，所述至少一个第二薄膜磁芯(230)包括一个第二薄膜磁芯(230)；
所述至少一个绕组(220)中的每个绕组(220)包括上层绕组、下层绕组以及用于连接所述上层绕组和所述下层绕组的连接单元，所述上层绕组和所述下层绕组分别位于所述第一薄膜磁芯(210)的两侧，其中，所述上层绕组的厚度小于所述下层绕组的厚度和/或所述连接单元的厚度，所述上层绕组靠近所述一个第二薄膜磁芯(230)。
因此，当上层绕组的厚度较薄时，该第一薄膜磁芯与该第二薄膜磁芯之间的距离也会相应减少，从而能够减少流通于非导磁介质中的磁通，减少气隙磁阻，从而增加电感量。
结合第一方面，在第一方面的第五种可能的实现方式中，所述上层绕组的厚度为10-30um。
结合第一方面，在第一方面的第六种可能的实现方式中，所述连接单元的厚度为30-60um。
这样，为连接单元设计相对较厚的厚度，能够减少该薄膜电感中的直流电阻，减少电感损耗，即增加电感量。
结合第一方面，在第一方面的第七种可能的实现方式中，所述至少一个第二薄膜磁芯(230)包括两个第二薄膜磁芯(230)，所述两个第二薄膜磁芯(230)分别对称放置于所述第一平面的两侧。
结合第一方面，在第一方面的第八种可能的实现方式中，所述至少一个绕组(220)中的每个绕组(220)包括上层绕组、下层绕组以及用于连接所述上层绕组和所述下层绕组的连接单元，所述上层绕组和所述下层绕组分别位于所述第一薄膜磁芯(210)的两侧，所述上层绕组的厚度为10-30um，所述下层绕组的厚度为10-30um。
结合第一方面，在第一方面的第九种可能的实现方式中，所述至少一个绕组(220)包括第一绕组(221)和第二绕组(222)，所述第一绕组(221)包括N匝线圈，，所述第二绕组(222)包括M匝线圈，其中，所述第一绕组(221)中的P匝线圈与所述第二绕组(222)中的P匝线圈依次并行绕制在所述第一薄膜磁芯(210)上，所述0<N≤M，且所述P≤N。
因此，通过调节两相绕组并行绕制的线圈的匝数，可以根据实际需要很好的调节耦合系数，大大提高了该薄膜电感的灵活性以及实用性。
结合第一方面，在第一方面的第十种可能的实现方式中，所述N＝M＝P。
第二方面，本发明实施例提供了一种电源转化电路，所述电源转化电路包括：
直流电源(310)；
至少一个开关单元(320)；
至少一个电感单元(330)，所述至少一个电感单元(330)与所述至少一个开关单元(320)一一对应，所述至少一个电感单元(330)中的每个电感单元(330)通过所对应的开关单元(320)与所述直流电源(310)相连，其中，所述每个电感单元(330)包括所述权利要求1至12中任一项所述的薄膜电感。
第三方面，本发明实施例提供了一种薄膜电感的制备方法，该方法包括：
配置第一薄膜磁芯(210)；
将至少一个绕组沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，其中，所述至少一个绕组(220)在第一平面上的投影包围所述第一薄膜磁芯在所述第一平面上的投影，所述第一平面垂直于所述第一薄膜磁芯(210)的难磁化方向；
配置至少一个第二薄膜磁芯(230)，所述至少一个第二薄膜磁芯(230)未绕制有绕组，所述至少一个第二薄膜磁芯(230)中的每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)不在同一平面上，所述每个第二薄膜磁芯(230)的难磁化方向与所述第一薄膜磁芯(210)的难磁化方向相同，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)在第二平面上的投影至少部分重叠，所述第二平面为所述第一薄膜磁芯(210)的难磁化方向与易磁化方向构成的平面。
结合第三方面，在第三方面的第一种可能的实现方式中，所述至少一个第二薄膜磁芯(230)包括两个第二薄膜磁芯(230)，以及，
所述配置至少一个第二薄膜磁芯(230)，包括：
将所述两个第二薄膜磁芯(230)分别对称放置于所述第一薄膜磁芯(210)的两侧。
结合第三方面，在第三方面的第二种可能的实现方式中，所述至少一个绕组(220)包括第一绕组(221)和第二绕组(222)，所述第一绕组(221)包括N匝线圈，所述第二绕组(222)包括M匝线圈，以及，
所述将至少一个绕组沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，包括：
将所述第一绕组(221)中的P匝线圈与所述第二绕组(222)中的P匝线圈依次并行绕制在所述第一薄膜磁芯(210)上，所述0<N≤M，且所述P≤N。
结合上述各方面的实现方式，在一些实现方式中，该第一薄膜磁芯(210)的难磁化方向为难于磁通流通的方向，该第一薄膜磁芯(210)的易磁化方向为易于磁通流通的方向。
结合上述各方面的实现方式，在一些实现方式中，该第一薄膜磁芯(210)和每个第二薄膜磁芯(230)是相隔离的，且第一薄膜磁芯(210)和每个第二薄膜磁芯(230)之间的距离大于第一阈值且小于第二阈值。
结合上述各方面的实现方式，在一些实现方式中，在所述第一平面上，且在所述第一薄膜磁芯(210)的易磁化方向上，禁止放置有导磁体。
结合上述各方面的实现方式，在一些实现方式中，所述至少一个第二薄膜磁芯(230)包括至少两个第二薄膜磁芯(230)，所述至少两个第二薄膜磁芯(230)分别放置于所述第一薄膜磁芯(210)的两侧。
结合上述各方面的实现方式，在一些实现方式中，所述每个第二薄膜磁芯(230)包括至少两层磁性薄膜，所述每个第二薄膜磁芯(230)包括的至少两层磁性薄膜中的每层磁性薄膜均采用相同的材料。
结合上述各方面的实现方式，在一些实现方式中，所述第一薄膜磁芯(210)包括至少两层磁性薄膜，所述第一薄膜磁芯(210)包括的至少两层磁性薄膜中的每层磁性薄膜均采用相同的材料。
本发明实施例提供一种薄膜电感和电源转换电路，能够减少磁通在易磁化方向容易饱和的风险，并且能够产生较好的电感量。
附图说明
图1是具有闭合的口字型的薄膜磁芯的薄膜电感的结构示意图。
图2是根据本发明一实施例的薄膜电感的结构示意图。
图3a至图3b是根据本发明又一实施例的薄膜电感的结构示意图。
图4是根据本发明又一实施例的薄膜电感的结构示意图。
图5是根据本发明又一实施例的薄膜电感的结构示意图。
图6a至图6b是根据本发明又一实施例的薄膜电感的结构示意图。
图7a至图7b是根据本发明再一实施例的薄膜电感的结构示意图。
图8是根据本发明一实施例的电源转换系统的示意图。
图9是根据本发明一实施例的薄膜电感的制备方法的示意性流程图。
图10a至图10f是根据本发明一实施例的薄膜电感的制备方法的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
应理解，本发明实施例的薄膜电感可以应用于电源转换系统中，也可以应用于其他的电路中，本发明实施例对此不作限定。
图1为现有技术中的具有闭合的口字型的薄膜磁芯的薄膜电感的结构示意图。如图1所示，当该薄膜电感100的绕组120中通入如图所示方向的电流时，该薄膜电感100产生的磁通回路在薄膜磁芯110中构成如图1虚线所述的回路。
由于薄膜材料的加工特性等原因，使得磁性薄膜或者由多层磁性薄膜构成的薄膜磁芯具有各向异性属性。即，在薄膜电感中形成的磁通回路中，磁通容易流通的方向，称为易磁化方向，磁通难以流通的方向，称为难磁化方向。如图1所示的薄膜电感结构中，在虚线所示的磁通回路中，水平方向即为易磁化方向，竖直方向即为难磁化方向。
因而，在图1所示的磁通回路中，圆圈所示的磁芯的区域很容易出现磁通饱和的现象，从而导致磁导率接近为零，使得电感量急剧下降，电路转化电路中的电流激增，严重时甚至烧毁器件。
因而，针对现有技术存在的问题，本发明实施例提供的薄膜电感能够解决磁通在易磁化方向容易饱和的问题。
图2是根据本发明一实施例的薄膜电感的结构示意图，图3a至图3b分别是示意的根据本发明又一实施例的薄膜电感的两个结构示意图。
下面，结合图2至图3(包括图3a和图3b)，对根据本发明实施例提供的薄膜电感的结构进行详细说明。
该薄膜电感200包括：
第一薄膜磁芯210；
至少一个绕组220，该至少一个绕组220沿该第一薄膜磁芯210的难磁化方向绕制在该第一薄膜磁芯210上，其中，该至少一个绕组220在第一平面上的投影包围该第一薄膜磁芯在该第一平面上的投影，该第一平面垂直于该第一薄膜磁芯210的难磁化方向；
具体而言，该第一薄膜磁芯210为绕制有该至少一个绕组220的薄膜磁芯，且，至少一个绕组220沿着该第一薄膜磁芯210的难磁化方向绕制在该第一薄膜磁芯210上，换句话说，可以理解为，沿着与该第一薄膜磁芯210的难磁化方向平行的轴线，将该至少一个绕组绕制在该第一薄膜磁芯210上，使得每个绕组220中的多匝线圈依次排布在该第一薄膜磁芯210的难磁化方向上；同时，每个绕组220中的每匝线圈，在每匝线圈的宽度对应的区域内，将该第一薄膜磁芯210的易磁化方向上的整体区域完全包裹，即，在与该第一薄膜磁芯210的难磁化方向垂直的第一平面上，由每匝线圈构成的绕组在该第一平面上的投影将该第一薄膜磁芯210在该平面上的投影包围，或者说，该第一薄膜磁芯210在该第一平面上的投影落入该至少一个绕组220在该第一平面上的投影。
以图2为例，在本发明实施例中，该第一薄膜磁芯210的长度方向即为该第一薄膜磁芯210的难磁化方向，该第一薄膜磁芯210的宽度方向即为该第一薄膜磁芯210的易磁化方向，绕组220沿着该第一薄膜磁芯210的长度方向，绕制在该第一薄膜磁芯210上，绕组220中的每匝线圈依次排布在该第一薄膜磁芯210的长度方向，形成如图2所示的绕组。
至少一个第二薄膜磁芯230，未绕制有绕组，该至少一个第二薄膜磁芯230中的每个第二薄膜磁芯230与该第一薄膜磁芯210不在同一平面上，该每个第二薄膜磁芯230的难磁化方向与该第一薄膜磁芯210的难磁化方向相同，该每个第二薄膜磁芯230与该第一薄膜磁芯210在第二平面上的投影至少部分重叠，该第二平面为该第一薄膜磁芯210的难磁化方向与易磁化方向构成的平面。
具体而言，第二薄膜磁芯230是未绕制有绕组的薄膜磁芯，该每个第二薄膜磁芯230的难磁化方向与该第一薄膜磁芯210的难磁化方向相同，并且，该每个第二薄膜磁芯230与该第一薄膜磁芯210在该第二平面上的投影至少部分重叠，这样，能够使得每个第二薄膜磁芯230与该第一薄膜磁芯210构成的磁通回路所在的平面与该第二平面垂直，且有着较好的电感量。
继续以图2为例，当绕组220中通入图示方向的激励电流后，由法拉第电磁感应定律可知，由于构成薄膜磁芯的磁性薄膜的磁导率远大于非导磁介质(例如，光刻胶、二氧化硅等)的磁导率，使得该第一薄膜磁芯210和该第二薄膜磁芯230产生的磁通回路绝大部分被限制在薄膜磁芯中的磁性薄膜中，同时，在该第一薄膜磁芯210沿着难磁化方向上，磁通会沿着该第一薄膜磁芯210的第一端部流通到与该第一端部对应的该第二薄膜磁芯230的第一端部，进而，磁通从该第二薄膜磁芯230的第二端部流通到与该第二端部对应的该第一薄膜磁芯210的第二端部，进而，构成了闭合的磁通回路。即，由右手定则可知，该第二薄膜磁芯230与该第一薄膜磁芯210构成的磁通回路如图2中虚线所示，方向如箭头所述，显而易见地，该磁通回路所在的平面与该第二平面垂直，使得磁通经过的大部分路径都在难磁化方向上，能够有效地减少现有技术中磁通在易磁化方向容易饱和的风险。
同时，相比于现有技术中仅由该第一薄膜磁芯构成的薄膜电感(图中未示出)，该薄膜电感200由于在非导磁介质中的磁路长度较少，且大部分磁通回路被限制在薄膜磁芯中的磁性薄膜中，因而，该薄膜电感200的等效磁路长度L减少，且磁路截面积S增加，由磁阻公式R＝L/u·S可得，该薄膜电感200有着较小的磁阻R，从而能够产生较大的电感量。
此外，在本发明实施例中，每个第二薄膜磁芯230与第一薄膜磁芯210未处于同一个平面。以一个第二薄膜磁芯210为例，如图2和图3a所示，该第二薄膜磁芯230所在的平面与该第一薄膜磁芯210所在的平面是相互平行或者近似平行的；
又例如，如图3b所示，该第二薄膜磁芯230所在的平面与第一薄膜磁芯210所在的平面是存在角度的，即，该第二薄膜磁芯230所在的平面与第一薄膜磁芯210所在的平面相交。
在本发明实施例中，上述两种薄膜磁芯(即，第一薄膜磁芯和至少一个第二薄膜磁芯)中任一种薄膜磁芯都包括至少一层磁性薄膜，且该至少一层磁性薄膜中的任意两层磁性薄膜具有的相同的各向异性(即，难磁化方向和易磁化方向)。
应理解，如图2至图3b中，该第一薄膜磁芯210由磁性薄膜201和绝缘层202交替层叠而成，层叠的数量和厚度可以根据电感量的要求确定。并且，在固定总的磁膜厚度的条件下，单层磁膜越薄，层数越多，所产生的涡流损耗越小。同理，该第二薄膜磁芯230的构成同该第一薄膜磁芯210，为了避免赘述，图中未画出。
此外，可以通过设置的外加磁场、退火、倾斜喷溅等方式来控制磁性薄膜材料的各向异性，使得构成该薄膜电感的每层磁性薄膜材料在上述方式的诱导下，有着相同的各向异性。
还应理解，图2至图3b中的薄膜电感的磁通回路不仅仅只如图所示，只是由于此种结构，使得大部分的磁通回路被限制在薄膜磁芯中的磁性薄膜中，还有少部分的磁通流通于非导磁介质中，图中未示出。
需要说明的是，在本发明实施例中，在该第一薄膜磁芯210所在的平面上，且在该第一薄膜磁芯210的易磁化方向上，禁止放置有导磁体，避免部分磁通会沿着易磁化方向流通。
因而，本发明实施例的薄膜电感，通过沿着第一薄膜磁芯的易磁化方向绕制至少一个绕组，同时该第一薄膜磁芯和未绕制有绕组的第二薄膜磁芯的各向异性相同，且该第一薄膜磁芯和每个第二薄膜磁芯在配置有第一薄膜磁芯的方向上的投影部分重叠，使得每个第二薄膜磁芯与该第一薄膜磁芯构成的磁通回路所在的平面与该第二平面垂直或近似垂直，磁通经过的大部分路径都在难磁化方向上，能够有效地减少现有技术中磁通在易磁化方向容易饱和的风险；并且，该薄膜电感使得第一薄膜磁芯和该第二薄膜磁芯产生的磁通回路绝大部分被限制在薄膜磁芯中的磁性薄膜中，减少了磁通在非导磁介质中的流通，从而有效地减少了磁阻，进而能够产生较好的电感量。
需要说明是，图2至图3b都是针对薄膜电感中包括一个绕组和一个第二薄膜磁芯的情况为例进行的示意性说明，本发明实施例并不限于此，如权利要求所述，包括如上特征的第一薄膜磁芯、至少一个绕组和至少一个第二薄膜磁的薄膜电感都在本发明的保护范围内。
当薄膜电感中包括至少两个绕组和/或至少两个第二薄膜磁芯时，针对于至少两个绕组之间的绕制方式以及至少两个第二薄膜磁芯的位置关系，后续进行详细说明。
可选地，该每个第二薄膜磁芯230与该第一薄膜磁芯210平行或近似平行，且该至少一个第二薄膜磁芯230中的任意两个第二薄膜磁芯230是相隔离的。
也就是说，如图2和图3a所示该每个第二薄膜磁芯230与该第一薄膜磁芯210之间是平行的，此外，也表示每个第二薄膜磁芯230之间是平行的，这样，该第一薄膜磁芯210与任一个第二薄膜磁芯230之间形成的多个磁通回路的等效路径都是一样的，减少流通在非导磁介质中的磁通，减少磁阻，从而增加该薄膜电感的电感量，且能够减少薄膜电感的体积。
需要说明的是，该第一薄膜磁芯210和每个第二薄膜磁芯230可以是相隔离的，且两种薄膜磁芯之间的距离大于第一阈值且小于第二阈值，该第一阈值和该第二阈值可以视实际需要的参数(例如，电感量)确定。
还有，该第一薄膜磁芯210和每个第二薄膜磁芯230之间也可以通过工艺实现，使得两种薄膜磁芯之间对应的端部之间贴合配置，只要在绕制有绕组的第一薄膜磁芯210的部位处，两种薄膜磁芯之间是相隔离的即可。
进一步地，为了更好地增加该薄膜电感的电感量以及更加有效地减少该薄膜电感的体积，该每个第二薄膜磁芯230在该第二平面上的投影覆盖该第一薄膜磁芯210在该第二平面上的投影。
换句话说，如图2所示，该第一薄膜磁芯210在该第二平面上的投影都落入该每个第二薄膜磁芯230在该第二平面上的投影，这样，相比于图3a中第二薄膜磁芯230在该第一平面上的投影小于该第一薄膜磁芯230在该第一平面上的投影(也就是该第一薄膜磁芯210的面积)，在使得薄膜电感有着相对较小的体积的同时，能够更好地减少流通于非导磁介质中的磁通，使得更多的磁通被限制在薄膜磁芯中，减少磁阻，从而使得该薄膜电感有着较好的电感量。
可选地，该至少一个绕组中的每个绕组包括多匝线圈，该多匝线圈中的第一线圈的宽度大于该多匝线圈中的第二线圈的宽度，该第一线圈与该第一薄膜磁芯210在难磁化方向上的中心位置之间的距离小于该第二线圈与该第二薄膜磁芯(210)在难磁化方向上的中心位置之间的距离，该第一线圈和该第二线圈为该多匝线圈中的任意两匝线圈。
具体而言，如图4所示，在该第一薄膜磁芯210的难磁化方向上，构成该至少一个绕组220的多个线圈通过电镀方式电镀在该第一薄膜磁芯210的不同位置上，以多匝线圈中的任意两匝线圈(即，第一线圈和第二线圈)为例，以该第一薄膜磁芯210的中心位置作为参考位置，该第一线圈与该中心位置之间的距离小置于该第二线圈与该中心位的距离，且该第一线圈的宽度大于该第二线圈的宽度。换句话说，每个绕组中的每匝线圈占据该第一薄膜磁芯210的位置是唯一的，即，图中示出了7个位置，其中，1号位置为该第一薄膜磁芯210的中心位置，其余位置为偏离于该中心位置的位置；以任意两个位置，3号位置和5号位置为例，3号位置可以为第一位置，5号位置可以为第二位置，该第一线圈占据该第一位置，该第二线圈占据该第二位置，3号位置对应的该第一线圈的宽度大于5号位置对应的该第一线圈的宽度。
上述第一线圈和第二线圈为多匝线圈中的任意两匝线圈，该两匝线圈是相对概念，该任意两匝线圈满足“该多匝线圈中的第一线圈的宽度大于该多匝线圈中的第二线圈的宽度，该第一线圈与该第一薄膜磁芯210在难磁化方向上的中心位置之间的距离小于该第二线圈与该第二薄膜磁芯210在难磁化方向上的中心位置之间的距离”，即多匝线圈中的任意两匝线圈都满足上述特征，从而，该多匝线圈都满足上述特征。
换句话说，在该第一薄膜磁芯210的难磁化放方向上，构成绕组的线圈的宽度由该第一薄膜磁芯210的中间位置至两个端部位置逐渐变窄，线圈与该中心位置之间的距离越小，线圈的宽度越宽，线圈与该中心位置之间的距离越远，线圈的宽度越窄。
通过仿真实验发现，线圈宽度不变的绕组，在难磁化方向上，绕组中两个端部位置的线圈内部的电流密度很大，主要原因在于，两个端部位置的线圈受到的磁通切割较为严重，产生的涡流较大，从而导致短端部位置的电流密度较大，从而，产生的交流电阻较大。
相比于线圈宽度不变的绕组，本发明实施例中线圈宽度渐变的绕组，在难磁化方向上，绕组中两个端部位置的线圈内部的电流密度分布较为均匀，且电流不仅仅分布于绕组的端部位置，也分布于渐渐靠近中心位置的位置，使得电流经过的截面积变大，由公式ρ·L/S可知，在绕组材料(即，绕组的导电率ρ)和绕组长度L不变的情况下，电流经过的截面积S越大，电阻越小，即，减少了交流电阻，从而减少电感损耗，即增加电感量。
可选地，该至少一个第二薄膜磁芯230包括一个第二薄膜磁芯230；该至少一个绕组220中的每个绕组220包括上层绕组、下层绕组以及用于连接该上层绕组和该下层绕组的连接单元，该上层绕组和该下层绕组分别位于该第一薄膜磁芯210的两侧，其中，该上层绕组的厚度小于该下层绕组的厚度和/或该连接单元的厚度，该上层绕组靠近该一个第二薄膜磁芯230。
具体而言，继续如图4所示，每个绕组220包括上层绕组220-1、下层绕组220-2以及用于连接该上层绕组220-1和该下层绕组220-2的连接单元220-3，且该上层绕组220-1和该下层绕组220-2分别位于与该第一薄膜磁芯210的两侧，该上层绕组220-1靠近该第二薄膜磁芯230，即，在图4中，该上层绕组220-1位于该第一薄膜磁芯210的最上层磁性薄膜所在的平面上，对应地，该下层绕组220-2位于与该最上层磁性薄膜相对应的第一薄膜磁芯210的最下层磁性薄膜所在的平面上。通过在上层绕组220-1与下层绕组220-2旁边设置的多个连接过孔将该上层绕组220-1与下层绕组220-2连接起来的部位为连接单元220-3。具体工艺实现过程，后续在针对该薄膜电感的制备方法中会详细说明。
为了减少该第一薄膜磁芯210与该第二薄膜磁芯230之间的距离，可以使得该上层绕组220-1的厚度小于该下层绕组220-2的厚度和/或该连接单元220-3的厚度，这样，当上层绕组220-1的厚度较薄时，该第一薄膜磁芯210与该第二薄膜磁芯230之间的距离也会相应减少，从而能够减少流通于非导磁介质中的磁通，减少气隙磁阻，从而增加电感量。
可选地，该上层绕组的厚度为10-30um。
针对绕组进行设计时，为了减少直流电阻，减少电感损耗，通常都会将绕组的厚度设计的较厚。上述为了减少气隙磁阻，减少了上层绕组的厚度，一定程度上增加了直流电阻。那么，为了使得该薄膜电感的直流电阻较少，可以使得该连接单元的厚度较厚。
可选地，该连接单元的厚度为30-60um。
当该至少一个第二薄膜磁芯230中包括至少两个第二薄膜磁芯230时，该至少两个第二薄膜磁芯230中任意两个第二薄膜磁芯230所在的平面可以是平行的，也可以是相交的，本发明实施例并不限于此。
此外，该至少两个第二薄膜磁芯230可以放置于该第一薄膜磁芯210的两侧，即，部分第二薄膜磁芯230可以放置于该第一薄膜磁芯210的一侧，剩余部分第二薄膜磁芯230可以放置于该第一薄膜磁芯210的另一侧。
当然，该至少两个第二薄膜磁芯230也可以放置于该第一薄膜磁芯210的一侧，本发明实施例并不限于此。
可选地，该至少一个第二薄膜磁芯230包括两个第二薄膜磁芯230，该两个第二薄膜磁芯230分别对称放置于该第一薄膜磁芯210的两侧。
具体而言，如图5所示，当该薄膜电感200包括两个第二薄膜磁芯230(即，第二薄膜磁芯231和第二薄膜磁芯232)时，将两个第二薄膜磁芯230放置于该第一薄膜磁芯210的两侧，且每个第二薄膜磁芯230与该第一薄膜磁芯210之间间隔的距离相等或近似相等。换句话说，相比于一个第二薄膜磁芯230的薄膜电感，如上述方式放置的具有两个第二薄膜磁芯230的薄膜电感，相当于增加了一个并联支路，使得总的等效磁阻减少，从而增加电感量。
进一步地，继续如图5所示，为了更好地增加电感量，该两个第二薄膜磁芯230可以平行放置于该第一薄膜磁芯210的两侧；
更进一步地，继续如图5所示，该每个第二薄膜磁芯230在该第二平面上的投影覆盖该第一薄膜磁芯210在该第二平面上的投影。
为了实现耦合电感的功能，在本发明实施例中，在该第一薄膜磁芯210上可以绕制多个绕组。
可选地，该至少一个绕组220中的每个绕组(220)包括上层绕组、下层绕组以及用于连接该上层绕组和该下层绕组的连接单元，该上层绕组和该下层绕组分别位于所述第一薄膜磁芯(210)的两侧，该上层绕组的厚度为10-30um，该下层绕组的厚度为10-30um。
具体而言，当该至少一个第二薄膜磁芯230包括两个第二薄膜磁芯230时，为了减少该第一薄膜磁芯210与该两个第二薄膜磁芯230之间的距离，靠近两个第二薄膜磁芯230的绕组(即，上层绕组和下层绕组)的厚度可以设计的相对较薄，从而能够减少流通于非导磁介质中的磁通，减少气隙磁阻，从而增加电感量。
可选地，该至少一个绕组220包括第一绕组221和第二绕组222，该第一绕组221包括N匝线圈，该第二绕组222包括M匝线圈，其中，该第一绕组221中的P匝线圈与该第二绕组222中的P匝线圈依次并行绕制在该第一薄膜磁芯210上，该0<N≤M，且该P≤N。
可选地，该N＝M＝P。
具体而言，在该第一薄膜磁芯210上，该第一绕组221和该第二绕组222可以完全并行绕制，也可以部分并行绕制。
假设该第一绕组221的线圈匝数为N，该第二绕组222的线圈匝数为M，该第一绕组221和该第二绕组222并行绕制的线圈匝数为P，0<N≤M，且P≤N。
下面，以图6a和图6b中N＝M为例，对本发明实施例的绕组的绕制方式进行说明。
图6a是根据本发明又一实施例的薄膜电感的结构示意图，图6a所示为该第一绕组221和该第二绕组222完全并行绕制的薄膜电感的结构示意图，此种结构下，N＝M＝P。
图中，两个绕组的绕制方向相同，电流方向相反，进而产生的磁通回路的方向相反，虚线所示为该第一绕组221的电流(即，I1)方向以及磁通回路的方向，实线所示为该第一绕组221的电流(即，I2)方向以及磁通回路的方向。
图6b是根据本发明又一实施例的薄膜电感的结构示意图，图6b所示为该第一绕组221和该第二绕组222部分并行绕制的薄膜电感的结构示意图，即部分绕制的线圈匝数为P匝，此种结构下，0<N≤M，且P<N。
该第二绕组221首先自行绕制部分线圈，图6b中绕制两匝线圈，随后，从第三匝线圈开始，该第二绕组222和该第一绕组221开始依次并行绕制三匝线圈，随后，该第一绕组221自行绕制剩下匝数的线圈。
该第一绕组221和该第二绕组222并行绕制的线圈的匝数不同，得到的耦合系数不同：两相绕组并行绕制的线圈匝数越多，耦合系数越大；两相绕组并行绕制的线圈匝数越少，耦合系数越小。
这样，通过调节两相绕组并行绕制的线圈的匝数，可以根据实际需要很好的调节耦合系数，大大提高了该薄膜电感的灵活性以及实用性。
应理解，图6a和图6b中N＝M仅为示意性说明，不应对本发明实施例构成限定，只要两相绕组的满足完全并绕以及部分并绕的绕制方式，都在本发明实施例的保护范围内，与N和M的大小没有关系，只要并行绕制的线圈匝数P小于两相绕组的线圈匝数中较小的线圈匝数即可，图示仅为举例说明。
需要说明的是，实际中，为了减少薄膜磁芯中磁通容易饱和的风险，我们需要两相绕组分别对应的磁通回路的方向是相反的，也就是两相绕组对应的磁通是互相抵消的。因此，当两相绕组的绕制方向相同(如图6a和图6b所示)时，为该两相绕组通入方向相反的电流；当两相绕组的绕制方向相反(如图6a和图6b所示)时，为该两相绕组通入方向相同的电流。
还应理解，上述两相绕组的绕制方式同样适用于薄膜电感中包括至少两个第二薄膜磁芯的结构中，以薄膜电感中包括两个第二薄膜磁芯为例，如图7a和图7b所示。
图7a和图7b是根据本发明再一实施例的薄膜电感的结构示意图，分别为包括两个第二薄膜磁芯、两个绕组的薄膜电感的示意性结构图。其中，图7a中两个绕组的绕制方式对应图6a中两个绕组的绕制方式，图7b中两个绕组的绕制方式对应图6b中两个绕组的绕制方式，这里省略其详细说明。
上述两种薄膜磁芯中的任一种薄膜磁芯可以包括至少一层磁性薄膜，为了得到更好的电感性能，每个薄膜磁芯可以包括多层磁性薄膜，即，
可选地，该每个第二薄膜磁芯230包括至少两层磁性薄膜，该每个第二薄膜磁芯230包括的至少两层磁性薄膜中的每层磁性薄膜均采用相同的材料。
可选地，该第一薄膜磁芯210包括至少两层磁性薄膜，该第一薄膜磁芯210包括的至少两层磁性薄膜中的每层磁性薄膜均采用相同的材料。
需要说明的是，以上所说的“平行”和“相等”分别可以理解为“近似平行”和“近似相等”，即，对于本领域的技术人员而言，是基于磁性薄膜加工过程中的公差范围和误差范围内的平行和相等。因此，均落入本发明的保护范围内。
以上，结合图1至图7(包括图7a和图7b)详细说明了根据本发明实施例的薄膜电感，该薄膜电感可以是单相，也可以是两相耦合电感，不同的薄膜电感适用于对应的电源转换系统。下面，以图6a至图7b中任一个所示的两相耦合薄膜电感为例，结合图8详细说明根据本发明实施例的两相耦合薄膜电感在电源转换系统中的工作原理。
如图8所示，该电源转换系统300包括：直流(Direct Current，DC)电源310、至少一个开关单元320、至少一个电感单元330、滤波电容340和负载350。该电源转换系统的电路工作原理为多相交错并联降压(BUCK)电路。其中，两相电感两两耦合，形成一个电感单元，一个或多个电感单元并联输出给负载提供能量。两个串联的开关管(例如，开关管Q1和Q2)构成一个开关单元。各开关管通过驱动(Drive，DRV)与控制IC连接，以控制开关管的开通与关断。至少一个开关单元与至少一个电感单元一一对应，每个电感单元通过所对应的开关单元与直流电源相连。其中，该电感单元可以包括上文中所描述中的两相耦合薄膜电感。
以下，为方便理解和说明，以一个电感单元(即，两相电感，例如图8中所示L1)为例，详细说明电感单元的工作原理。
第一相电源转换电路由第一开关单元(例如，开关管Q1、Q2组成的开关单元)以及第一电感单元(例如，电感L1)中的一相组成。开关管Q1导通时，直流电流通过电感单元中与开关管Q1连接的一相，电感电流开始上升，并经电容C滤波后给负载R供电；当Q1关断后，Q2开始导通，滤波电容上的电压反向加在电感上，电感的电流开始下降，完成BUCK转换电路中的续流部分。同理，第二相电源转换电路由开关管Q3、Q4以及电感单元L1中的另外一相组成。开关管Q3导通时，直流电流通过电感单元中与开关管Q4连接的另外一相，电感电流开始上升，并经电容C滤波后给负载R供电；当Q3关断后，Q4开始导通，滤波电容上的电压反向加在电感上，电感的电流开始下降，完成BUCK转换电路中的续流部分。上述的两相BUCK电源转换部分Q1、Q2、Q3、Q4以及电感单元L1组成一个电源转换单元，根据输出负载对电流的要求可以采用单个或者多个电源转换单元并联的方式来实现。
应理解，以上列举的多相交错并联降压(BUCK)电路仅为示例性说明，不应对本发明构成任何限定，例如，本发明实施例的两相耦合薄膜电感还可以应用于多相交错并联升压(Boost)电路，本发明对此并未特别限定。
以上，结合图1至图8详细说明了根据本发明实施例的薄膜电感。以下，以薄膜电感中包括第一薄膜磁芯210、一个绕组220和一个第二薄膜磁芯230(即，图2至图3b所示)为例，结合图9和图10详细说明根据本发明实施例的薄膜电感的制备方法。
图9是根据本发明一实施例的薄膜电感的制备方法400的示意性流程图。如图9所示，该制备方法400包括：
S410，配置第一薄膜磁芯210；
S420，将至少一个绕组沿该第一薄膜磁芯210的难磁化方向绕制在该第一薄膜磁芯210上，其中，该至少一个绕组220在第一平面上的投影包围该第一薄膜磁芯在该第一平面上的投影，该第一平面垂直于该第一薄膜磁芯210的难磁化方向；
S430，配置至少一个第二薄膜磁芯,230，该至少一个第二薄膜磁芯230未绕制有绕组，该至少一个第二薄膜磁芯230中的每个第二薄膜磁芯230与该第一薄膜磁芯210不在同一平面上，该每个第二薄膜磁芯230的难磁化方向与该第一薄膜磁芯210的难磁化方向相同，该每个第二薄膜磁芯230与该第一薄膜磁芯210在第二平面上的投影至少部分重叠，该第二平面为该第一薄膜磁芯210的难磁化方向与易磁化方向构成的平面。
具体地，实际工艺实现过程中，可以首先在该第二平面上形成下层绕组，进而形成该第一薄膜磁芯，进而形成上层绕组，从而使得绕组绕制在该第一薄膜磁芯上，最后形成该第二薄膜磁芯。
以下，结合图10a至图10f详细说明根据本发明一实施例的薄膜电感的制备方法。
图10a至图10f是根据本发明一实施例的薄膜电感的制备方法的示意图。
首先在硅基板上形成下层绕组410。如图10a所示，在硅基板401的硅基体上沉积一层钝化层，该钝化层可以为二氧化硅、氮化硅或者其他绝缘的有机材料涂层，且钝化层完全覆盖硅基体的表面。在钝化层上，通过气相沉积工艺在整个硅晶片上沉积导电种子层。接下来光致抗刻蚀材料层被沉积和刻蚀，以形成覆盖种子层的部分的光致抗刻蚀掩膜。
其后，可以采用标准的电镀工艺技术，将下层绕组410电镀在种子层上，形成电感单元中电感绕组的下层绕组部分。在完成电镀之后，可以去除光致抗蚀掩膜，并通过反应离子刻蚀(Reactive Ion Etching，RIE)或其它合适的刻蚀方法来去除残留的种子层。
其后，再沉积一层绝缘材料层，覆盖下层绕组，同时需要淹没过绕组一定距离，以保证绕组与磁芯的绝缘距离。
接着形成第一薄膜磁芯420，如图10b所示，图10b为制作完磁膜后的硅晶片。为了得到更优的电感性能，一般由多层磁性薄膜构成。磁性薄膜的形成可以是化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)等实现方式，每层磁性薄膜间沉积有绝缘层，该绝缘层的材料可以是二氧化硅、氮化硅或者其他绝缘的有机材料涂层，实现每层磁性薄膜间的隔离。为了减小磁性薄膜的涡流损耗，磁性薄膜的厚度可以控制在1um以下。
应注意，在磁性薄膜溅射或电镀沉积过程中，需要外加磁场来控制磁性薄膜材料的各向异性，外加磁场方向需沿着易磁化轴方向。
其后，形成用于连接该下层绕组410和上层绕组的连接单元，该连接单元是通过该下层绕组410和上层绕组间的如图10c所示的连接过孔430形成的。
其后，根据该下层绕组410、连接单元，形成上层绕组440，即，如图10d所示。通过连接过孔430构成的连接单元，将下层绕组410和上层绕组440连接起来，形成绕制在第一薄膜磁芯420上的如图10e所示的绕组450。
其中，图10d所示的上层绕组440的加工工艺与图10a所示的下层绕组410的加工工艺基本相同，可以采用标准电镀工艺。
最后，形成第二薄膜磁芯460，如图10f所示，其中，图10f所示的第二薄膜磁芯460的加工工艺与图10b所示的第一薄膜磁芯420的加工工艺基本相同，此处不再赘述。
作为示意而非限定，在进行本发明实施例的薄膜电感的制备过程中，该第二薄膜磁芯460与该第一薄膜磁芯420可以放置于该硅基板401的一侧，也可以放置于该硅基板401的两侧，即，在该硅基板401上制备完该第一薄膜磁芯410和绕组450后，将该第二薄膜磁芯460放置于靠近该硅基板401处，本发明实施例并不限于此。
应理解，上述薄膜电感的制备过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
需要说明的是，以上薄膜电感中包括第一薄膜磁芯、一个绕组和一个第二薄膜磁芯(即，图2至图3b所示)三个部件的制备过程仅为示意性说明，薄膜电感中包括多个绕组和多个第二薄膜磁芯时，每个绕组和每个第二薄膜磁芯的加工过程都与上述方法相似，都在本发明实施例的保护范围内。
因此，本发明实施例的薄膜电感的制备方法，通过沿着第一薄膜磁芯的易磁化方向绕制至少一个绕组，同时该第一薄膜磁芯和未绕制有绕组的第二薄膜磁芯的各向异性相同，且该第一薄膜磁芯和每个第二薄膜磁芯在配置有第一薄膜磁芯的方向上的投影部分重叠，使得每个第二薄膜磁芯与该第一薄膜磁芯构成的磁通回路所在的平面与该第一平面垂直或近似垂直，磁通经过的大部分路径都在难磁化方向上，能够有效地减少现有技术中磁通在易磁化方向容易饱和的风险；并且，该薄膜电感使得第一薄膜磁芯和该第二薄膜磁芯产生的磁通回路绝大部分被限制在薄膜磁芯中的磁性薄膜中，减少了磁通在非导磁介质中的流通，从而有效地减少了磁阻，进而能够产生较好的电感量。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (15)

1.一种薄膜电感，其特征在于，所述薄膜电感包括：
第一薄膜磁芯(210)；
至少一个绕组(220)，所述至少一个绕组(220)沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，其中，所述至少一个绕组(220)在第一平面上的投影包围所述第一薄膜磁芯(210)在所述第一平面上的投影，所述第一平面垂直于所述第一薄膜磁芯(210)的难磁化方向；
至少一个第二薄膜磁芯(230)，未绕制有绕组，所述至少一个第二薄膜磁芯(230)中的每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)不在同一平面上，所述每个第二薄膜磁芯(230)的难磁化方向与所述第一薄膜磁芯(210)的难磁化方向相同，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)在第二平面上的投影至少部分重叠，所述第二平面为所述第一薄膜磁芯(210)的难磁化方向与易磁化方向构成的平面。
2.根据权利要求1所述的薄膜电感，其特征在于，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)平行，且所述至少一个第二薄膜磁芯(230)中的任意两个第二薄膜磁芯(230)是相隔离的。
3.根据权利要求1或2所述的薄膜电感，其特征在于，所述每个第二薄膜磁芯(230)在所述第二平面上的投影覆盖所述第一薄膜磁芯(210)在所述第二平面上的投影。
4.根据权利要求1或2所述的薄膜电感，其特征在于，所述至少一个绕组中的每个绕组包括多匝线圈，所述多匝线圈中的第一线圈的宽度大于所述多匝线圈中的第二线圈的宽度，所述第一线圈与所述第一薄膜磁芯(210)在难磁化方向上的中心位置之间的距离小于所述第二线圈与所述中心位置之间的距离，所述第一线圈和所述第二线圈为所述多匝线圈中的任意两匝线圈。
5.根据权利要求1或2所述的薄膜电感，其特征在于，所述至少一个第二薄膜磁芯(230)包括一个第二薄膜磁芯(230)；
所述至少一个绕组(220)中的每个绕组(220)包括上层绕组、下层绕组以及用于连接所述上层绕组和所述下层绕组的连接单元，所述上层绕组和所述下层绕组分别位于所述第一薄膜磁芯(210)的两侧，其中，所述上层绕组的厚度小于所述下层绕组的厚度和/或所述连接单元的厚度，所述上层绕组靠近所述一个第二薄膜磁芯(230)。
6.根据权利要求5所述的薄膜电感，其特征在于，所述上层绕组的厚度为10-30um。
7.根据权利要求5所述的薄膜电感，其特征在于，所述连接单元的厚度为30-60um。
8.根据权利要求1或2所述的薄膜电感，其特征在于，所述至少一个第二薄膜磁芯(230)包括两个第二薄膜磁芯(230)，所述两个第二薄膜磁芯(230)分别对称放置于所述第一薄膜磁芯(210)的两侧。
9.根据权利要求8所述的薄膜电感，其特征在于，所述至少一个绕组(220)中的每个绕组(220)包括上层绕组、下层绕组以及用于连接所述上层绕组和所述下层绕组的连接单元，所述上层绕组和所述下层绕组分别位于所述第一薄膜磁芯(210)的两侧，所述上层绕组的厚度为10-30um，所述下层绕组的厚度为10-30um。
10.根据权利要求1或2所述的薄膜电感，其特征在于，所述至少一个绕组(220)包括第一绕组(221)和第二绕组(222)，所述第一绕组(221)包括N匝线圈，所述第二绕组(222)包括M匝线圈，其中，所述第一绕组(221)中的P匝线圈与所述第二绕组(222)中的P匝线圈依次并行绕制在所述第一薄膜磁芯(210)上，0<N≤M，且P≤N。
11.根据权利要求10所述的薄膜电感，其特征在于，N＝M＝P。
12.一种电源转换电路，其特征在于，所述电源转化电路包括：
直流电源(310)；
至少一个开关单元(320)；
至少一个电感单元(330)，所述至少一个电感单元(330)与所述至少一个开关单元(320)一一对应，所述至少一个电感单元(330)中的每个电感单元(330)通过所对应的开关单元(320)与所述直流电源(310)相连，其中，所述每个电感单元(330)包括所述权利要求1至11中任一项所述的薄膜电感。
13.一种薄膜电感的制作方法，其特征在于，所述制作方法包括：
配置第一薄膜磁芯(210)；
将至少一个绕组沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，其中，所述至少一个绕组(220)在第一平面上的投影包围所述第一薄膜磁芯在所述第一平面上的投影，所述第一平面垂直于所述第一薄膜磁芯(210)的难磁化方向；
配置至少一个第二薄膜磁芯(230)，所述至少一个第二薄膜磁芯(230)未绕制有绕组，所述至少一个第二薄膜磁芯(230)中的每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)不在同一平面上，所述每个第二薄膜磁芯(230)的难磁化方向与所述第一薄膜磁芯(210)的难磁化方向相同，所述每个第二薄膜磁芯(230)与所述第一薄膜磁芯(210)在第二平面上的投影至少部分重叠，所述第二平面为所述第一薄膜磁芯(210)的难磁化方向与易磁化方向构成的平面。
14.根据权利要求13所述的制作方法，其特征在于，所述至少一个第二薄膜磁芯(230)包括两个第二薄膜磁芯(230)，以及
所述配置至少一个第二薄膜磁芯(230)，包括：
将所述两个第二薄膜磁芯(230)分别对称放置于所述第一薄膜磁芯(210)的两侧。
15.根据权利要求13或14所述的制作方法，其特征在于，所述至少一个绕组(220)包括第一绕组(221)和第二绕组(222)，所述第一绕组(221)包括N匝线圈，所述第二绕组(222)包括M匝线圈，以及
所述将至少一个绕组沿所述第一薄膜磁芯(210)的难磁化方向绕制在所述第一薄膜磁芯(210)上，包括：
将所述第一绕组(221)中的P匝线圈与所述第二绕组(222)中的P匝线圈依次并行绕制在所述第一薄膜磁芯(210)上，0<N≤M，且P≤N。
CN201710053491.XA 2017-01-24 2017-01-24 一种薄膜电感和电源转换电路 Active CN106910602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710053491.XA CN106910602B (zh) 2017-01-24 2017-01-24 一种薄膜电感和电源转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710053491.XA CN106910602B (zh) 2017-01-24 2017-01-24 一种薄膜电感和电源转换电路

Publications (2)

Publication Number Publication Date
CN106910602A CN106910602A (zh) 2017-06-30
CN106910602B true CN106910602B (zh) 2019-05-10

Family

ID=59206931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710053491.XA Active CN106910602B (zh) 2017-01-24 2017-01-24 一种薄膜电感和电源转换电路

Country Status (1)

Country Link
CN (1) CN106910602B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11058001B2 (en) * 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
CN107481833B (zh) * 2017-07-12 2020-12-15 华为机器有限公司 一种薄膜耦合电感和电源转换电路
KR102004805B1 (ko) 2017-10-18 2019-07-29 삼성전기주식회사 코일 전자 부품
CN109920640A (zh) * 2019-04-03 2019-06-21 电子科技大学 一种在印制电路板平面集成薄膜磁芯电感的方法及相关薄膜磁芯电感
CN110444364B (zh) * 2019-08-28 2021-03-30 电子科技大学 一种叠层磁性薄膜及其制备方法
CN112466598B (zh) * 2020-11-17 2021-09-24 电子科技大学 一种闭合磁路片上四相耦合电感
CN117200575A (zh) * 2022-05-30 2023-12-08 华为技术有限公司 一种非隔离dcdc变换器、供电电源及通信设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223399A (zh) * 1998-01-13 1999-07-21 日本系统开发株式会社 距离测定用集成电路
CN105761880A (zh) * 2016-04-20 2016-07-13 华为技术有限公司 一种薄膜电感和电源转换电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388813A (ja) * 1986-10-01 1988-04-19 Toko Inc インダクタンス素子
JP3050330B2 (ja) * 1991-01-18 2000-06-12 株式会社リコー 薄膜型トランス
JPH05109557A (ja) * 1991-10-14 1993-04-30 Nippon Telegr & Teleph Corp <Ntt> 高周波用薄膜トランスおよび高周波用薄膜インダクタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223399A (zh) * 1998-01-13 1999-07-21 日本系统开发株式会社 距离测定用集成电路
CN105761880A (zh) * 2016-04-20 2016-07-13 华为技术有限公司 一种薄膜电感和电源转换电路

Also Published As

Publication number Publication date
CN106910602A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
CN106910602B (zh) 一种薄膜电感和电源转换电路
US11532420B2 (en) Thin film inductor and power conversion circuit
US9647053B2 (en) Systems and methods for integrated multi-layer magnetic films
US10381934B2 (en) Multiple parallel-connected resonant converter, inductor-integrated magnetic element and transformer-integrated magnetic element
Sullivan et al. Integrating magnetics for on-chip power: A perspective
US10593450B2 (en) Magnetic inductor with multiple magnetic layer thicknesses
JP2014504009A (ja) 集積化したギャップを有する薄膜インダクタ
US11116081B2 (en) Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US10893609B2 (en) Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
Sullivan Prospects for advances in power magnetics
US11903130B2 (en) Method of manufacturing laminated magnetic core inductor with insulating and interface layers
JP2016058495A (ja) コモンモードチョークコイル、コモンモードフィルタ、および電力変換装置
JP6533342B2 (ja) 複合平滑インダクタおよび平滑化回路
US20210321518A1 (en) Integrated Circuit with Laminated Magnetic Core Inductor and Magnetic Flux Closure Layer
WO2018157859A1 (zh) 一种薄膜电感、电源转换电路和芯片
Meyer et al. Influence of layer thickness on the performance of stacked thick-film copper air-core power inductors
EP2647117A2 (en) A method for increasing power transferred by an integrated inductor and a resonant-mode power supply with an integrated inductor
Qiu Thin-film inductors for multi-megahertz power conversion
EP3791412B1 (en) Laminated magnetic core inductor with insulating and interface layers
Li et al. Design and Optimization with Litz Wire Version of PCB in Solid-State Transformer
Meyer Micromachined inductors and transformers for miniaturized power converters
CN110504088A (zh) 一种电气元件及其线圈集成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant