CN106877712B - 一种模块组合多电平变换器控制方法 - Google Patents

一种模块组合多电平变换器控制方法 Download PDF

Info

Publication number
CN106877712B
CN106877712B CN201710181196.2A CN201710181196A CN106877712B CN 106877712 B CN106877712 B CN 106877712B CN 201710181196 A CN201710181196 A CN 201710181196A CN 106877712 B CN106877712 B CN 106877712B
Authority
CN
China
Prior art keywords
signal
switch
logical signal
logical
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710181196.2A
Other languages
English (en)
Other versions
CN106877712A (zh
Inventor
郭小强
陈伟健
李建
卢志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yanshan University
Original Assignee
Yanshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yanshan University filed Critical Yanshan University
Priority to CN201710181196.2A priority Critical patent/CN106877712B/zh
Publication of CN106877712A publication Critical patent/CN106877712A/zh
Application granted granted Critical
Publication of CN106877712B publication Critical patent/CN106877712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开一种模块组合多电平变换器漏电流抑制方法，其技术要点是：首先将调制波分别和三角载波VC通过第一—第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P，然后将初始逻辑信号X、Y、Z和脉冲分频信号P送到比较器后的开关信号生成逻辑电路得到模块组合多电平变换器开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a。本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。

Description

一种模块组合多电平变换器控制方法
技术领域
本发明属于电力电子变换领域，涉及直流功率输入到交流功率输出的逆变器控制技术，尤其涉及一种模块组合多电平变换器控制方法。本发明的控制方法针对的模块组合变换器为典型的三相三电平模块组合变换器。
背景技术
模块组合多电平变换器采用功率单元级联结构，易实现模块化冗余结构设计，不仅有效提高了变换器的应用电压和功率等级，同时避免了功率开关器件直接串联结构的不足。在中高压场合，尤其是在轻型高压直流输电(VSC-HVDC)系统的应用受到广泛关注。然而由于系统运行过程中开关导通和关断的变化，导致系统出现高频共模电压，引发电磁干扰和漏电流，因此亟需一种控制方法消除模块组合多电平变换器共模电压以减小系统电磁干扰和漏电流。
发明内容
为了解决现有技术中存在的问题，本发明的目的是提供一种模块组合多电平变换器漏电流抑制的单载波调制策略，该调制策略简单易行，且能保证系统共模电压恒定，从而使漏电流得到有效抑制。
本发明的技术要点：首先将调制波分别和三角载波VC通过第一—第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P，然后将初始逻辑信号X、Y、Z和脉冲分频信号P送到比较器后的开关信号生成逻辑电路得到模块组合多电平变换器开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a。
为了实现上述发明目的，本发明是通过以下技术方案实现的：
一种模块组合多电平变换器控制方法，所述控制方法针对的模块组合多电平变换器的的拓扑结构为：三相三电平模块组合变换器的各相桥臂分为上桥臂和下桥臂两部分，分别由两个功率单元SMj和桥臂电感Lkn依次串联组成，其中，j＝1，2…，12；相数k＝a,b,c,；上、下桥臂n＝1,2；对于单个功率模块选用半桥式结构功率模块，功率单元均由一个IGBT半桥和直流电容组成，以A相上桥臂SM1、SM2以及下桥臂SM3、SM4为例，SM1由开关S1a、S1b、两个二极管以及一个直流电容组成，SM2由开关S2a、S2b、两个二极管以及一个直流电容组成，SM3由开关S3a、S3b、两个二极管以及一个直流电容组成，SM4由开关S4a、S4b、两个二极管以及一个直流电容组成；B相上桥臂由SM5、SM6组成，下桥臂由SM7、SM8组成，开关S5a、S5b位于模块SM5中，开关S6a、S6b位于模块SM6中，开关S7a、S7b位于模块SM7中，开关S8a、S8b位于模块SM8中；同理，C相上桥臂由SM9、SM10组成，下桥臂由SM11、SM12组成，开关S9a、S9b位于模块SM9中，开关S10a、S10b位于模块SM10中，开关S11a、S11b位于模块SM11中，开关S12a、S12b位于模块SM12中；生成各个开关信号的；其内容包括如下步骤：
(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波分别和由构成的零序分量相加得到信号Va、Vb、Vc，Va、Vb、Vc分别和三角载波通过第一比较器101、第二比较器102和第三比较器103得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；
(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a，具体过程为：
初始逻辑信号X和初始逻辑信号Y通过第一异或门201得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门202得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门203得到逻辑信号c1；
初始逻辑信号X和逻辑信号a1通过第一与门301得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门302得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门303得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门304得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门305得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门306得到逻辑信号c3；
逻辑信号a2和逻辑信号a3通过第四异或门401得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门402得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门403得到逻辑信号c4；
逻辑信号a4和脉冲分频信号P通过第一或门501得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门502得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门503得到逻辑信号c5；
逻辑信号a2通过第一非门601得到逻辑信号a6；逻辑信号a3通过第二非门602得到逻辑信号a7；逻辑信号b2通过第三非门603得到逻辑信号b6；逻辑信号b3通过第四非门604得到逻辑信号b7；逻辑信号c2通过第五非门605得到逻辑信号c6；逻辑信号c3通过第六非门606得到逻辑信号c7；
逻辑信号a2、a5、a6通过第一switch模块701得到开关信号S3a，开关信号S3a用来驱动三电平模块组合多电平变换器中的开关S3a；开关信号S3a通过第七非门801得到开关信号S1a，开关信号S1a用来驱动三电平模块组合多电平变换器中的开关S1a；其中，在第一switch模块701中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；
逻辑信号a3、a5、a7通过第二switch模块702得到开关信号S2a，开关信号S2a用来驱动三电平模块组合多电平变换器中的开关S2a；开关信号S2a通过第八非门802得到开关信号S4a，开关信号S4a用来驱动三电平模块组合多电平变换器中的开关S4a；其中，在第二switch模块702中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；
逻辑信号b2、b5、b6通过第三switch模块703得到开关信号S7a，开关信号S7a用来驱动三电平模块组合多电平变换器中的开关S7a；开关信号S7a通过第九非门803得到开关信号S5a，开关信号S5a用来驱动三电平模块组合多电平变换器中的开关S5a；其中，在第三switch模块703中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；
逻辑信号b3、b5、b7通过第四switch模块704得到开关信号S6a，开关信号S6a用来驱动三电平模块组合多电平变换器中的开关S6a；开关信号S6a通过第十非门804得到开关信号S8a，开关信号S8a用来驱动三电平模块组合多电平变换器中的开关S8a；其中，在第四switch模块704中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；
逻辑信号c2、c5、c6通过第五switch模块705得到开关信号S11a，开关信号S11a用来驱动三电平模块组合多电平变换器中的开关S11a；开关信号S11a通过第十一非门805得到开关信号S9a，开关信号S9a用来驱动三电平模块组合多电平变换器中的开关S9a；其中，在第五switch模块705中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；
逻辑信号c3、c5、c7通过第六switch模块706得到开关信号S10a，开关信号S10a用来驱动三电平模块组合多电平变换器中的开关S10a；开关信号S10a通过第十二非门806得到开关信号S12a，开关信号S12a用来驱动三电平模块组合多电平变换器中的开关S12a；其中，在第六switch模块706中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。
所述的开关信号调制方式属于载波调制方式，所用载波为单载波，无需判断参考矢量所在扇区，也无需计算矢量作用时间等复杂运算。
由于采用上述技术方案，与现有技术相比，本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。
附图说明
图1为三电平模块组合多电平变换器原理图；
图2为本发明控制方法原理示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细具体的说明。
图1所示为三电平模块组合多电平变换器原理图，本发明的一种模块组合多电平变换器控制方法：如图1所示，所述控制方法针对的模块组合多电平变换器的的拓扑结构为：三相三电平模块组合变换器的各相桥臂分为上桥臂和下桥臂两部分，分别由两个功率单元SMj和桥臂电感Lkn依次串联组成，其中，j＝1，2…，12；相数k＝a,b,c,；上、下桥臂n＝1,2；对于单个功率模块选用半桥式结构功率模块，功率单元均由一个IGBT半桥和直流电容组成，以A相上桥臂SM1、SM2以及下桥臂SM3、SM4为例，SM1由开关S1a、S1b、两个二极管以及一个直流电容组成，SM2由开关S2a、S2b、两个二极管以及一个直流电容组成，SM3由开关S3a、S3b、两个二极管以及一个直流电容组成，SM4由开关S4a、S4b、两个二极管以及一个直流电容组成；B相上桥臂由SM5、SM6组成，下桥臂由SM7、SM8组成，开关S5a、S5b位于模块SM5中，开关S6a、S6b位于模块SM6中，开关S7a、S7b位于模块SM7中，开关S8a、S8b位于模块SM8中；同理，C相上桥臂由SM9、SM10组成，下桥臂由SM11、SM12组成，开关S9a、S9b位于模块SM9中，开关S10a、S10b位于模块SM10中，开关S11a、S11b位于模块SM11中，开关S12a、S12b位于模块SM12中；生成各个开关信号的；
本发明提出的开关信号载波控制方法原理示意图如图2所示，该方法内容包括如下步骤：
(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波分别和由构成的零序分量相加得到信号Va、Vb、Vc，Va、Vb、Vc分别和三角载波通过第一比较器101、第二比较器102和第三比较器103得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；
(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a，具体过程为：
初始逻辑信号X和初始逻辑信号Y通过第一异或门201得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门202得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门203得到逻辑信号c1；
初始逻辑信号X和逻辑信号a1通过第一与门301得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门302得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门303得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门304得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门305得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门306得到逻辑信号c3；
逻辑信号a2和逻辑信号a3通过第四异或门401得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门402得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门403得到逻辑信号c4；
逻辑信号a4和脉冲分频信号P通过第一或门501得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门502得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门503得到逻辑信号c5；
逻辑信号a2通过第一非门601得到逻辑信号a6；逻辑信号a3通过第二非门602得到逻辑信号a7；逻辑信号b2通过第三非门603得到逻辑信号b6；逻辑信号b3通过第四非门604得到逻辑信号b7；逻辑信号c2通过第五非门605得到逻辑信号c6；逻辑信号c3通过第六非门606得到逻辑信号c7；
逻辑信号a2、a5、a6通过第一switch模块701得到开关信号S3a，开关信号S3a用来驱动三电平模块组合多电平变换器中的开关S3a，如图1所示；开关信号S3a通过第七非门801得到开关信号S1a，开关信号S1a用来驱动三电平模块组合多电平变换器中的开关S1a；其中，在第一switch模块701中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；
逻辑信号a3、a5、a7通过第二switch模块702得到开关信号S2a，开关信号S2a用来驱动三电平模块组合多电平变换器中的开关S2a；开关信号S2a通过第八非门802得到开关信号S4a；开关信号S4a用来驱动三电平模块组合多电平变换器中的开关S4a；其中，在第二switch模块702中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；
逻辑信号b2、b5、b6通过第三switch模块703得到开关信号S7a，开关信号S7a用来驱动三电平模块组合多电平变换器中的开关S7a，开关信号S7a通过第九非门803得到开关信号S5a，开关信号S5a用来驱动三电平模块组合多电平变换器中的开关S5a；其中，在第三switch模块703中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；
逻辑信号b3、b5、b7通过第四switch模块704得到开关信号S6a，开关信号S6a用来驱动三电平模块组合多电平变换器中的开关S6a；开关信号S6a通过第十非门804得到开关信号S8a，开关信号S8a用来驱动三电平模块组合多电平变换器中的开关S8a；其中，在第四switch模块704中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；
逻辑信号c2、c5、c6通过第五switch模块705得到开关信号S11a，开关信号S11a用来驱动三电平模块组合多电平变换器中的开关S11a；开关信号S11a通过第十一非门805得到开关信号S9a，开关信号S9a用来驱动三电平模块组合多电平变换器中的开关S9a；其中，在第五switch模块705中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；
逻辑信号c3、c5、c7通过第六switch模块706得到开关信号S10a，开关信号S10a用来驱动三电平模块组合多电平变换器中的开关S10a；开关信号S10a通过第十二非门806得到开关信号S12a，开关信号S12a用来驱动三电平模块组合多电平变换器中的开关S12a；其中，在第六switch模块706中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。

Claims (1)

1.一种模块组合多电平变换器控制方法，所述控制方法针对的模块组合多电平变换器的的拓扑结构为：三相三电平模块组合变换器的各相桥臂分为上桥臂和下桥臂两部分，分别由两个功率单元SMj和桥臂电感Lkn依次串联组成，其中，j＝1，2…，12；相数k＝a,b,c,；上、下桥臂n＝1,2；对于单个功率模块选用半桥式结构功率模块，功率单元均由一个IGBT半桥和直流电容组成，以A相上桥臂SM1、SM2以及下桥臂SM3、SM4为例，SM1由开关S1a、S1b、两个二极管以及一个直流电容组成，SM2由开关S2a、S2b、两个二极管以及一个直流电容组成，SM3由开关S3a、S3b、两个二极管以及一个直流电容组成，SM4由开关S4a、S4b、两个二极管以及一个直流电容组成；B相上桥臂由SM5、SM6组成，下桥臂由SM7、SM8组成，开关S5a、S5b位于模块SM5中，开关S6a、S6b位于模块SM6中，开关S7a、S7b位于模块SM7中，开关S8a、S8b位于模块SM8中；同理，C相上桥臂由SM9、SM10组成，下桥臂由SM11、SM12组成，开关S9a、S9b位于模块SM9中，开关S10a、S10b位于模块SM10中，开关S11a、S11b位于模块SM11中，开关S12a、S12b位于模块SM12中；生成各个开关信号的；
其特征在于：该方法内容包括如下步骤：
(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波分别和由构成的零序分量相加得到信号Va、Vb、Vc，Va、Vb、Vc分别和三角载波通过第一比较器(101)、第二比较器(102)和第三比较器(103)得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；
(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a；具体过程为：
初始逻辑信号X和初始逻辑信号Y通过第一异或门(201)得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门(202)得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门(203)得到逻辑信号c1；
初始逻辑信号X和逻辑信号a1通过第一与门(301)得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门(302)得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门(303)得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门(304)得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门(305)得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门(306)得到逻辑信号c3；
逻辑信号a2和逻辑信号a3通过第四异或门(401)得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门(402)得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门(403)得到逻辑信号c4；
逻辑信号a4和脉冲分频信号P通过第一或门(501)得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门(502)得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门(503)得到逻辑信号c5；
逻辑信号a2通过第一非门(601)得到逻辑信号a6；逻辑信号a3通过第二非门(602)得到逻辑信号a7；逻辑信号b2通过第三非门(603)得到逻辑信号b6；逻辑信号b3通过第四非门(604)得到逻辑信号b7；逻辑信号c2通过第五非门(605)得到逻辑信号c6；逻辑信号c3通过第六非门(606)得到逻辑信号c7；
逻辑信号a2、a5、a6通过第一switch模块(701)得到开关信号S3a，开关信号S3a用来驱动三电平模块组合多电平变换器中的开关S3a；开关信号S3a通过第七非门(801)得到开关信号S1a，开关信号S1a用来驱动三电平模块组合多电平变换器中的开关S1a；其中，在第一switch模块(701)中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；
逻辑信号a3、a5、a7通过第二switch模块(702)得到开关信号S2a，开关信号S2a用来驱动三电平模块组合多电平变换器中的开关S2a；开关信号S2a通过第八非门(802)得到开关信号S4a，开关信号S4a用来驱动三电平模块组合多电平变换器中的开关S4a；其中，在第二switch模块(702)中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；
逻辑信号b2、b5、b6通过第三switch模块(703)得到开关信号S7a，开关信号S7a用来驱动三电平模块组合多电平变换器中的开关S7a；开关信号S7a通过第九非门(803)得到开关信号S5a，开关信号S5a用来驱动三电平模块组合多电平变换器中的开关S5a；其中，在第三switch模块(703)中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；
逻辑信号b3、b5、b7通过第四switch模块(704)得到开关信号S6a，开关信号S6a用来驱动三电平模块组合多电平变换器中的开关S6a；开关信号S6a通过第十非门(804)得到开关信号S8a，开关信号S8a用来驱动三电平模块组合多电平变换器中的开关S8a；其中，在第四switch模块(704)中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；
逻辑信号c2、c5、c6通过第五switch模块(705)得到开关信号S11a，开关信号S11a用来驱动三电平模块组合多电平变换器中的开关S11a；开关信号S11a通过第十一非门(805)得到开关信号S9a，开关信号S9a用来驱动三电平模块组合多电平变换器中的开关S9a；其中，在第五switch模块(705)中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；
逻辑信号c3、c5、c7通过第六switch模块(706)得到开关信号S10a，开关信号S10a用来驱动三电平模块组合多电平变换器中的开关S10a；开关信号S10a通过第十二非门(806)得到开关信号S12a，开关信号S12a用来驱动三电平模块组合多电平变换器中的开关S12a；其中，在第六switch模块(706)中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。
CN201710181196.2A 2017-03-24 2017-03-24 一种模块组合多电平变换器控制方法 Active CN106877712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710181196.2A CN106877712B (zh) 2017-03-24 2017-03-24 一种模块组合多电平变换器控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710181196.2A CN106877712B (zh) 2017-03-24 2017-03-24 一种模块组合多电平变换器控制方法

Publications (2)

Publication Number Publication Date
CN106877712A CN106877712A (zh) 2017-06-20
CN106877712B true CN106877712B (zh) 2019-02-05

Family

ID=59172887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710181196.2A Active CN106877712B (zh) 2017-03-24 2017-03-24 一种模块组合多电平变换器控制方法

Country Status (1)

Country Link
CN (1) CN106877712B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464061A (zh) * 2020-03-26 2020-07-28 长沙理工大学 模块化中压大功率逆变电源单载波调制损耗建模方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051227A (zh) * 2012-12-21 2013-04-17 燕山大学 一种三相z源中点钳位多电平光伏逆变器调制方法
CN103078540A (zh) * 2013-01-17 2013-05-01 燕山大学 一种三相飞跨电容多电平光伏逆变器调制方法
CN103248252A (zh) * 2013-03-07 2013-08-14 中国矿业大学 一种模块化多电平变换器的调制策略
EP2685621A2 (en) * 2012-07-11 2014-01-15 Hitachi Ltd. Voltage source converter and method for controlling the converter
CN105429499A (zh) * 2015-11-25 2016-03-23 燕山大学 一种非隔离型三相三电平光伏逆变器的调制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2685621A2 (en) * 2012-07-11 2014-01-15 Hitachi Ltd. Voltage source converter and method for controlling the converter
CN103051227A (zh) * 2012-12-21 2013-04-17 燕山大学 一种三相z源中点钳位多电平光伏逆变器调制方法
CN103078540A (zh) * 2013-01-17 2013-05-01 燕山大学 一种三相飞跨电容多电平光伏逆变器调制方法
CN103248252A (zh) * 2013-03-07 2013-08-14 中国矿业大学 一种模块化多电平变换器的调制策略
CN105429499A (zh) * 2015-11-25 2016-03-23 燕山大学 一种非隔离型三相三电平光伏逆变器的调制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
飞跨电容多电平光伏逆变器共模电流抑制技术;郭小强等;《中国电机工程学报》;20160920;第36卷(第18期);第4962-4969页

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464061A (zh) * 2020-03-26 2020-07-28 长沙理工大学 模块化中压大功率逆变电源单载波调制损耗建模方法
CN111464061B (zh) * 2020-03-26 2023-01-03 长沙理工大学 模块化中压大功率逆变电源单载波调制损耗建模方法

Also Published As

Publication number Publication date
CN106877712A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
Ronanki et al. A simplified space vector pulse width modulation implementation in modular multilevel converters for electric ship propulsion systems
Alishah et al. Novel topologies for symmetric, asymmetric, and cascade switched-diode multilevel converter with minimum number of power electronic components
Aleenejad et al. Unbalanced space vector modulation with fundamental phase shift compensation for faulty multilevel converters
Ellabban et al. Z-source matrix converter: An overview
US9559611B2 (en) Multilevel power converter system and method
CA2836039A1 (en) A multilevel converter
CN101490941A (zh) 用于控制三电平变换器的方法
Lingom et al. A generalized single-carrier PWM scheme for multilevel converters
Banaei et al. Asymmetric cascaded multi-level inverter: A solution to obtain high number of voltage levels
Alishah et al. A new multilevel inverter structure for high-power applications using multi-carrier PWM switching strategy
CN106877712B (zh) 一种模块组合多电平变换器控制方法
Ali et al. Analysis of a seven‐level asymmetrical hybrid multilevel converter for traction systems
Wang et al. An improved phase-shifted PWM for a five-level hybrid-clamped converter with optimized THD
CN106208131B (zh) 用于新能源接入和主动配电网的多电平变流器拓扑结构
Thamizharasan et al. A new cascaded multilevel inverter topology with voltage sources arranged in matrix structure
Varma et al. Output Voltage and Power Factor Improvement for Non-Conventional Energy Generation
Boora et al. A new general topology for asymmetrical multilevel inverter with reduced number of switching components
da Costa Bahia et al. Low-power energy generation systems for two-phase PM machine with reduced-switch-count controlled switches
Li et al. A hybrid multivector model predictive control for an inner-interleaved hybrid multilevel converter
Jaiswal et al. Comparison of Level Shifted SPWM Methods for Three Phase, Seven Level Reduced Switch Based Multilevel Inverter
Odeh Cascaded half-full-bridge PWM multilevel inverter configuration
Govindaraju et al. Efficient hybrid carrier based space vector modulation for a cascaded multilevel inverter
Ananthu et al. Voltage balancing of modular multilevel converter for an induction motor drive
Vinodkumar et al. Modeling of new multilevel inverter topology with reduced number of power electronic components
Vedreño‐Santos et al. Design considerations for high‐power converters interfacing 10 MW superconducting wind power generators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant