CN106873916A - 一种基于超大规模芯片调试的调试信息存取方法及装置 - Google Patents

一种基于超大规模芯片调试的调试信息存取方法及装置 Download PDF

Info

Publication number
CN106873916A
CN106873916A CN201710100387.1A CN201710100387A CN106873916A CN 106873916 A CN106873916 A CN 106873916A CN 201710100387 A CN201710100387 A CN 201710100387A CN 106873916 A CN106873916 A CN 106873916A
Authority
CN
China
Prior art keywords
storage resource
debugging message
piece
configuration information
debugging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710100387.1A
Other languages
English (en)
Inventor
李拓
周恒钊
符云越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710100387.1A priority Critical patent/CN106873916A/zh
Publication of CN106873916A publication Critical patent/CN106873916A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种基于超大规模芯片调试的调试信息存取方法及装置，包括：根据用户的需求量配置信息确定存储资源；若需求量配置信息为低需求量配置信息，则仅通过片上存储资源实现对调试信息的存取；若需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取；可见，通过片上存储资源和片外存储资源这种两级存储结构的方式，用外接的存储资源扩展了有限的片上资源，在不增加片上资源开销的前提下，保证了对于调试信息的存取功能；并且这种预先对需求量进行配置的方式，实现了对调试信息存取模式的灵活确定，在减少片上资源和降低仿真效率之间取得平衡。

Description

一种基于超大规模芯片调试的调试信息存取方法及装置
技术领域
本发明涉及超大规模芯片设计领域，更具体地说，涉及一种基于超大规模芯片调试的调试信息存取方法及装置。
背景技术
随着工艺技术以及应用领域的不断发展，芯片的复杂度不断提高，使得可测性设计对调试信息的需求和芯片测试资源的限制之间的矛盾越来越突出。一方面，芯片和系统的复杂度大幅提高意味着验证和测试阶段需要的可见的调试信息大量增多，另一方面，芯片复杂度提高意味着其本身功能的逻辑资源需求越大，在同一工艺水平和相近的芯片面积的前提下，这也意味着芯片可用于存储调试信息的寄存器资源也越少。
传统上对于芯片调试信息的存取，有两种直接的实现方式。一是使用芯片上的资源，包括寄存器和ram；二是在测试或FPGA验证时，通过外接的调试信息保存方式和资源来实现。这两种方式实现都比较简单而直观，但都有很大的局限性。但是第一种的方式受限于片上资源，在芯片规模和复杂度提高的时候，能用于存取调试信息的资源反而更少；而第二种方式，对外接资源的使用比较复杂和低效，同时需要添加相应的额外的控制逻辑，这样一方面很可能对系统引入错误和调试的工作量，更重要的是有可能对芯片本身的时序和逻辑产生影响。
因此，如何存取调试信息，是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种基于超大规模芯片调试的调试信息存取方法及装置，以实现对调试信息进行存取。
为实现上述目的，本发明实施例提供了如下技术方案：
一种基于超大规模芯片调试的调试信息存取方法，包括：
根据用户的需求量配置信息确定存储资源；
若所述需求量配置信息为低需求量配置信息，则仅通过片上存储资源实现对调试信息的存取；若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取。
其中，若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取，包括：
若所述需求量配置信息为高需求量配置信息，则首先通过片上存储资源对调试信息进行存取；
当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
其中，所述片上存储资源包括：片上寄存器及ram资源。
其中，还包括：
根据调度信息的类型，确定所述调度信息的存储格式。
其中，同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
一种基于超大规模芯片调试的调试信息存取装置，包括：
存储资源确定模块，用于根据用户的需求量配置信息确定存储资源；
调试信息存取模块，用于在所述需求量配置信息为低需求量配置信息时，仅通过片上存储资源实现对调试信息的存取；在所述需求量配置信息为高需求量配置信息时，通过片上存储资源和片外存储资源实现对调试信息的存取。
其中，所述调试信息存取模块，包括：
第一存取单元，用于在所述需求量配置信息为高需求量配置信息时，通过片上存储资源对调试信息进行存取；
调试信息写入单元，用于当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；
调试信息读取单元，用于当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
其中，所述片上存储资源包括：片上寄存器及ram资源。
其中，所述调试信息存取模块还用于，根据调度信息的类型，确定所述调度信息的存储格式。
其中，同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
通过以上方案可知，本发明实施例提供的一种基于超大规模芯片调试的调试信息存取方法，包括：根据用户的需求量配置信息确定存储资源；若所述需求量配置信息为低需求量配置信息，则仅通过片上存储资源实现对调试信息的存取；若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取。
可见，在本方案中，通过片上存储资源和片外存储资源这种两级存储结构的方式，用外接的存储资源扩展了有限的片上资源，在不增加片上资源开销的前提下，保证了对于调试信息的存取功能；并且这种预先对需求量进行配置的方式，实现了对调试信息存取模式的灵活确定，在减少片上资源和降低仿真效率之间取得平衡；本发明还公开了一种基于超大规模芯片调试的调试信息存取装置，同样能实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种基于超大规模芯片调试的调试信息存取方法流程示意图；
图2为本发明实施例公开的用于存储调试信息的两级存储基本结构示意图；
图3为本发明实施例公开的一种基于超大规模芯片调试的调试信息存取装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种基于超大规模芯片调试的调试信息存取方法及装置，以实现对调试信息进行存取。
参见图1，本发明实施例提供的一种基于超大规模芯片调试的调试信息存取方法，包括：
S101、根据用户的需求量配置信息确定存储资源；
具体的，由于调试信息的保存，无论是保存到片上还是片外，都会影响仿真的速度和效率；并且，保存的信息越多越详细，仿真的速度和效率也就越差。因此，在本方案中，可通过用户预先对待保存的调试信息进行自定义，即确定需求量配置信息，该配置信息对调试信息的保存进行了区分，并且可针对仿真调试的不同阶段和需求，来自定义调试信息是否保存，以及确定保存的范围和细节，并通过宏定义作为开关进行控制。可见，通过对需求量配置信息的确定，可确定待保存的调试资源，从而灵活的确定保存调试资源的存储资源，以及外接存储资源的结构和规模。
S102、若所述需求量配置信息为低需求量配置信息，则仅通过片上存储资源实现对调试信息的存取；若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取。其中，所述片上存储资源包括：片上寄存器及ram资源。
其中，若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取，包括：
若所述需求量配置信息为高需求量配置信息，则首先通过片上存储资源对调试信息进行存取；
当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
具体的，考虑到对超大规模芯片进行FPGA原型验证或者实际测试时，需要用有限的资源存储和表达尽可能多的芯片调试信息，于是将片上的寄存器、ram资源以及外接的存储资源进行结合，形成两级的存储结构，并通过灵活的配置，在必要的时候可以将大量的调试信息记录在外接存储中。因此，本实施例中，通过片上存储资源的寄存器以及ram资源，以及片外存储资源形成两级存储结构，第一级是片上的存储资源，第二级是片外的存储资源。
为了不影响调试的效率，可根据对调试信息的需求量配置不同的工作模式，第一种工作模式为：当需求量配置信息为低需求量配置信息时，仅使用第一级片上存储资源，即完全不用片外的存储资源，关闭对第二级存储资源的读写控制逻辑。第二种工作模式为：当需求量配置信息为高需求量配置信息时，通过第一级片上存储资源和第二级片外的存储资源共同实现对调试信息的存取，即：激活另一套控制逻辑，从而将片上存储的调试信息写入外接存储，把片上存储资源当成一级缓存来使用，在这种情况下，最终调试信息的存储都读取都在外接存储上实现。
需要说明的是，片外存储资源的大小和访问频率，都会影响实际验证的效率，因此存储资源越大，访问越频繁，验证的效率越低，所以，这些都需要根据具体情况进行配置。可以是在片上存储的调试信息大于阈值时，将片上的调试信息写入片外资源，也可以是设置读取频率低的调试信息，将这些读取频率低的调试信息直接写入片外资源，从而减少了对片外存储资源的访问，提高验证效率。
参见图2，为本实施例提供的用于存储调试信息的两级存储基本结构示意图，在芯片上，存在对片上存储资源进行存取的调试信息存储逻辑和调试信息读取逻辑，通过这两个逻辑实现对片上存储资源中调试信息的存取；通过存储资源读写控制逻辑实现在两级存储结构之间的读写操作，该控制逻辑与片外的存储资源通过芯片的外设接口实现，而在片外存储资源，除了由芯片通过外设接口进行读写控制之外，为了更方便和有效地读取调试信息，可以在片外再加一套对调试信息的读取逻辑，从而方便芯片度调度写信息进行读取。
基于上述实施例，在本实施例中还包括：
根据调度信息的类型，确定所述调度信息的存储格式。其中，同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
具体的，在本实施例中，需要明确定义需要保存在各存储资源中的调试信息的格式，一方面需要明确为了保证验证和测试的顺利进行的必要调试信息，这些调试信息可以存放在片内存储资源中；另一方面需要对这些信息进行一定程度的分类和统一，确定单条调试信息的存储格式。
需要说明的是，在理想情况下，针对各部分调试信息配置的资源(寄存器与ram)，宽度应该与单条调试信息的存储格式相一致，深度应该尽可能地深。而在实际芯片实现中，需要给其它功能和性能优化预留部分资源。用于存储调试资源的片上资源越少，对于外接存储资源的依赖越大，存储调试信息的过程中对外接资源的访问也就越频繁，会对仿真和调试的效率造成影响。并且，对于外接存储资源，因为相比于片上资源，外接存储的配置在规模上可以比较灵活，可以根据调试的实际需求选取，并且可按照对应的片上资源的宽度和格式进行相同或相关的配置。
并且，在本实施例中，针对每组调试信息，需要设置一系列的控制寄存器，包括调试状态控制寄存器，用于激活对外接资源的写操作和读操作；多位的地址寄存器(根据外接存储的深度而定)，和读控制寄存器一起一次从存储中读出一条调试信息到对应的寄存器接口。而除了对上述的通过寄存器读取调试信息的方法之外，也可以通过添加外围逻辑(不在芯片上)的方式直接从外接存储读取调试信息。
下面对本发明实施例提供的调试信息存取装置进行介绍，下文描述的调试信息存取装置与上文描述的调试信息存取方法可以相互参照。
参见图3，本发明实施例提供的一种基于超大规模芯片调试的调试信息存取装置，包括：
存储资源确定模块100，用于根据用户的需求量配置信息确定存储资源；
调试信息存取模块200，用于在所述需求量配置信息为低需求量配置信息时，仅通过片上存储资源实现对调试信息的存取；在所述需求量配置信息为高需求量配置信息时，通过片上存储资源和片外存储资源实现对调试信息的存取。
基于上述实施例，所述调试信息存取模块，包括：
第一存取单元，用于在所述需求量配置信息为高需求量配置信息时，通过片上存储资源对调试信息进行存取；
调试信息写入单元，用于当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；
调试信息读取单元，用于当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
基于上述实施例，所述片上存储资源包括：片上寄存器及ram资源。
基于上述实施例，所述调试信息存取模块还用于，根据调度信息的类型，确定所述调度信息的存储格式。其中，同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
本发明的有益效果是：通过两级存储结构的方式，用外接的存储资源扩展了有限的片上资源，在不增加片上资源开销的前提下，保证了对于调试信息的存取功能。并通过用统一的调试信息格式，规范和统一了片上资源和外接资源的存储方式，从而尽可能地减少了在两级存储结构之间调度存储信息的开销。同时，可以通过灵活配置不同的调试信息存取模式，在减少片上资源和降低仿真效率之间取得平衡。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于超大规模芯片调试的调试信息存取方法，其特征在于，包括：
根据用户的需求量配置信息确定存储资源；
若所述需求量配置信息为低需求量配置信息，则仅通过片上存储资源实现对调试信息的存取；若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取。
2.根据权利要求1所述的调试信息存取方法，其特征在于，若所述需求量配置信息为高需求量配置信息，则通过片上存储资源和片外存储资源实现对调试信息的存取，包括：
若所述需求量配置信息为高需求量配置信息，则首先通过片上存储资源对调试信息进行存取；
当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
3.根据权利要求1所述的调试信息存取方法，其特征在于，所述片上存储资源包括：片上寄存器及ram资源。
4.根据权利要求1-3中任意一项所述的调试信息存取方法，其特征在于，还包括：
根据调度信息的类型，确定所述调度信息的存储格式。
5.根据权利要求4所述的调试信息存取方法，其特征在于，
同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
6.一种基于超大规模芯片调试的调试信息存取装置，其特征在于，包括：
存储资源确定模块，用于根据用户的需求量配置信息确定存储资源；
调试信息存取模块，用于在所述需求量配置信息为低需求量配置信息时，仅通过片上存储资源实现对调试信息的存取；在所述需求量配置信息为高需求量配置信息时，通过片上存储资源和片外存储资源实现对调试信息的存取。
7.根据权利要求6所述的调试信息存取装置，其特征在于，所述调试信息存取模块，包括：
第一存取单元，用于在所述需求量配置信息为高需求量配置信息时，通过片上存储资源对调试信息进行存取；
调试信息写入单元，用于当所述片上存储资源存储的测试信息大于预定阈值时，将所述片上存储资源存储的调试信息写入片外存储资源；
调试信息读取单元，用于当存在对所述片外存储资源的读取需求时，从所述片外存储资源读取对应的调试信息。
8.根据权利要求6所述的调试信息存取装置，其特征在于，所述片上存储资源包括：片上寄存器及ram资源。
9.根据权利要求6-8中任意一项所述的调试信息存取装置，其特征在于，所述调试信息存取模块还用于，根据调度信息的类型，确定所述调度信息的存储格式。
10.根据权利要求9所述的调试信息存取装置，其特征在于，
同一类型的调试信息，在所述片上存储资源与所述片外存储资源具有同一种存储格式。
CN201710100387.1A 2017-02-23 2017-02-23 一种基于超大规模芯片调试的调试信息存取方法及装置 Pending CN106873916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710100387.1A CN106873916A (zh) 2017-02-23 2017-02-23 一种基于超大规模芯片调试的调试信息存取方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710100387.1A CN106873916A (zh) 2017-02-23 2017-02-23 一种基于超大规模芯片调试的调试信息存取方法及装置

Publications (1)

Publication Number Publication Date
CN106873916A true CN106873916A (zh) 2017-06-20

Family

ID=59168561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710100387.1A Pending CN106873916A (zh) 2017-02-23 2017-02-23 一种基于超大规模芯片调试的调试信息存取方法及装置

Country Status (1)

Country Link
CN (1) CN106873916A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021767A (zh) * 2017-12-21 2018-05-11 郑州云海信息技术有限公司 一种用于芯片仿真验证的信息记录方法及系统
CN112835510A (zh) * 2019-11-25 2021-05-25 北京灵汐科技有限公司 一种片上存储资源存储格式的控制方法及装置
CN113505063A (zh) * 2021-07-05 2021-10-15 中航机载系统共性技术有限公司 一种fpga逻辑测试方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584851A (zh) * 2003-08-21 2005-02-23 三洋电机株式会社 程序处理装置
CN101266482A (zh) * 2008-05-08 2008-09-17 上海交通大学 基于单片机的四轴运动控制卡
CN102520961A (zh) * 2011-12-22 2012-06-27 福州大学 片外在线可编程的soc系统及其控制方法
CN104408053A (zh) * 2014-10-29 2015-03-11 上海斐讯数据通信技术有限公司 一种移动终端存储卡扩展方法
CN105912373A (zh) * 2016-05-12 2016-08-31 乐视控股（北京）有限公司 应用程序安装方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584851A (zh) * 2003-08-21 2005-02-23 三洋电机株式会社 程序处理装置
CN101266482A (zh) * 2008-05-08 2008-09-17 上海交通大学 基于单片机的四轴运动控制卡
CN102520961A (zh) * 2011-12-22 2012-06-27 福州大学 片外在线可编程的soc系统及其控制方法
CN104408053A (zh) * 2014-10-29 2015-03-11 上海斐讯数据通信技术有限公司 一种移动终端存储卡扩展方法
CN105912373A (zh) * 2016-05-12 2016-08-31 乐视控股（北京）有限公司 应用程序安装方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021767A (zh) * 2017-12-21 2018-05-11 郑州云海信息技术有限公司 一种用于芯片仿真验证的信息记录方法及系统
CN112835510A (zh) * 2019-11-25 2021-05-25 北京灵汐科技有限公司 一种片上存储资源存储格式的控制方法及装置
WO2021104179A1 (zh) * 2019-11-25 2021-06-03 北京灵汐科技有限公司 片上存储资源的存储格式的控制方法及装置
CN112835510B (zh) * 2019-11-25 2022-08-26 北京灵汐科技有限公司 一种片上存储资源存储格式的控制方法及装置
US11455108B2 (en) 2019-11-25 2022-09-27 Lynxi Technologies Co., Ltd. Method and device for controlling storage format of on-chip storage resource
CN113505063A (zh) * 2021-07-05 2021-10-15 中航机载系统共性技术有限公司 一种fpga逻辑测试方法及装置

Similar Documents

Publication Publication Date Title
CN103946811B (zh) 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
CN105677879B (zh) 内存关系数据库的数据组织及访问方法
US8225067B2 (en) Multilevel cell NAND flash memory storage system, and controller and access method thereof
CN107466418A (zh) 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器
CN103366794B (zh) 用于减少接脚数内存总线接口的装置及方法
CN106873916A (zh) 一种基于超大规模芯片调试的调试信息存取方法及装置
CN105892955B (zh) 一种管理存储系统的方法及设备
TW201003391A (en) Block management method and storage system and controller thereof
CN103117797B (zh) 高速载荷数据模拟源
CN110335635A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN101751980A (zh) 基于存储器知识产权核的嵌入式可编程存储器
CN101436171B (zh) 模块化通信控制系统
CN103927130B (zh) 基于内存管理单元mmu的统一内外存架构
CN105242768B (zh) 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
CN102184365A (zh) 基于SoC芯片外部数据安全存储架构及存取控制方法
CN102306127A (zh) 一种新型ddriii内存识别和初始化方法
CN106325759A (zh) 一种可动态配置端口带宽的ddr控制方法及装置
CN108510428A (zh) 图片绘制方法及相关产品
CN105677245B (zh) 一种基于寿命均衡wl多线程提高ssd使用寿命的方法
CN105426314B (zh) 一种fpga存储器的工艺映射方法
US20190266110A1 (en) Scalable, parameterizable, and script-generatable buffer manager architecture
CN104598404B (zh) 计算设备扩展方法和装置、以及可扩展的计算系统
CN109597565A (zh) 虚拟Plane管理
CN107301459A (zh) 一种基于fpga异构运行遗传算法的方法及系统
CN117012266A (zh) 基于emmc的性能测试方法、装置及其存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620