CN106873694B - 输出ready信号的电压电流产生电路 - Google Patents
输出ready信号的电压电流产生电路 Download PDFInfo
- Publication number
- CN106873694B CN106873694B CN201710068647.1A CN201710068647A CN106873694B CN 106873694 B CN106873694 B CN 106873694B CN 201710068647 A CN201710068647 A CN 201710068647A CN 106873694 B CN106873694 B CN 106873694B
- Authority
- CN
- China
- Prior art keywords
- voltage
- nmos
- drain electrode
- pmos
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种输出READY信号的电压电流产生电路,包含三个PMOS、一个NMOS、四个反相器、阻抗网络、一个开关以及两个电容;三个PMOS的源极并联接电源,栅极并联接门级控制电压,第一POMS的漏极接电阻并输出参考电压,电阻另一端接地;第二及第三PMOS的漏极分别输出第一及第二参考电流;所述第一POMS的漏极输出的参考电压,NMOS的漏极通过第一电容接电源,NMOS的源极接地;第一及第二反相器串联,输入接第一参考电流,输出READY信号;第三及第四反相器串联,输入接NMOS的漏极,输出信号控制一开关,所述开关的一端接第一参考电流,另一端通过第二电容接地。本发明通过在传统的基准电压电流产生电路中增加一些元件,在没有直流电流消耗的情况下增加了READY输出信号。
Description
技术领域
本发明涉及半导体制造领域,特别是指一种输出READY信号的电压电流产生电路。
背景技术
基准电压电流产生电路在模拟电路中被广泛使用,产生的电压电流用于产生电源电压、时钟、高压/负压、检测信号、运算放大器偏置等等。
基准电压电流产生电路的基本参数为电压值、电流值、功耗、建立时间等。在实际使用中建立时间往往是需要等待其最大值的。在高要求的应用中等待建立时间的最大值就显得不智能,基准电压电流产生电路输出READY信号就可以解决这个问题。
发明内容
本发明所要解决的技术问题是提供一种输出READY信号的电压电流产生电路。
为解决上述问题,本发明所述的输出READY信号的电压电流产生电路,包含三个PMOS、一个NMOS、四个反相器、一个电阻、一个开关以及两个电容;三个PMOS的源极并联接电源,栅极并联接门级控制电压,第一PMOS的漏极接电阻并输出参考电压,电阻另一端接地。
第二及第三PMOS的漏极分别输出第一参考电流及第二参考电流。
所述第一PMOS的漏极输出的参考电压作为NMOS的栅极输入电压,NMOS的漏极通过第一电容接电源,NMOS的源极接地。
第一及第二反相器串联,输入接第一参考电流,输出READY信号。
第三及第四反相器串联,输入接NMOS的漏极,输出信号控制一开关,所述开关的一端接第一参考电流,另一端通过第二电容接地。
进一步地,所述的第一至第三PMOS组成电流镜。
进一步地,所述通过调整NMOS、第一及第二电容的参数,使得READY信号出现时,VREF/IREF稳定在最终数值的5%以内。
进一步地,所述的电阻,或者替换为电阻和二极管串联;还能替换为电阻和三极管串联。
本发明通过在传统的基准电压电流产生电路中增加一些元件,在没有直流电流消耗的情况下增加了READY输出信号。
附图说明
图1 是典型的基准电压电流产生电路。
图2 是本发明带READY信号输出功能的基准电压电流产生电路。
具体实施方式
本发明所述的输出READY信号的电压电流产生电路如图2所示,包含三个PMOS(P1~P3)、一个NMOS(N1)、四个反相器、一个电阻Z、一个开关S以及两个电容(C1、C2);三个PMOS的源极并联接电源VPWR,三个PMOS组成输出电流镜;三个PMOS的栅极并联接门级控制电压VGATE,第一PMOS的漏极接电阻Z并输出参考电压VREF,电阻Z另一端接地。
第二及第三PMOS的漏极分别输出第一参考电流IREF1及第二参考电流IREF2。
所述第一PMOS的漏极输出的参考电压VREF作为NMOS N1的栅极输入电压,NMOS的漏极通过第一电容C1接电源VPWR,NMOS N1的源极接地。
第一及第二反相器串联,输入接第一参考电流IREF1,输出READY信号。
第三及第四反相器串联,输入接NMOS N1的漏极,输出信号控制一开关S,反相器和开关S实现功能为:当VREF为低时,S断开;当VREF为高时,S连接。所述开关S的一端接第一参考电流IREF1,另一端通过第二电容C2接地。
所述的电阻Z,可以是纯电阻,也可以替换为电阻和二极管串联;或者替换为电阻和三极管串联。
图1中VGATE为GATE控制电压,由其余电路产生。VREF、IREF1、IREF2为产生的基准电压和基准电流。
上述电路结构的工作原理为,VREF在从零升高的过程中会打开N1进行放电,把C1的下端电压拉低,经过两个反相器之后打开开关S,IREF1电流再对C2电容进行充电,C2上端电压升高,经过两个反相器之后输出READY信号。
调整N1、C1、C2的参数可以使得READY出现的时候VREF/IREF已经稳定在最终数值的5%之内。在没有直流电流消耗的情况下增加了READY输出信号。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种输出READY信号的电压电流产生电路,其特征在于:包含三个PMOS、一个NMOS、四个反相器、一个电阻、一个开关以及两个电容;三个PMOS的源极并联接电源,栅极并联接门级控制电压,第一PMOS的漏极接电阻并输出参考电压,电阻另一端接地;
第二及第三PMOS的漏极分别输出第一参考电流及第二参考电流;
所述第一PMOS的漏极输出的参考电压作为NMOS的栅极输入电压,NMOS的漏极通过第一电容接电源,NMOS的源极接地;
第一及第二反相器串联,输入接第一参考电流,输出READY信号;
第三及第四反相器串联,输入接NMOS的漏极,输出信号控制一开关,所述开关的一端接第一参考电流,另一端通过第二电容接地。
2.如权利要求1所述的输出READY信号的电压电流产生电路,其特征在于:所述第一至第三共三个PMOS组成电流镜。
3.如权利要求1所述的输出READY信号的电压电流产生电路,其特征在于:通过调整NMOS、第一及第二电容的参数,使得READY信号出现时,VREF/IREF稳定在最终数值的5%以内,所述的VREF为参考电压,IREF为参考电流。
4.如权利要求1所述的输出READY信号的电压电流产生电路,其特征在于:所述的电阻,或者替换为电阻和二极管串联;还能替换为电阻和三极管串联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710068647.1A CN106873694B (zh) | 2017-02-08 | 2017-02-08 | 输出ready信号的电压电流产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710068647.1A CN106873694B (zh) | 2017-02-08 | 2017-02-08 | 输出ready信号的电压电流产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106873694A CN106873694A (zh) | 2017-06-20 |
CN106873694B true CN106873694B (zh) | 2018-04-17 |
Family
ID=59165895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710068647.1A Active CN106873694B (zh) | 2017-02-08 | 2017-02-08 | 输出ready信号的电压电流产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106873694B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10019021B1 (en) | 2017-09-22 | 2018-07-10 | Qualcomm Incorporated | Voltage settling detection for switching regulators |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510581A (en) * | 1983-02-14 | 1985-04-09 | Prime Computer, Inc. | High speed buffer allocation apparatus |
US5638029A (en) * | 1995-06-07 | 1997-06-10 | American Microsystems | Circuit for externally overdriving an internal clock |
CN102064815A (zh) * | 2009-11-18 | 2011-05-18 | 上海宏力半导体制造有限公司 | 防止闩锁的电路 |
CN102088278A (zh) * | 2010-11-17 | 2011-06-08 | 无锡中星微电子有限公司 | 一种振荡器 |
CN104506165A (zh) * | 2014-11-20 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rc振荡器 |
-
2017
- 2017-02-08 CN CN201710068647.1A patent/CN106873694B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510581A (en) * | 1983-02-14 | 1985-04-09 | Prime Computer, Inc. | High speed buffer allocation apparatus |
US5638029A (en) * | 1995-06-07 | 1997-06-10 | American Microsystems | Circuit for externally overdriving an internal clock |
CN102064815A (zh) * | 2009-11-18 | 2011-05-18 | 上海宏力半导体制造有限公司 | 防止闩锁的电路 |
CN102088278A (zh) * | 2010-11-17 | 2011-06-08 | 无锡中星微电子有限公司 | 一种振荡器 |
CN104506165A (zh) * | 2014-11-20 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rc振荡器 |
Also Published As
Publication number | Publication date |
---|---|
CN106873694A (zh) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101931383B (zh) | 灵活的低电流多相振荡器 | |
CN106873695B (zh) | 应用于高负载电流的电荷注入式开关电容稳压器 | |
CN105183064B (zh) | Ldo电路 | |
CN102270006B (zh) | 电压调节电路 | |
CN105281726A (zh) | 一种新型上电复位电路 | |
CN101867358A (zh) | 延迟电路 | |
CN105991119B (zh) | 上电复位电路 | |
CN101533285A (zh) | 一种基准电压缓冲电路 | |
CN203630657U (zh) | 稳压电路 | |
CN103604975A (zh) | 抗干扰低电压检测电路 | |
CN104950976B (zh) | 一种基于摆率增强的稳压电路 | |
CN109164865A (zh) | 一种过冲保护电路、线性稳压器及电源模块 | |
CN106873694B (zh) | 输出ready信号的电压电流产生电路 | |
CN207677424U (zh) | 一种过流保护电路 | |
CN105005346B (zh) | 负电压箝位电路 | |
CN107908220B (zh) | 一种适用于宽电源电压范围的参考电压产生电路 | |
CN102130681B (zh) | 一种差分锁相环 | |
CN102183989B (zh) | 电流自适应控制装置 | |
CN204835916U (zh) | 一种电压转换电路 | |
CN104299647B (zh) | 负压转换电路 | |
CN105281724A (zh) | 用于集成电路芯片中的上电复位电路 | |
CN105049028B (zh) | 一种防止i/o电路不确定态的上电检测电路 | |
CN108389598A (zh) | 反相器钳位的灵敏放大器电路 | |
CN110308759A (zh) | 一种新型电平移位器电路 | |
CN107959476A (zh) | 低功耗电流饥饿型振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |