CN106815158A - 基于Linux系统的定时方法及装置 - Google Patents

基于Linux系统的定时方法及装置 Download PDF

Info

Publication number
CN106815158A
CN106815158A CN201710031820.0A CN201710031820A CN106815158A CN 106815158 A CN106815158 A CN 106815158A CN 201710031820 A CN201710031820 A CN 201710031820A CN 106815158 A CN106815158 A CN 106815158A
Authority
CN
China
Prior art keywords
dma
event
chain table
triggered time
system timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710031820.0A
Other languages
English (en)
Inventor
武井彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen New Weier Electronics Co Ltd
Original Assignee
Shenzhen New Weier Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen New Weier Electronics Co Ltd filed Critical Shenzhen New Weier Electronics Co Ltd
Priority to CN201710031820.0A priority Critical patent/CN106815158A/zh
Publication of CN106815158A publication Critical patent/CN106815158A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明揭示了一种基于Linux系统的定时方法及装置，方法包括以下步骤：将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。本发明的有益效果是：通过Linux系统本身的自带的系统定时器、DMA链表和DMA控制器配合使用，达到工业计时精度要求，能够精确定时控制，而且Linux系统本身为开源系统，无需增加企业额外的生产成本，提高企业竞争。

Description

基于Linux系统的定时方法及装置
技术领域
本发明涉及到工业级定时控制系统领域，特别是涉及到一种基于Linux系统的定时方法及装置。
背景技术
现代工业生产检测设备中，都需要应用到工业级的系统进行生产测试的管理和控制，不同的产品加工检测时对于时间控制精度的要求不一样，但是在不考虑成本的前提下，企业都是希望能够对于生产或检测过程进行精准有效的控制。
例如，在电池电芯测试行业中，电池电芯在出厂的时候，需要对电池电芯进行测试，具体的来说，就是需要按照一定的规律对电池电芯进行充放电测试，其对于脉冲电流的大小以及脉冲电流的持续时间和间隔时间的要求都比较高，对于控制时间的精度要求需要达到1μs(微秒)，这精度要求现有的免费系统基本无法实现，有部分免费系统的计时精度虽然能够满足上面的要求，但是其系统本身功能不能满足工业生产或检测的需要，因此对于企业来说，最简单的解决方案就是购买适合的工业级系统直接使用，但是工业级的授权费用一般比较高，这样会无形的增加了企业的生存成本。
Linux系统，是一套免费使用和自由传播的类Unix操作系统，是一个基于POSIX和UNIX的多用户、多任务、支持多线程和多CPU的操作系统。它能运行主要的UNIX工具软件、应用程序和网络协议，并支持32位和64位硬件。Linux继承了Unix以网络为核心的设计思想，是一个性能稳定的多用户网络操作系统。作为一个功能强大的开源系统，这意味着使用它用于控制工业生产，对企业来说其成本基本为零；同时Linux系统也是一个非实时的系统，其系统本身的计时精度远远不等达到工业加工的需要，因此，目前还没有将Linux系统用于工业生产检测的应用。
发明内容
本发明的主要目的为提供一种基于Linux系统的定时方法及装置，能够将Linux系统用于控制工业级别的生产和检测。
本发明提出一种基于Linux系统的定时方法，包括以下步骤，
将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
进一步地，所述系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件步骤，包括，
DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
进一步地，所述控制指令为DAC数值，所述采样数据为ADC采样。
进一步地，所述系统定时器触发DMA链表上前一DMA事件之后，将DMA链表上的下一DMA事件以及事件的触发时间节点发送给系统定时器步骤，包括，
根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
本发明还提出了一种基于Linux系统的定时装置，包括，
预设单元，用于将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
执行单元，用于系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
重复单元，用于系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
进一步地，所述执行单元，包括执行模块，用于DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
进一步地，所述控制指令为DAC数值，所述采样数据为ADC数据。
进一步地，所述重复单元，包括重复模块，用于根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
本发明的有益效果是：通过Linux系统本身的自带的系统定时器、DMA链表和DMA控制器配合使用，达到工业计时精度要求，能够精确定时控制，而且非实时操作系统如Linux系统本身为开源系统，无需增加企业额外的生产成本，提高企业竞争力。
附图说明
图1为本发明一实施例一种基于Linux系统的定时方法的方法流程图；
图2为本发明一实施例电池检测脉冲电流的波形图；
图3为本发明一实施例一种基于Linux系统的定时装置的结构框图；
图4为本发明一具体实施例中DMA链表设计流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
Linux系统，是一套免费使用和自由传播的类Unix操作系统，是一个基于POSIX和UNIX的多用户、多任务、支持多线程和多CPU的操作系统。它能运行主要的UNIX工具软件、应用程序和网络协议，并支持32位和64位硬件。Linux继承了Unix以网络为核心的设计思想，是一个性能稳定的多用户网络操作系统。作为一个功能强大的开源系统，这意味着使用它用于控制工业生产，对企业来说其成本基本为零；同时Linux系统也是一个非实时的系统，其系统本身的计时精度远远不等达到工业加工的需要，因此，目前还没有将Linux系统用于工业生产检测的应用。
DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问，是一种不经过CPU而直接从内存存取数据的数据交换模式。在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU资源占有率，可以大大节省系统资源。
ADC，中文名称模数转换器，是把经过与标准量(或参考量)比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。
DAC，中文名称数模转换器，一种将二进制数字量形式的离散信号转换成以标准量(或参考量)为基准的模拟量的转换器。
参照图1，提出本发明一实施例，一种基于Linux系统的定时方法，包括以下步骤：
S10、将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
S11、系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
S12、系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
对于步骤S10，在工业生产或检测时，需要具体到某个确定时间点进行特定的工作，以电池测试为例，在实际测试时，需要在指定的时间为电池正负极施加一个指定大小脉冲电流。
如图2所示，I为测试时的脉冲电流，a为开始使用脉冲电流I进行测试的时间节点，b为结束使用脉冲电流I进行测试的时间节点，同时也是测试间隔期的起始时间节点，c为测试间隔期结束的时间节点，同时也是下一次测试的起始时间节点，其中T1为时间节点a和b之间的间隔，T2为时间节点b和c之间的时间间隔。在实际测试时，需要精准的控制脉冲电流测试过程的起始、结束时间节点a、b和c，这时，要求能够在a、b和c三个时间节点立即进行测试或者停止测试。参考图2，在此实施例中，实际设置DMA链表时，第一DMA事件为使用脉冲电流I进行测试，对应的触发时间节点为a；第二DMA事件为停止使用脉冲电流I进行测试，对应的触发时间节点为b；第三DMA事件为使用脉冲电流I进行测试，对应的触发时间节点为c。如上面的规律将测试过程的事件及其对应的触发时间节点对应设置为DMA链表，并将DMA链表发送给系统定时器，系统定时器可以根据接收到的触发时间节点，到时触发，将DMA事件信息发送给系统的DMA控制器，再通过DMA控制器发送控制指令来事件的进行。
将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，会从第一条按顺序运行DMA链表上的DMA事件。系统定时器触发了DMA链表上的上一事件后，紧接的DMA事件，会被自动发送给系统定时器。
对于步骤S11，系统定时器，能够实现精准的定时。在接收到DMA链表之后，获取DMA链表上的DMA事件以及对应的触发时间节点，在定时器时间到达触发时间节点的时候，将DMA事件送到DMA控制器，DMA控制再发送DAC控制码到执行装置，并获取ADC采样数据。
对于步骤S12，将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，运行时，从第一条按顺序运行DMA链表上的DMA事件。系统定时器触发了DMA链表上的上一事件后，紧接的DMA事件，会被自动发送给系统定时器，系统定时器进入下一DMA事件的触发时间节点定时工作。
上述步骤S11还包括以下步骤：
S111、DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
对于步骤S111，DMA控制器发送控制指令到执行机构，不再需要通过系统层，就可以控制对应的执行机构进行工作，DMA控制器发出控制指令后同时收集采样数据。
具体的，上面提到的控制指令为DAC数值，采样数据为ADC采样数据。
上述步骤S12还包括以下步骤：
S121、根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
对于步骤S121，DMA链表上的DMA事件按照发生时间将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，运行时，从第一条按顺序运行DMA链表上的DMA事件知道所有的DMA时间全部完结。
当然，也可以通过将事件设置为多个DMA链表，再通过多个DMA链表来实现对于多个连续时间的持续控制。
本发明的有益效果是：通过Linux系统本身的自带的系统定时器、DMA链表和DMA控制器配合使用，达到工业计时精度要求，能够精确定时控制，而且Linux系统本身为开源系统，无需增加企业额外的生产成本，提高企业竞争力。
本发明还提出了一种基于Linux系统的定时装置，包括，
预设单元10，用于将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
执行单元20，用于系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
重复单元30，用于系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
在工业生产或检测时，需要具体到某个确定时间点进行特定的工作，以电池测试为例，在实际测试时，需要在指定的时间为电池正负极施加一个指定大小脉冲电流。
如图2所示，I为测试时的脉冲电流，a为开始使用脉冲电流I进行测试的时间节点，b为结束使用脉冲电流I进行测试的时间节点，同时也是测试间隔期的起始时间节点，c为测试间隔期结束的时间节点，同时也是下一次测试的起始时间节点，其中T1为时间节点a和b之间的间隔，T2为时间节点b和c之间的时间间隔。在实际测试时，需要精准的控制脉冲电流测试过程的起始、结束时间节点a、b和c，这时，要求能够在a、b和c三个时间节点立即进行测试或者停止测试。参考图2，在此实施例中，预设单元10设置DMA链表时，第一DMA事件为使用脉冲电流I进行测试，对应的触发时间节点为a；第二DMA事件为停止使用脉冲电流I进行测试，对应的触发时间节点为b；第三DMA事件为使用脉冲电流I进行测试，对应的触发时间节点为c。预设单元10使用上面的规律将测试过程的事件及其对应的触发时间节点对应设置为DMA链表，并将DMA链表发送给系统定时器，系统定时器可以根据接收到的触发时间节点，到时触发，将DMA事件信息发送给系统的DMA控制器，再通过DMA控制器发送控制指令来事件的进行。
预设单元10，将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，会从第一条按顺序运行DMA链表上的DMA事件。系统定时器触发了DMA链表上的上一事件后，紧接的DMA事件，会被自动发送给系统定时器。
系统定时器，能够实现精准的定时。执行单元20，用于在系统定时器接收到DMA链表之后，获取DMA链表上的DMA事件以及对应的触发时间节点，在定时器时间到达触发时间节点的时候，将DMA事件送到DMA控制器，DMA控制再发送DAC控制码到执行装置，并获取ADC采样数据。
将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，运行时，从第一条按顺序运行DMA链表上的DMA事件。重复单元，用于在系统定时器触发了DMA链表上的上一事件后，紧接的DMA事件，会被自动发送给系统定时器，系统定时器进入下一DMA事件的触发时间节点定时工作。
执行单元20，还包括执行模块21，用于DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
执行模块21，用于DMA控制器发送控制指令到执行机构，不在需要通过系统层，就可以控制对应的执行机构进行工作，DMA控制器发出控制指令后同时收集采样数据。
具体的，控制指令为DAC数值，采样数据为ADC数据。
重复单元30，包括重复模块31，用于根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
DMA链表上的DMA事件按照发生时间将有时间先后顺序的事件依次做成DMA链表，DMA链表具有依次进行的特性，运行时，从第一条按顺序运行DMA链表上的DMA事件知道所有的DMA时间全部完结。
当然，也可以通过将事件设置为多个DMA链表，再通过多个DMA链表来实现对于多个连续时间的持续控制。
本发明的有益效果是：通过Linux系统本身的自带的系统定时器、DMA链表和DMA控制器配合使用，达到工业计时精度要求，能够精确定时控制，而且Linux系统本身为开源系统，无需增加企业额外的生产成本，提高企业竞争。
在本发明一具体实施例中，DMA链表设计过程具体如下：
预先根据控制/采样的脉冲宽度要求，配置好一组DMA链表控制数据，然后定时器触发，逐个控制帧通过SPI送往外设，设定定时控制和定时采样，控制帧内部实现帧号和帧地址的自动修正过程。
参考图4，以下为一种具体的DMA链表的设计流程：
DMA1：取出当前脉冲控制包送往T2；
DMA2：T2下一包指针地址修改；
DMA3：T2脉冲宽度送至系统定时器初值；
DMA4：获取系统时钟值保存到R2；
DMA5：T2脉冲序号保存至R2；
DMA6：T2中顺序取下一包控制信息送至T1；
DMA7：修正T1的下一包地址为DMA6.SRC；
DMA8：T1输出外设片选信号；
DMA9：T1输出SPI外设控制指令；
DMA10：T1接收地址修正为DMA14.DEST；
DMA11：T1的DMA链指向DMA14.LINK；
DMA12：清除SPI接收缓存；
DMA13：T1清除外设片选信号；
DMA14：SPI接收结果保存到R1，并判断控制帧数是否到达，若是，执行DMA15，若否，执行DMA6；
DMA15：输出同步信号触发DMA16保存采样结果；
DMA16：R1数据保存至R2，并判断包数量是否大于等于32，若是，则指针归零；或者，若否，则重复将R1数据保存至R2。
其中：
T1：一级发送缓存，内含一个控制帧，通过SPI与外设ADC/DAC交互；
T2：二级发送缓存，内含一组控制帧，逐个送往T1，执行动作。
R1：一级接收缓存，接收T1的执行结果，临时缓存；
R2：二级接收缓存，内含多组执行结果，用于保存系统采样数据。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种基于Linux系统的定时方法，其特征在于，包括以下步骤，
将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
2.如权利要求1所述的基于Linux系统的定时方法，其特征在于，所述系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件步骤，包括，
DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
3.如权利要求1所述的基于Linux系统的定时方法，其特征在于，所述控制指令为DAC数值，所述采样数据为ADC采样数据。
4.如权利要求1所述的基于Linux系统的定时方法，其特征在于，所述系统定时器触发DMA链表上前一DMA事件之后，将DMA链表上的下一DMA事件以及事件的触发时间节点发送给系统定时器步骤，包括，
根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
5.一种基于Linux系统的定时装置，其特征在于，包括，
预设单元，用于将事件和事件的触发时间节点按照触发时间节点的先后顺序一一对应设置为DMA链表，并将所述DMA链表发送给系统定时器；
执行单元，用于系统定时器根据DMA链表上的DMA事件以及事件的触发时间节点信息，在到达触发时间节点时触发对应的DMA事件；
重复单元，用于系统定时器触发DMA链表上前一DMA事件之后，DMA链表上的下一DMA事件以及事件的触发时间节点自动发送给系统定时器。
6.如权利要求6所述的基于Linux系统的定时装置，其特征在于，所述执行单元，包括执行模块，用于DMA控制器发送控制指令到对应的执行机构，并接收返回的采样数据。
7.如权利要求6所述的基于Linux系统的定时装置，其特征在于，所述控制指令为DAC数值，所述采样数据为ADC数据。
8.如权利要求6所述的基于Linux系统的定时装置，其特征在于，所述重复单元，包括重复模块，用于根据DMA链表上DMA事件的先后，依次将DMA事件以及事件的触发时间节点发送给系统定时器，直到DMA链表上的事件全部执行完毕。
CN201710031820.0A 2017-01-17 2017-01-17 基于Linux系统的定时方法及装置 Pending CN106815158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710031820.0A CN106815158A (zh) 2017-01-17 2017-01-17 基于Linux系统的定时方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710031820.0A CN106815158A (zh) 2017-01-17 2017-01-17 基于Linux系统的定时方法及装置

Publications (1)

Publication Number Publication Date
CN106815158A true CN106815158A (zh) 2017-06-09

Family

ID=59112580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710031820.0A Pending CN106815158A (zh) 2017-01-17 2017-01-17 基于Linux系统的定时方法及装置

Country Status (1)

Country Link
CN (1) CN106815158A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609499A (zh) * 2019-09-18 2019-12-24 深圳市航顺芯片技术研发有限公司 一种adc实时性采样与非实时性采样的切换方法及设备
CN113624250A (zh) * 2020-05-09 2021-11-09 航天科工惯性技术有限公司 一种自动温循测试装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070162646A1 (en) * 2005-10-28 2007-07-12 Roger Maitland Direct memory access devices and method based timer system
CN102036363A (zh) * 2009-09-27 2011-04-27 联芯科技有限公司 一种无线通信终端的射频时序控制方法及装置
CN103106222A (zh) * 2011-11-15 2013-05-15 阿里巴巴集团控股有限公司 定时器的处理方法及装置
CN103457890A (zh) * 2013-09-03 2013-12-18 西安电子科技大学 一种有效识别非高斯噪声下数字调制信号的方法
CN103679249A (zh) * 2012-09-20 2014-03-26 苏州简约纳电子有限公司 一种射频芯片接口电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070162646A1 (en) * 2005-10-28 2007-07-12 Roger Maitland Direct memory access devices and method based timer system
CN102036363A (zh) * 2009-09-27 2011-04-27 联芯科技有限公司 一种无线通信终端的射频时序控制方法及装置
CN103106222A (zh) * 2011-11-15 2013-05-15 阿里巴巴集团控股有限公司 定时器的处理方法及装置
CN103679249A (zh) * 2012-09-20 2014-03-26 苏州简约纳电子有限公司 一种射频芯片接口电路
CN103457890A (zh) * 2013-09-03 2013-12-18 西安电子科技大学 一种有效识别非高斯噪声下数字调制信号的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609499A (zh) * 2019-09-18 2019-12-24 深圳市航顺芯片技术研发有限公司 一种adc实时性采样与非实时性采样的切换方法及设备
CN113624250A (zh) * 2020-05-09 2021-11-09 航天科工惯性技术有限公司 一种自动温循测试装置和方法
CN113624250B (zh) * 2020-05-09 2024-05-10 航天科工惯性技术有限公司 一种自动温循测试装置和方法

Similar Documents

Publication Publication Date Title
CN102110015B (zh) 一种任务进度和任务处理时间的确定方法及装置
Wang et al. Cost analysis of a finite M/M/R queueing system with balking, reneging, and server breakdowns
Deng et al. Minimizing mean completion time in a batch processing system
Sung et al. A problem reduction and decomposition approach for scheduling for a flowshop of batch processing machines
RU2708791C1 (ru) Генератор ошибок односторонней полубайтовой передачи
CN106815158A (zh) 基于Linux系统的定时方法及装置
CN106126326A (zh) 定时任务管理方法和装置
CN106992782B (zh) 一种定时同步dac静态参数测试方法
Kelling Timenet-sim-a parallel simulator for stochastic petri nets
CN110717620A (zh) 订单出餐时间预测方法和装置，电子设备及存储介质
Alonso et al. Assessment of timing properties of family products
Rajsbaum et al. On the performance of synchronized programs in distributed networks with random processing times and transmission delays
KR102176763B1 (ko) 능동적 가변 샘플링 및 능동적 가변 위상 제어를 이용한 adc 샘플링 및 리소스 사용 최적화 방법
CN109542069B (zh) 一种基于时间与事件混合驱动的分布式控制系统及方法
CN1617183A (zh) 数据收集系统与数据传输方法
JPS62217325A (ja) アセンブラコ−ド最適化方式
Snyman et al. Comparing the performance of different metaheuristics when solving a stochastic bi-objective job shop scheduling problem
CN115102910B (zh) 数据传输方法、装置、网络设备及计算机可读存储介质
CN112526205B (zh) 基于mcu的dma功能控制ad转换器峰值采样方法
CN110348818B (zh) 一种流程引擎的流程智能处理方法及系统
CN107273202A (zh) 一种控制任务调度的方法和装置
CN117741226A (zh) 一种脉冲信号的有效值获取方法、系统、设备及介质
CN110061827B (zh) 一种基于同步时钟的等间隔数据采集方法及装置
CN117579208A (zh) 治水设备时间同步方法、装置、设备及存储介质
CN114024631A (zh) 信道质量的检测方法、装置、存储介质和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170609

RJ01 Rejection of invention patent application after publication