CN106788326A

CN106788326A - 频率自跟踪90°移相器

Info

Publication number: CN106788326A
Application number: CN201710066495.1A
Authority: CN
Inventors: 张维昭; 李锦珑; 马胜前; 曾玉琴
Original assignee: Northwest Normal University
Current assignee: Northwest Normal University
Priority date: 2017-02-07
Filing date: 2017-02-07
Publication date: 2017-05-31
Anticipated expiration: 2037-02-07
Also published as: CN106788326B

Abstract

本发明提供了一种频率自跟踪90°移相器，包括依次相连接的信号调理电路、数字锁相倍频电路和低通滤波电路信号。输入的正弦信号经信号调理电路进行放大，并整形成方波；然后利用数字锁相技术对整形后的方波实现跟踪倍频，倍频系数为100；最后低通滤波电路以数字锁相倍频电路输出的信号为时钟，对输入信号进行低通滤波，通过设置合理的滤波器截止频率，结合开关电容滤波器MAX296的相频特性，即可实现对输入信号的自跟踪90°移相。

Description

频率自跟踪90°移相器

技术领域

本发明属于信号处理技术领域，涉及一种移相器，具体涉及一种频率自跟踪90°移相器。

背景技术

移相器是一种用于改变信号相位的器件，用于产生与输入信号存在相位差的同频信号，广泛应用于仪表测量、雷达、通讯等领域。而90°移相器是最常用的一种移相器。

信号频率在中低频范围内时，常用以下三种90°移相器：1）由运放、电阻和电容构成的积分电路或滤波器，通过改变器件参数来调整移相大小；该移相器信号频率一般较为固定，而且电路复杂；当信号频率改变时，需重新调整电阻值或电容值。2）利用锁相环、计数器、触发器构成的数字移相器，电路较为简单，但对输入信号的波形以及幅值要求较为严格，且移相的相位值只能取离散值。3）利用高速A/D转换器采集输入信号，经FPGA或单片机处理后经D/A送出，以产生所需要的相位差。这种移相器在信号处理的实时性方面较前两种方法低。

发明内容

本发明的目的是提供一种输入信号频率可以在较大范围内变化的频率自跟踪90°移相器。

为实现上述目的，本发明所采用的技术方案是：一种频率自跟踪90°移相器，包括依次相连接的信号调理电路、数字锁相倍频电路和低通滤波电路。

所述的信号调理电路包括第一芯片、第二芯片和第三芯片；第一芯片和第二芯片采用可调增益放大器AD603，第三芯片采用电压比较器MAX903；第一芯片的第3脚和第一电阻的一端接信号输入端，第一芯片的第2脚、第4脚和第一电阻的另一端接地，第一芯片的第6脚和第8脚分别接模拟-5V电源和模拟+5V电源，第一芯片的第1脚分别接外部电压增益控制的正输入端和第二电容的一端，第二电容另一端接地，第一芯片的第5脚和第7脚均接第一电容的一端，第一电容的另一端接第二芯片的第3脚；第二芯片的第2脚和第4脚接地，第二芯片的第8脚和第6脚分别接模拟+5V电源和模拟-5V电源，第二芯片的第5脚和第7脚均接第三芯片的第2脚，第二芯片的第1脚分别接外部电压增益控制的正输入端和第三电容的一端，第三电容的另一端和第三芯片的第3脚接地；第三芯片的第1脚和第8脚分别接模拟+5V电源和数字+5V电源，第三芯片的第4脚接模拟-5V电源，第三芯片的第6脚接地，第三芯片的第7脚接数字锁相倍频电路。

本发明90°移相器将滤波器、数字锁相环和计数器设计移相器的优点有机的结合起来，输入的正弦信号经信号调理电路进行放大，并整形成方波；然后利用数字锁相技术对整形后的方波实现跟踪倍频，倍频系数为100；最后低通滤波电路以数字锁相倍频电路输出的信号为时钟，对输入信号进行低通滤波，通过设置合理的滤波器截止频率，结合开关电容滤波器MAX296的相频特性，即可实现对输入信号的自跟踪90°移相。该移相器电路结构简单、实时性好、成本低、调节方便，适用于不同应用领域所处理信号的频率在较大范围变化的需要。

附图说明

图1是本发明90°移相器的示意图。

图2是本发明90°移相器中信号调理电路的示意图。

图3是本发明90°移相器中数字锁相倍频电路的示意图。

图4是本发明90°移相器中低通滤波电路的示意图。

图1中：1.信号调理电路，2.数字锁相倍频电路，3.低通滤波电路。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

如图1所示，本发明90°移相器，包括依次相连接的信号调理电路1、数字锁相倍频电路2和低通滤波电路3。

如图2所示，本发明90°移相器中的信号调理电路1，包括第一芯片U1、第二芯片U2和第三芯片U3；第一芯片U1和第二芯片U2采用可调增益放大器AD603，第三芯片U3采用电压比较器MAX903；第一芯片U1的第3脚和第一电阻R1的一端接信号输入端，第一芯片U1的第2脚、第4脚和第一电阻R1的另一端接地，第一芯片U1的第6脚接模拟-5V电源，第一芯片U1的第8脚接模拟+5V电源，第一芯片U1的第1脚分别接外部电压增益控制端和第二电容C2的一端，第二电容C2的另一端接地，第一芯片U1的第5脚和第7脚均接第一电容C1的一端，第一电容C1的另一端接第二芯片U2的第3脚；第二芯片U2的第2脚和第4脚接地，第二芯片U2的第8脚接模拟+5V电源，第二芯片U2的第6脚接模拟-5V电源，第二芯片U2的第5脚和第7脚均接第三芯片U3的第2脚，第二芯片U2的第1脚分别接外部电压增益控制端和第三电容C3的一端，第三电容C3的另一端和第三芯片U3的第3脚接地；第三芯片U3的第1脚接模拟+5V电源，第三芯片U3的第8脚接数字+5V电源，第三芯片U3的第4脚接模拟-5V电源，第三芯片U3的第6脚接地，第三芯片U3的第7脚接数字锁相倍频电路2。

第一芯片U1的第1脚和第二芯片U2的第1脚均为电压增益控制的正输入端，第一芯片U1的第2脚和第二芯片U2的第2脚均为电压增益控制的负输入端。增益控制输入负端接地，增益控制输入正端分别与第二电容C2的一端和第三电容C3的一端连接，作为电压增益控制输入端。第一芯片U1的第7脚为第一级放大输出端；第二芯片U2的第3脚为第二级放大输入端，第二芯片U2的第7脚为第二级放大输出端；第三芯片U3的第7脚为整形输出信号（shaping）输出端。

如图3所示，本发明90°移相器中的数字锁相倍频电路2，包括第四芯片U4、第五芯片U5、第六芯片U6、第七芯片U7和第八芯片U8；第四芯片U4采用数字锁相环74LS297，第五芯片U5和第六芯片U6采用十进制计数器74LS192，第七芯片U7采用非门74LS04，第八芯片U8采用双D触发器74LS74。第四芯片U4的第16脚和第四电容C4的一端均接模拟+5V电源，第四电容C4的另一端接地，第四芯片U4的第8脚接地，第四芯片U4的第6脚和第11脚相接，第四芯片U4的第4脚和第5脚均接外部时钟clk0，第四芯片U4的第9脚接第三芯片U3的第7脚，第四芯片U4的第7脚分别与第五芯片U5的第5脚和第八芯片U8的第11脚相连接，第四芯片U4的第10脚接第八芯片U8的第5脚；第四芯片U4的第1脚、第2脚、第14脚和第15脚均接外部控制端，第四芯片U4的第3脚、第12脚和第13脚悬空未用。第五芯片U5的第16脚和第五电容C5的一端接数字+5V电源，第五电容C5的另一端接地，第五芯片U5的第4脚和第11脚均接数字+5V电源，第五芯片U5的第8脚接地，第五芯片U5的第12脚接第七芯片U7的第13脚；第七芯片U7的第14脚和第六电容C6的一端均接数字+5V电源，第六电容C6的另一端和第七芯片U7的第7脚接地，第七芯片U7的第5脚接第六芯片U6的第12脚，第七芯片U7的第6脚接第八芯片U8的第3脚，第七芯片U7的第12脚接第六芯片U6的第5脚。第六芯片U6的第8脚接地，第六芯片U6的第4脚、第11脚、第16脚和第七电容C7的一端接数字+5V电源，第七电容C7的另一端接地；第八芯片U8的第2脚和第6脚相接，第八芯片U8的第7脚接地，第八芯片U8的第8脚和第12脚相接，第八芯片U8的第1脚、第4脚、第14脚和第八电容C8的一端接数字+5V电源，第八电容C8的另一端接地，第八电容C8的第9脚接低通滤波电路3。

如图4所示，本发明90°移相器中的低通滤波电路3，包括第九芯片U9，第九芯片U9采用MAX296开关电容滤波器，第九芯片U9的第1脚接第八芯片U8的第9脚，第九芯片U9的第3脚和第4脚相接，第九芯片U9的第6脚接地，第九芯片U9的第2脚、第十电容C10的负极和第九电容C9的一端均接模拟-5V电源，第十电容C10的正极和第九电容C9的另一端接地，第九芯片U9的第7脚、第十一电容C11的一端和第十二电容C12的正极均接数字+5V电源，第十一电容C11的另一端和第十二电容C12的负极接地，第十电容C10和第十二电容C12为电解电容；第九芯片U9的第8脚接信号输入端，第九芯片U9的第5脚为信号输出端。

可调增益放大器AD603有三种工作模式：-10～30dB（90MHz带宽）、0～40dB（30MHz带宽）、10～50dB（9MHz带宽），在本发明移相器中选择90MHz带宽两级电路级联的形式，可实现对输入信号in理论上-20～60dB的放大，放大倍数G如式（1），其中VG为外部增益输入控制电压。

（1）

第五芯片U5、第六芯片U6、第七芯片U7及第八芯片U8中的1D触发器级联组成N=200进制计数器。在数字锁相环锁定时，第四芯片U4第7引脚的信号频率、第9引脚的信号频率以及第10引脚的信号频率满足式（2）：

（2）

此时环路的中心频率f _c为：

（3）

环路的跟踪频率范围为（k为第四芯片U4内部加减计数器的模值，取值范围由第四芯片U4的第1脚、第2脚、第14脚和第15脚共同决定，具体取值可通过芯片的数据手册得知）：

（4）

因此在以f _c为中心，范围内，实现了对shaping信号的跟踪N倍频。为了得到占空比为50%的方波，利用第八芯片U8中的2D触发器对shaping信号再进行2分频，同时又由于shaping信号与输入信号in同频，即有：

（5）

当输入信号频率f _in与滤波器截止频率满足式（6）时，输入信号in与输出信号out之间的相位差为90°。

（6）

而为实现低通滤波，需使第九芯片U9的时钟信号频率与滤波器截止频率满足：

（7）

由（6）式和（7）式可知，只需满足即可实现输入信号与输出信号的90°移相。

由式（5）可知，已实现对输入信号in在频率范围内的100倍跟踪倍频，即可实现对输入信号in在频率范围内90°跟踪移相。

信号调理电路1的作用是将输入的正弦信号在较宽频率和幅值范围内进行放大，并整形成方波；数字锁相倍频电路2将整形后的方波利用跟踪锁相技术进行倍频，在本发明中倍频系数为100；低通滤波电路3以数字锁相倍频电路输出的信号为时钟，对输入信号进行低通滤波，通过合理设置滤波器的截止频率，利用开关电容滤波器MAX296的相频特性，实现对输入信号的90°跟踪移相。

Claims

1.一种频率自跟踪90°移相器，其特征在于，包括依次相连接的信号调理电路（1）、数字锁相倍频电路（2）和低通滤波电路（3）；

所述的信号调理电路（1）包括第一芯片（U1）、第二芯片（U2）和第三芯片（U3）；第一芯片（U1）和第二芯片（U2）采用可调增益放大器AD603，第三芯片（U3）采用电压比较器MAX903；第一芯片（U1）的第3脚和第一电阻（R1）的一端接信号输入端，第一芯片（U1）的第2脚、第4脚和第一电阻（R1）的另一端接地，第一芯片（U1）的第6脚和第8脚分别接模拟-5V电源和模拟+5V电源，第一芯片（U1）的第1脚分别接外部电压增益控制的正输入端和第二电容（C2）的一端，第二电容（C2）另一端接地，第一芯片（U1）的第5脚和第7脚均接第一电容（C1）的一端，第一电容（C1）的另一端接第二芯片（U2）的第3脚；第二芯片（U2）的第2脚和第4脚接地，第二芯片（U2）的第8脚和第6脚分别接模拟+5V电源和模拟-5V电源，第二芯片（U2）的第5脚和第7脚均接第三芯片（U3）的第2脚，第二芯片（U2）的第1脚分别接外部电压增益控制的正输入端和第三电容（C3）的一端，第三电容（C3）的另一端和第三芯片（U3）的第3脚接地；第三芯片（U3）的第1脚和第8脚分别接模拟+5V电源和数字+5V电源，第三芯片（U3）的第4脚接模拟-5V电源，第三芯片（U3）的第6脚接地，第三芯片（U3）的第7脚接数字锁相倍频电路（2）。

2.根据权利要求1所述的频率自跟踪90°移相器，其特征在于，所述的数字锁相倍频电路（2）包括第四芯片（U4）、第五芯片（U5）、第六芯片（U6）、第七芯片（U7）和第八芯片（U8）；第四芯片（U4）采用数字锁相环74LS297，第五芯片（U5）和第六芯片（U6）采用十进制计数器74LS192，第七芯片（U7）采用非门74LS04，第八芯片（U8）采用双D触发器74LS74；第四芯片（U4）的第16脚和第四电容C4的一端均接模拟+5V电源，第四电容（C4）另一端和第四芯片（U4）的第8脚接地，第四芯片（U4）的第6脚和第11脚相接，第四芯片（U4）的第4脚和第5脚均接外部时钟，第四芯片（U4）的第9脚接第三芯片（U3）的第7脚，第四芯片（U4）的第7脚分别与第五芯片（U5）的第5脚和第八芯片（U8）的第11脚相连，第四芯片（U4）的第10脚接第八芯片（U8）的第5脚；第四芯片（U4）的第1脚、第2脚、第14脚和第15脚均接外部控制端，第五芯片（U5）的第16脚和第五电容（C5）的一端接数字+5V电源，第五电容（C5）的另一端接地，第五芯片（U5）的第4脚和第11脚均接数字+5V电源，第五芯片（U5）的第8脚接地，第五芯片（U5）的第12脚接第七芯片（U7）的第13脚；第七芯片（U7）的第14脚和第六电容C6的一端均接数字+5V电源，第六电容（C6）的另一端和第七芯片（U7）的第7脚接地，第七芯片（U7）的第5脚接第六芯片（U6）的第12脚，第七芯片（U7）的第6脚接第八芯片（U8）的第3脚，第七芯片（U7）的第12脚接第六芯片（U6）的第5脚；第六芯片（U6）的第8脚接地，第六芯片（U6）的第4脚、第11脚、第16脚和第七电容（C7）的一端接数字+5V电源，第七电容（C7）另一端接地；第八芯片（U8）的第2脚和第6脚相接，第八芯片（U8）的第7脚接地，第八芯片（U8）的第8脚和第12脚相接，第八芯片（U8）的第1脚、第4脚、第14脚和第八电容（C8）的一端接数字+5V电源，第八电容（C8）的另一端接地，第八电容（C8）的第9脚接低通滤波电路（3）。

3.根据权利要求2所述的频率自跟踪90°移相器，其特征在于，所述的低通滤波电路（3）包括第九芯片（U9），第九芯片（U9）采用MAX296开关电容滤波器，第九芯片（U9）的第1脚接第八芯片（U8）的第9脚，第九芯片（U9）的第3脚和第4脚相接，第九芯片（U9）的第6脚接地，第九芯片（U9）的第2脚、第十电容（C10）的负极和第九电容（C9）的一端均接模拟-5V电源，第十电容（C10）的正极和第九电容（C9）的另一端接地，第九芯片（U9）的第7脚、第十一电容（C11）的一端和第十二电容（C12）的正极均接数字+5V电源，第十一电容（C11）的另一端和第十二电容（C12）的负极接地，第十电容（C10）和第十二电容（C12）为电解电容；第九芯片（U9）的第8脚接信号输入端，第九芯片（U9）的第5脚为信号输出端。