CN106775443A - 存储器系统及其操作方法 - Google Patents

Abstract

一种存储器系统，可以包括：存储器装置，其包括多个存储块，所述多个存储块中的每个包括多个页面；以及控制器，其适用于在所述存储块的第一存储块中储存数据，通过基于所述数据的逻辑信息分类映射数据的映射片段而生成所述储存在所述第一存储块中的数据的所述映射数据，并且在所述存储块的第二存储块中储存所述映射数据。

Description

存储器系统及其操作方法

相关申请的交叉引用

本发明要求2015年11月23日提交的韩国专利申请No.10-2015-0163765的优先权，其公开全文作为参考并入本申请。

技术领域

示例性实施例涉及一种存储器系统，并且更具体地，涉及一种将数据处理至存储器装置的存储器系统及其操作方法。

背景技术

计算机环境范式已经转变为能够随时随地使用的普适计算系统。结果，便携电子设备，诸如移动电话、数码相机、以及笔记本电脑的使用不断地快速增加。这些便携电子设备一般使用具有一个或多个用于储存数据的半导体存储器装置的存储器系统。也称为数据储存器件的半导体存储器装置可以用作便携电子设备的主存储器装置或者辅助存储器装置。

由于不同于其他类型的存储器装置，半导体存储器装置不具有部件，所以半导体存储器装置提供优秀的稳定性、持久性、高信息存取速度、以及低功耗。所有这样的优势的半导体存储器装置的实例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、以及固态驱动器(SSD)。

发明内容

本发明的各种实施例涉及一种存储器系统及其操作方法，其能够通过简化其操作而最小化由于使用导致的性能劣化并且更快速和稳定地向存储器装置处理数据。

在一个实施例中，一种存储器系统，可以包括：存储器装置，其包括多个存储块，所述多个存储块中的每个具有多个页面；以及控制器，其适用于在所述存储块的第一存储块中储存数据，通过基于所述数据的逻辑信息分类映射数据的映射片段而生成所述储存在所述第一存储块中的数据的所述映射数据，并且在所述存储块的第二存储块中储存所述映射数据。

所述控制器可以从所述第二存储块向所述控制器的存储器载入所述映射数据，并且可以针对对应于从主机接收的命令的第一数据的第一映射片段，扫描所述映射数据的分类的映射片段。

所述控制器基于所述第一数据的逻辑信息通过所述扫描而确认在所述映射数据的分类的映射片段中所述第一映射片段的位置，并且可以转移所述确认的位置中存在的第二映射片段，从而在所述映射数据中生成空白区域。

所述控制器可以在所述第一存储块中储存所述第一数据，并且可以将对应于所述第一数据向所述第一存储块的储存的所述第一映射片段记录至所述空白区域中，从而更新所述映射数据。

所述控制器可以在所述存储器和所述第二存储块中储存所述更新的映射数据。

所述控制器可以基于所述第一数据的逻辑信息通过所述扫描而在所述映射数据的分类的映射片段中确认所述第一映射片段，可以通过所述映射数据中确认的所述第一映射片段读取储存在所述第一存储块中的所述第一数据，并且可以将所述读取的第一数据提供至所述主机。

所述控制器可以在所述映射片段的映射列表中基于所述数据的逻辑信息而分类表示所述数据向所述第一存储块的储存的索引，并且可以将所述分类的索引储存在所述控制器的存储器中。

所述数据的逻辑信息可以包括储存在所述第一存储块中的所述数据的逻辑页面数量(LPN)。

所述映射片段可以包括对应于所述数据向所述第一存储块的所述存储的所述数据的物理到逻辑(P2L)片段。

所述控制器可以在所述数据的物理到逻辑(P2L)表中按所述数据的逻辑页面数量(LPN)的排序分类表示所述数据向所述第一存储块的储存的索引。

在一个实施例中，一种包括每个都具有多个页面的多个存储块的存储器系统的操作方法可以包括：在所述存储块的第一存储块中储存数据；通过基于所述数据的逻辑信息分类映射数据的映射片段而生成对应于储存在所述第一存储块中的所述数据的所述映射数据；以及将所述映射数据储存在所述存储块的第二存储块中。

所述的存储器系统的操作方法可以进一步包括：从所述第二存储块向所述控制器的存储器载入所述映射数据；以及针对对应于从主机接收的命令的第一数据的第一映射片段，扫描所述映射数据的分类的映射片段。

所述映射数据的所述扫描可以进一步包括：基于所述第一数据的逻辑信息通过所述扫描而确认在所述映射数据的分类的映射片段中所述第一映射片段的位置；以及转移所述确认的位置中存在的第二映射片段，从而在所述映射数据中生成空白区域。

所述映射数据的所述扫描可以进一步包括：在所述第一存储块中储存所述第一数据；以及将对应于所述第一数据向所述第一存储块的储存的所述第一映射片段记录至所述空白区域中，从而更新所述映射数据。

所述映射数据的所述更新可以包括：在所述存储器和所述第二存储块中储存所述更新的映射数据。

所述映射数据的所述扫描可以进一步包括：基于所述第一数据的逻辑信息通过所述扫描而在所述映射数据的分类的映射片段中确认所述第一映射片段；以及通过所述映射数据中确认的所述第一映射片段读取储存在所述第一存储块中的所述第一数据，并且将所述读取的第一数据提供至所述主机。

所述映射数据的所述生成可以包括：在所述映射片段的映射列表中基于所述数据的逻辑信息而分类表示所述数据向所述第一存储块的储存的索引；以及将所述分类的索引储存在所述控制器的存储器中。

所述数据的逻辑信息可以包括储存在所述第一存储块中的所述数据的逻辑页面数量(LPN)。

所述映射片段可以包括对应于所述数据向所述第一存储块的所述存储的所述数据的物理到逻辑(P2L)片段。

所述映射数据的所述生成可以包括：在所述数据的物理到逻辑(P2L)表中按所述数据的逻辑页面数量(LPN)的排序分类表示所述数据向所述第一存储块的储存的索引。

附图说明

图1是示出根据本发明的一个实施例的包括存储器系统的数据处理系统的简图。

图2是示出根据本发明的一个实施例的图1的存储器系统中采用的存储器装置的示例的简图。

图3是示出根据本发明的一个实施例的图1的存储器装置中采用的存储块的电路图。

图4至11是示意地示出根据本发明的实施例的图2所示的存储器装置的各个方面的简图。

图12至图15是示意地示出向根据本发明的一个实施例的存储器系统的存储器装置数据处理操作的简图。

图16是示出根据本发明的一个实施例的存储器系统的操作过程的流程图。

具体实施方式

将参考附图描述各种实施例。然而，应注意的，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开是彻底且完整的。在整个公开中，相同的参考数字用于对应本发明的各种附图和实施例中的相似部件。

附图不一定按比例，并且在一些情况下，为了清楚地示出实施例的特征，比例可能已经被扩大。当元件称为被连接或联接到另一个元件，应当理解为前者能够直接连接或联接到后者，或经由其间的中间元件电连接或联接到后者。将理解的是，虽然本文中术语“第一”、“第二”、“第三”等可以用于描述各种元件、构件、区域、层和/或部分，这些元件、构件、区域、层和/或部分不应受这些术语限制。这些术语是用于区别一元件、构件、区域、层或部分与另一元件、构件、区域、层或部分。因此，只要不背离本发明的精神和范围，下文描述的第一元件、构件、区域、层或部分可以称为第二元件、构件、区域、层或部分。

本文使用的术语仅是出于描述特定实施例而不意在限制本发明。如在本文中使用的，单数形式“一”也包括复数形式，除非上下文另外有清楚的指示。此外，将理解的是，当在本说明书中使用时，术语“包括”和“包含”是指提及的特征、整体、操作、元件和/或构件的存在，但不用于排除一个或多个其他特征、整体、操作、元件、构件，和/或其组的存在或增加。在本文中使用时，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。除非另有说明，包括本文使用的科技术语的所有的项目具有与本发明所属技术领域技术人员通常所理解的相同意义。此外，将理解的是，诸如在常用词典里定义的那些术语应当解释为具有与其在相关领域上下文中的意义一致的意义，并且不应解释为理想化或过于正式的感觉，除非在本文中明确地如此定义。

在下列说明中，陈述了大量具体的细节，以提供本发明的透彻理解。本发明可以在没有部分或全部所述具体细节的情况下实施。在其他情况下，为了不使本发明被不必要地模糊，不详细描述公知的工艺结构和/或工艺。

以下，将参考附图详细描述本发明的各种实施例。

参考图1，根据本发明的一个实施例提供了数据处理系统100。数据处理系统100可以包括主机102和存储器系统110。

主机102可以包括任何合适的电子设备。例如,主机102可以包括便携电子设备，诸如移动电话、MP3播放器、笔记本电脑等。主机可以包括非便携电子设备，诸如台式电脑、游戏机、电视机、放映机等。

存储器系统110可以响应于来自主机102的请求储存将被主机102访问的数据。存储器系统110可以用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以根据主机接口的协议实现为电联接至主机102。可以使用一个或多个半导体存储器装置。可以使用易失性存储器装置或非易失性存储器装置。例如，存储器系统110可利用固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)和微型-MMC、安全数字(SD)卡、小型-SD和微型-SD、通用串行总线(USB)储存器件、通用闪速储存(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等来实现。

存储器系统110的存储器装置可以通过易失性存储器装置而实现，易失性存储器装置诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。可替换地，存储器系统110的存储器装置可以通过非易失性存储器装置来实现，非易失性存储器装置诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)等。

存储器系统110可以包括用于储存数据的存储器装置150和用于控制存储器装置150的数据储存的控制器130。存储器装置150中储存的数据可以被主机102访问。

控制器130和存储器装置150可以集成到单一半导体器件中。例如，控制器130和存储器装置150可以集成到被配置为固态驱动器(SSD)的半导体器件中。将存储器系统110配置为SSD，通常可以允许主机102的操作速度的显著增加。

控制器130和存储器装置150可集成在配置为诸如以下的存储卡的半导体器件中，诸如个人计算机存储卡国际联合会(PCMCIA)卡、标准闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型MMC、安全数字(SD)卡、小型-SD、微型-SD和SDHC、通用闪速储存(UFS)器件等。

并且，例如，存储器系统110可以是或者包括计算机、超便携移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下传输和接收信息的器件、配置家庭网络的各种电子器件中的一种、配置计算机网络的各种电子器件中的一种、配置远程信息处理网络的各种电子器件中的一种、RFID器件、配置计算机系统的各种组成元件中的一种等。

存储器装置150可以储存从主机102提供的数据。在读取操作期间，存储器装置150可以将储存的数据提供至主机102。可以采用一个或多个存储器装置150。一个或多个存储器装置150可以是大致相同的。一个或多个存储器装置可以是不同的存储器装置。存储器装置150可以包括一个或多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页面。每个页面可以包括电联接至多个字线(WL)的多个存储单元。存储器装置150可以是即使当电源中断或者关断时能够保留储存的数据的非易失性存储器装置。根据一个实施例，存储器装置可以是闪速存储器。存储器装置可以是具有三维(3D)堆栈结构的闪速存储器装置。稍后参照图2至图11描述具有三维(3D)堆栈结构的非易失性存储器装置150的示例。

控制器130可以控制存储器装置150的全部操作，诸如读取、写入、编程和/或擦除操作。一般地，控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以响应于来自主机102的读取请求将从存储器装置150读取的数据提供至主机102。或者，也作为示例，控制器可以响应于写入请求将从主机102提供的数据储存至存储器装置150中。

可以使用任何合适的控制器。例如，控制器130可包括主机接口单元132、处理器134、错误纠正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142以及存储器144。

主机接口单元132可处理从主机102提供的命令和/或数据。主机接口单元132可通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、外围组件互连高速(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电路(IDE)等。主机接口单元132可以包括适用于与主机102通信的任何合适的电路、系统或器件，以及可能需要的控制器130的其他构件。

ECC单元138可以检测和纠正读取操作期间从存储器装置150读取的数据的错误。可以采用各种检测和纠正技术。例如，如果ECC单元138检测到的误码数量大于或等于可纠正误码的阈值数量，则ECC单元138可以不纠正误码和输出表示误码纠正失败的错误纠正失败信号。

ECC单元138可以基于任何合适的错误纠正方案执行错误纠正操作。例如，ECC单元138可以基于诸如以下的编码调制方案执行错误纠正操作：低密度奇偶检查(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等。ECC单元138可包括错误检测纠正操作所需的任何合适的电路、系统或装置。

PMU140可以提供并管理控制器130的电力。例如，PMU140提供和管理控制器130的各种构件所需要的电力。

NFC142可用作控制器130和存储器装置150之间的存储接口以允许控制器130响应于来自主机102的请求控制存储器装置150。例如，NFC142可生成用于存储器装置150的控制信号。例如当存储器装置150为闪速存储器时，且尤其当存储器装置150为NAND闪速存储器时，NFC可在处理器134的控制下处理数据。

存储器144可以用作存储器系统110和控制器130的工作存储器，并且储存用于驱动存储器系统110和控制器130的数据。例如，当控制器130控制存储器装置150的操作时，存储器144可以储存控制器130和存储器装置150的诸如读取、写入、编程和擦除操作的操作使用的数据。

存储器144可以是或者包括易失性存储器。例如，存储器144可以是或者包括静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。如上所说，存储器144可储存被主机102和存储器装置150用于读取和/或写入操作的数据。存储器144可是或者包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射(map)缓冲器等。

处理器134可以控制存储器系统110的一般操作。例如，处理器134可以响应于来自主机102的写入请求控制存储器装置150的写入操作。同样，例如，处理器134可以响应于来自主机102的读取请求控制存储器装置150的读取操作。处理器134可以驱动称作闪存转换层(FTL)的固件以控制存储器系统110的一般操作。处理器134可利用微处理器、中央处理单元(CPU)等来实现。可以使用任何合适的处理器。

例如，管理单元(未示出)可以包括在处理器134中，以执行存储器装置150的坏块管理。因此，管理单元可发现包括在存储器装置150中的坏存储块，即对于进一步使用处于不满意状态的存储块，并对坏存储块执行坏块管理操作。例如，当采用闪速存储器例如NAND闪速存储器作为存储器装置150时，由于NAND逻辑功能的固有特性，写入操作期间可能发生编程失败。在坏块管理期间，编程失败的存储块(即坏的存储块)的数据可以编程到新的存储块中。由于编程失败产生的坏块可使存储器装置，尤其是具有3D堆栈结构的存储器装置的利用效率恶化，且因此负面影响存储器系统110的可靠性。

参考图2，存储器装置150可以包括多个存储块，例如第0至第(N-1)块210至240，其中N为正整数。多个存储块210至240中的每个可以包括多个页面，例如2^M个页面(2^MPAGES)，其中M为正整数。多个页面中的每个页面可以包括多个存储单元，多个字线可以电联接至所述多个存储单元。应注意，可以采用任意数量的合适的块和每块任意数量的页面。

根据可被储存或表达在每个存储单元中的位的数量，存储块可以是单层单元(SLC)存储块和/或多层单元(MLC)存储块。SLC存储块可包括利用每个都能够储存1位数据的存储单元实现的多个页面。MLC存储块可包括利用每个都能够储存多位数据例如两位以上数据的存储单元实现的多个页面。可以采用包括利用每个都能够储存3位数据的存储单元实现的多个页面的MLC存储块并将被称为三层单元(TLC)存储块。

多个存储块210至240中的每个可以在写入操作期间储存由主机装置102提供的数据，并且可以在读取操作期间将储存的数据提供至主机102。

参照图3，存储器装置150的存储块152可包括分别电联接至位线BL0至BLm-1的多个单元字符串340。每个单元字符串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1可串联地电联接在选择晶体管DST和SST之间。各个存储单元MC0至MCn-1可以由多层单元(MLC)构成，每个所述多层单元(MLC)储存多个位的数据信息。存储单元可以具有任何合适的架构。

在图3中，“DSL”表示漏极选择线、“SSL”表示源极选择线，并且“CSL”表示公共源线。

图3作为示例示出构造为NAND闪速存储单元的存储块152。然而，应注意存储块152不限于NAND闪速存储器，并且在其它实施例中存储块152可通过NOR闪速存储器、结合至少两种存储单元的混合闪速存储器或控制器内置在存储芯片中的NAND闪速存储器来实现。而且，半导体装置的操作特征可不仅应用于电荷储存层由导电浮栅配置的闪速存储器装置而且可应用于电荷储存层由介电层配置的电荷捕获闪存(CTF)。

也应注意，存储器装置150不仅限于闪速存储器装置。例如，存储器装置150可以是DRAM或SRAM器件。

存储器装置150的电压发生器310可生成字线电压，例如，编程电压、读取电压或过电压，以根据操作模式被供应至各个字线。电压发生器310可生成待被供应至体材料(bulks)的电压，所述体材料例如其中形成有存储单元的阱区。电压发生器310可以在控制电路(未示出)的控制下执行电压生成操作。电压发生器310可以生成多个可变读取电压以生成多个读取的数据。电压发生器310可以在控制电路控制下选择存储单元阵列的存储块或扇区中的一个、从选择的存储块选择一个字线、并且将字线电压提供至选择的字线和未选择的字线。

存储器装置150的读取/写入电路320可以由控制电路控制，并且可以根据操作模式用作传感放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储单元阵列读取数据的传感放大器。同样，在编程操作期间，读取/写入电路320可以用作根据待被储存在存储单元阵列中的数据来驱动位线。读取/写入电路320可以在编程操作期间从缓冲器(未示出)接收将要写入存储单元阵列的数据，并且可以根据输入的数据驱动位线。为此，读取/写入电路320可以包括分别对应于列(或者位线)或者列对(或者位线对)的多个页面缓冲器322、324和326。页面缓冲器322、324和326中的每个可以包括多个锁存器(未示出)。

图4是示出根据本发明的一个实施例的存储器装置150的多个存储块152至156的示例的框图。

如图4所示，存储器装置150可以包括多个存储块BLK0至BLKN-1。每个存储块BLK0至BLKN-1可以以3D构造或纵向结构实现。各个存储块BLK0至BLKN-1可以包括在第一至第三方向，例如，X轴方向、Y轴方向和Z轴方向延伸的多个结构。

各个存储块BLK0至BLKN-1可包括在第二方向上延伸的多个NAND字符串NS(图8)。多个NAND字符串NS可以设置在第一方向和第三方向。每个NAND字符串NS可以电联接至位线BL、至少一个源极选择线SSL、至少一个地选择线GSL、多个字线WL、至少一个虚拟字线DWL、以及公共源线CSL。各个存储块BLK0至BLKN-1可电联接至多个位线BL、多个源极选择线SSL、多个地选择线GSL、多个字线WL、多个虚拟字线DWL以及多个公共源线CSL。

图5是图4中所示的多个存储块BLK0至BLKN-1中的一个存储块BLKi的透视图。图6是沿图5所示的存储块BLKi线I-I’截取的截面图。

参考图5和图6，存储块BLKi可以包括在第一至第三方向延伸的结构。

存储块可包括基板5111，基板5111包括掺杂有第一类型杂质的硅材料。例如，基板5111可包括掺杂有p-型杂质的硅材料。基板5111可以是p-型阱，例如袋p阱。基板5111可以进一步包括围绕p-型阱的n-型阱。尽管本发明的实施例中，基板5111示例为p-型硅，但应注意的是基板5111不限于p-型硅。

在第一方向延伸的多个掺杂区域5311至5314可以设置在基板5111上方。掺杂区域在第三方向上以均匀间隔隔开。多个掺杂区域5311至5314可包含不同于在基板5111中使用的杂质的第二类型的杂质。例如，多个掺杂区域5311至5314可掺杂有n型杂质。尽管在本发明的实施例中，第一至第四掺杂区域5311至5314示例为n型，但应注意的是它们不限于n型。

在第一掺杂区域5311和第二掺杂区域5312之间的基板5111上的区域中，在第一方向上延伸的多个介电材料区域5112可在第二方向上以均匀间隔隔开。介电材料区域5112和基板5111也可在第二方向上以预设距离隔开。每个介电材料区域5112也可在第二方向上以预设距离彼此隔开。介电材料5112可以包括任何合适的介电材料，诸如二氧化硅。

在两个连续的掺杂区域之间例如掺杂区域5311和掺杂区域5312之间的基板5111上方的区域中，多个柱状物5113在第一方向上以均匀间隔隔开。多个柱状物5113在第二方向上延伸并可穿过介电材料区域5112使得它们可与基板5111电联接。每个柱状物5113可包括一种以上材料。例如，每个柱状物5113可包括内层5115和外表面层5114。表面层5114可包括掺杂有杂质的硅材料。例如，表面层5114可包括掺杂有与基板5111相同的或相同类型的杂质的硅材料。尽管，在本发明的实施例中例，表面层5114示例为包括p型硅，但表面层5114不限于p型硅，且本领域技术人员可容易地想到其它实施例，其中基板5111和柱状物5113的表面层5114可掺杂有n型杂质。

每个柱状物5113的内层5115可由介电材料制成。内层5115可以是或包括诸如例如二氧化硅的介电材料。

在第一掺杂区域5311和第二掺杂区域5312之间的区域中，介电层5116可沿介电材料区域5112、柱状物5113和基板5111的露出表面设置。介电层5116的厚度可小于介电材料区域5112之间的距离的一半。换言之，不同于介电材料区域5112和介电层5116的材料的区域可被设置在(i)介电材料区域5112的第一介电材料的底部表面下的介电层5116和(ii)设置在介电材料区域5112的第二介电材料的顶部表面上的介电层5116之间。介电材料区域5112可以位于第一介电材料下面。

在诸如第一掺杂区域5311和第二掺杂区域5312之间的区域的两个连续的掺杂区域之间的区域中，多个导电材料区域5211-5291可设置在介电层5116的露出表面上。在第一方向上延伸的多个导电材料区域可以在与多个介电材料区域5112的交叉配置中在第二方向上以均匀间隔隔开。介电层5116填充导电材料区域和介电材料区域5112之间的空间。例如，在第一方向上延伸的导电材料区域5211可设置在邻近基板5111的介电材料区域5112和基板5111之间。特别地，在第一方向上延伸的导电材料区域5211可设置在(i)设置在基板5111上的介电层5116和(ii)设置在邻近基板5111的介电材料区域5112的底部表面下的介电层5116之间。

在第一方向上延伸的导电材料区域5211-5291中的每个可设置在(i)设置在介电材料区域5112中的一个的顶部表面上的介电层5116和(ii)设置在下一个介电材料区域5112的底部表面下的介电层5116之间。在第一方向上延伸的导电材料区域5221-5281可设置在介电材料区域5112之间。在第一方向上延伸的顶部导电材料区域5291可设置在最上面的介电材料区域5112上方。在第一方向上延伸的导电材料区域5211-5291可以由金属材料制成或包括金属材料。在第一方向上延伸的导电材料区域5211-5291可以由诸如多晶硅的导电材料制成或包括诸如多晶硅的导电材料。

在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置：在第一方向上延伸的多个介电材料区域5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料区域5112的多个柱状物5113、设置在多个介电材料区域5112和多个柱状物5113的露出表面上的介电层5116以及在第一方向上延伸的多个导电材料区域5212-5292。

在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间相同的结构。例如，在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置：在第一方向上延伸的多个介电材料区域5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料区域5112的多个柱状物5113、设置在多个介电材料区域5112和多个柱状物5113的露出表面上的介电层5116以及在第一方向上延伸的多个导电材料区域5213-5293。

漏极5320可分别设置在多个柱状物5113上方。漏极5320可以由掺杂有第二类型杂质的硅材料制成。漏极5320可以由掺杂有n-型杂质的硅材料制成。尽管为了方便说明，漏极5320示例为包括n-型硅，但应注意的是，漏极5320不限于n-型硅。例如，每个漏极5320的宽度可大于每个对应的柱状物5113的宽度。每个漏极5320可以焊盘(pad)的形状设置在每个对应的柱状物5113的顶部表面上方。

在第三方向上延伸的导电材料区域5331-5333可设置在漏极5320上方。导电材料区域5331-5333中的每个可以以第一方向上相互间的预设间隔距离延伸地布置在顺次布置在第三方向的漏极5320上。各个导电材料区域5331-5333可与其下方的漏极5320电联接。在第三方向延伸的漏极5320和导电材料区域5331-5333可以通过接触插头电联接。在第三方向上延伸的导电材料区域5331-5333可以由金属材料制成。在第三方向上延伸的导电材料区域5331-5333可以由诸如多晶硅的导电材料制成。

在图5和图6中，各自的柱状物5113可与介电层5116和在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293一起形成字符串。各个柱状物5113可与介电层5116和在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293一起形成NAND字符串NS。每个NAND字符串NS可包括多个晶体管结构TS。

现在参照图7，在图6中所示的晶体管结构TS中，介电层5116可包括第一子介电层5117、第二子介电层5118和第三子介电层5119。

在每个柱状物5113中的p-型硅的表面层5114可作为主体。邻近柱状物5113的第一子介电层5117可作为隧穿介电层，且可包括热氧化层。

第二子介电层5118可作为电荷储存层。第二子介电层5118可作为电荷捕获层，且可包括氮化物层或诸如氧化铝层、氧化铪层等的金属氧化物层。

邻近导电材料5233的第三子介电层5119可作为阻断介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可形成为单层或多层。第三子介电层5119可以是介电常数大于第一子介电层5117和第二子介电层5118的诸如氧化铝层、氧化铪层等的高k介电层。

导电材料5233可作为栅或控制栅。例如，栅或控制栅5233、阻断介电层5119、电荷储存层5118、隧穿介电层5117和主体5114可形成晶体管或存储单元晶体管结构。例如，第一子介电层5117、第二子介电层5118和第三子介电层5119可形成氧化物-氮化物-氧化物(ONO)结构。在一个实施例中，为方便说明，在每个柱状物5113中的p-型硅的表面层5114将被称为第二方向上的主体。

存储块BLKi可包括多个柱状物5113。例如，存储块BLKi可包括多个NAND字符串NS。详细地，存储块BLKi可包括在第二方向或垂直于基板5111的方向上延伸的多个NAND字符串NS。

每个NAND字符串NS可包括设置在第二方向上的多个晶体管结构TS。每个NAND字符串NS的多个晶体管结构TS中的至少一个可作为源极选择晶体管SST。每个NAND字符串NS的多个晶体管结构TS中的至少一个可作为地选择晶体管GST。

栅或控制栅可对应于在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293。例如，栅或控制栅可在第一方向上延伸且形成字线和包括至少一个源极选择线SSL和至少一个地选择线GSL的至少两个选择线。

在第三方向上延伸的导电材料区域5331-5333可电联接至NAND字符串NS的一端。在第三方向上延伸的导电材料区域5331-5333可作为位线BL。例如，在一个存储块BLKi中，多个NAND字符串NS可电联接至一个位线BL。

在第一方向上延伸的第二类型掺杂区域5311-5314可被设置至NAND字符串NS的另一端。在第一方向上延伸的第二类型掺杂区域5311-5314可作为公共源线CSL。

例如，存储块BLKi可包括在垂直于基板5111的方向例如第二方向上延伸的多个NAND字符串NS，且可作为其中多个NAND字符串NS电联接至一个位线BL的例如电荷捕获类型存储器的NAND闪速存储块。

尽管图5-图7中示出了在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293设置为九(9)层，但应注意的是，在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293不限于此。例如，在第一方向上延伸的导电材料区域可设置为八(8)层、十六(16)层或任意多个层。例如，在一个NAND字符串NS中，晶体管的数量可以是8个、16个或更多。

尽管图5-图7中示出了3个NAND字符串NS被电联接至一个位线BL，但应注意的是，实施例不限于此。在存储块BLKi中，m个NAND字符串NS可电联接至一个位线BL，m为正整数。在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293的数量以及公共源线5311-5314的数量可以根据电联接至一个位线BL的NAND字符串NS的数量变化。

此外，尽管图5-图7中示出了三(3)个NAND字符串NS被电联接至在第一方向上延伸的一个导电材料，但应注意的是，实施例不限于此。例如，n个NAND字符串NS可被电联接至在第一方向上延伸的一个导电材料，n为正整数。位线5331-5333的数量可以根据电联接至在第一方向延伸的一个导电材料的NAND字符串NS的数量而变化。

参照图8，在具有第一结构的块BLKi中，多个NAND字符串NS11-NS31可设置在第一位线BL1和公共源线CSL之间。第一位线BL1可对应于图5和图6的在第三方向上延伸的导电材料区域5331。NAND字符串NS12-NS32可设置在第二位线BL2和公共源线CSL之间。第二位线BL2可对应于图5和图6的在第三方向上延伸的导电材料区域5332。NAND字符串NS13-NS33可设置在第三位线BL3和公共源线CSL之间。第三位线BL3可对应于图5和图6的在第三方向上延伸的导电材料区域5333。

每个NAND字符串NS的源极选择晶体管SST可电联接至对应的位线BL。每个NAND字符串NS的地选择晶体管GST可电联接至公共源线CSL。存储单元MC1至MC6可以设置在每个NAND字符串NS的源极选择晶体管SST和地选择晶体管GST之间。

在示例中，NAND字符串NS可以由行单元和列单元限定。电联接至一个位线的NAND字符串NS可形成一列。电联接至第一位线BL1的NAND字符串NS11-NS31对应于第一列。电联接至第二位线BL2的NAND字符串NS12-NS32可以对应于第二列。电联接至第三位线BL3的NAND字符串NS13-NS33可以对应于第三列。电联接至一个源极选择线SSL的NAND字符串NS可以形成一行。电联接至第一源极选择线SSL1的NAND字符串NS11-NS13可以形成第一行。电联接至第二源极选择线SSL2的NAND字符串NS21-NS23可以形成第二行。电联接至第三源极选择线SSL3的NAND字符串NS31-NS33可以形成第三行。

在每个NAND字符串NS中，可定义高度。在每个NAND字符串NS中，邻近地选择晶体管GST的存储单元MC1的高度可具有例如值“1”。在每个NAND字符串NS中，当从基板5111测量时，存储单元的高度可随着存储单元靠近源极选择晶体管SST而增加。例如，在每个NAND字符串NS中，邻近源极选择晶体管SST的存储单元MC6的高度可具有例如值“7”。

布置在相同行中的NAND字符串NS的源极选择晶体管SST可共享源极选择线SSL。布置在不同行中的NAND字符串NS的源极选择晶体管SST可分别电联接至不同的源极选择线SSL1、SSL2和SSL3。

相同行中的NAND字符串NS中的相同高度处的存储单元可共享字线WL。例如，在相同高度处，电联接至不同行中的NAND字符串NS的存储单元MC的字线WL可被彼此电联接。相同行的NAND字符串NS中相同高度处的虚拟存储单元DMC可共享虚拟字线DWL。例如，在相同高度或水平处，电联接至不同行中的NAND字符串NS的虚拟存储单元DMC的虚拟字线DWL可被彼此电联接。

位于相同水平或高度或层处的字线WL或虚拟字线DWL可在设置有在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293的各个层处彼此电联接。在第一方向上延伸的导电材料区域5211-5291、5212-5292和5213-5293可通过接触部共同电联接至上层。换言之，在相同行中的NAND字符串NS的地选择晶体管GST可共享地选择线GSL。进一步地，在不同行中的NAND字符串NS的地选择晶体管GST可共享地选择线GSL。例如，NAND字符串NS11-NS13、NS21-NS23和NS31-NS33可共同电联接至地选择线GSL。

公共源线CSL可共同电联接至NAND字符串NS。在基板5111上方的有源区域上方，第一至第四掺杂区域5311-5314可被电联接。第一至第四掺杂区域5311-5314可以通过接触部共同的电联接至上层。

例如，如图8中所示，相同高度或水平的字线WL可被互相电联接。因此，当选择特定高度处的字线WL时，电联接至被选择的字线WL的所有NAND字符串NS可被选择。在不同行中的NAND字符串NS可电联接至不同源极选择线SSL。因此，在电联接至相同字线WL的NAND字符串NS中，通过选择源极选择线SSL1-SSL3中的一个，未选择的行中的NAND字符串NS可与位线BL1-BL3电隔离。换言之，通过选择源极选择线SSL1-SSL3中的一个，布置在作为选择的源极线的相同行的NAND字符串NS可被选择。此外，通过选择位线BL1-BL3中的一个，布置在作为选择的位线的相同列的NAND字符串NS可被选择。因此，仅布置在作为选择的源极线的相同行和作为选择的位线的相同列中的NAND字符串NS可以被选择。

在每个NAND字符串NS中，可设置虚拟存储单元DMC。在图8中，例如，虚拟存储单元DMC可在每个NAND字符串NS中被设置在第三存储单元MC3和第四存储单元MC4之间。例如，第一至第三存储单元MC1-MC3可设置在虚拟存储单元DMC和地选择晶体管GST之间。第四至第六存储单元MC4-MC6可设置在虚拟存储单元DMC和源极选择晶体管SST之间。每个NAND字符串NS的存储单元MC可被虚拟存储单元DMC划分成两(2)个存储单元组。在划分的存储单元组中，邻近地选择晶体管GST的存储单元例如MC1-MC3可被称为较低存储单元组，且邻近源极选择晶体管SST的剩余存储单元例如MC4-MC6可被称为较高存储单元组。

在下文中，将参照图9-图11做出详细说明，图9-图11示出根据一个实施例的通过不同于第一结构的三维(3D)非易失性存储装置而实现的存储器系统中的存储器装置。

特别地，图9是示意性说明利用不同于上文参照图5-图8所述的第一结构的三维(3D)非易失性存储装置来实现的存储器件的透视图。图10是示出沿图9的线VII-VII＇截取的存储块BLKj的截面图。

参照图9和图10，存储块BLKj可包括在第一至第三方向上延伸的结构且可包括基板6311。基板6311可以包括掺杂第一型杂质的硅材料。例如，基板6311可包括掺杂有p-型杂质的硅材料。基板6311可以是p-型阱，例如袋p阱。基板6311可以进一步包括围绕p-型阱的n-型阱。尽管在描述的实施例中，基板6311示例为p-型硅，但应注意的是基板6311不限于p-型硅。

在x轴方向和y轴方向上延伸的第一至第四导电材料区域6321-6324被设置在基板6311上方。第一至第四导电材料区域6321-6324可在z轴方向上隔开预设距离。

在x轴方向和y轴方向上延伸的第五至第八导电材料区域6325-6328可设置在基板6311上方。第五至第八导电材料区域6325-6328可在z轴方向上隔开预设距离。第五至第八导电材料区域6325-6328可在y轴方向上与第一至第四导电材料区域6321-6324隔开。

可设置穿过第一至第四导电材料区域6321-6324的多个下部柱状物DP。每个下部柱状物DP在z轴方向上延伸。而且，可设置穿过第五至第八导电材料区域6325-6328的多个上部柱状物UP。每个上部柱状物UP在z轴方向上延伸。

下部柱状物DP和上部柱状物UP中的每个可包括内部材料6361、中间层6362和表面层6363。中间层6362可用作单元晶体管的通道。表面层6363可包括阻断介电层、电荷储存层和隧穿介电层。

下部柱状物DP和上部柱状物UP可通过管栅PG彼此电联接。管栅PG可被设置在基板6311中。例如，管栅PG可包括与下部柱状物DP和上部柱状物UP相同的材料。

在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可包括n-型硅材料。第二类型的掺杂材料6312可用作公共源线CSL。

漏极6340可设置在上部柱状物UP上方。漏极6340可包括n-型硅材料。在y轴方向上延伸的第一上部导电材料区域6351和第二上部导电材料区域6352可设置在漏极6340上方。

第一上部导电材料区域6351和第二上部导电材料区域6352可沿x轴方向上隔开。第一上部导电材料区域6351和第二上部导电材料区域6352可由金属形成。第一上部导电材料区域6351和第二上部导电材料区域6352和漏极6340可通过接触插头彼此电联接。第一上部导电材料区域6351和第二上部导电材料区域6352分别作为第一位线BL1和第二位线BL2。

第一导电材料6321可用作源极选择线SSL。第二导电材料6322可用作第一虚拟字线DWL1。第三导电材料区域6323和第四导电材料区域6324分别作为第一主字线MWL1和第二主字线MWL2。第五导电材料区域6325和第六导电材料区域6326分别作为第三主字线MWL3和第四主字线MWL4。第七导电材料6327可用作第二虚拟字线DWL2。第八导电材料6328可用作漏极选择线DSL。

下部柱状物DP和邻近下部柱状物DP的第一至第四导电材料区域6321-6324可以形成下部字符串。上部柱状物UP和邻近上部柱状物UP的第五至第八导电材料区域6325-6328可以形成上部字符串。下部字符串和上部字符串可通过管栅PG彼此电联接。下部字符串的一端可电联接至作为公共源线CSL的第二类型的掺杂材料6312。上部字符串的一端可通过漏极6340电联接至对应的位线。一个下部字符串和一个上部字符串可以形成一个单元字符串，其电联接在作为公共源线CSL的掺杂材料6312和作为位线BL的上部导电材料层6351-6352中的对应的一个之间。

例如，下部字符串可包括源极选择晶体管SST、第一虚拟存储单元DMC1、以及第一主存储单元MMC1和第二主存储单元MMC2。上部字符串可包括第三主存储单元MMC3、第四主存储单元MMC4、第二虚拟存储单元DMC2和漏极选择晶体管DST。

在图9和图10中，上部字符串和下部字符串可形成NAND字符串NS。NAND字符串NS可以包括多个晶体管结构TS。由于上文参照图7详细地描述了包括在图9和图10中的NAND字符串NS中的晶体管结构，所以在此将省略其详细说明。

图11是示出具有如上参照图9和图10所述的第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出形成第二结构中的存储块BLKj中的一对的第一字符串ST1和第二字符串ST2。

参照图11，在具有第二结构的存储块BLKj中，多个单元字符串可以定义多个对的这种方式来设置，其中，单元字符串中的每个都利用如上参照图9和图10所述的通过管栅PG电联接的一个上部字符串和一个下部字符串来实现。

例如，在具有第二结构的存储块BLKj中，存储单元CG0-CG31沿第一通道CH1(未示出)堆叠，例如，至少一个源极选择栅SSG1和至少一个漏极选择栅DSG1可形成第一字符串ST1，并且存储单元CG0-CG31沿第二通道CH2(未示出)堆叠，例如，至少一个源极选择栅SSG2和至少一个漏极选择栅DSG2可形成第二字符串ST2。

第一字符串ST1和第二字符串ST2可电联接至相同漏极选择线DSL和相同源极选择线SSL。第一字符串ST1可以电联接至第一位线BL1。第二字符串ST2可以电联接至第二位线BL2。

尽管图11示出了第一字符串ST1和第二字符串ST2被电联接至相同漏极选择线DSL和相同源极选择线SSL，但可认为第一字符串ST1和第二字符串ST2可电联接至相同源极选择线SSL和相同位线BL、第一字符串ST1可电联接至第一漏极选择线DSL1并且第二字符串ST2可电联接至第二漏极选择线DSL2。进一步地，可认为第一字符串ST1和第二字符串ST2可电联接至相同漏极选择线DSL和相同位线BL、第一字符串ST1可电联接至第一源极选择线SSL1并且第二字符串ST2可电联接至第二源极选择线SSL2。

以下，将参考图12至16更详细地描述对实施例的存储器系统中存储器装置处理数据操作，例如，响应于从图1的主机102接收的命令向图1的存储器装置150的命令数据处理操作。

图12至图15是示意地说明了向根据本发明的一个实施例的存储器系统的存储器装置数据处理操作的简图。下文，作为示例，描述了图1的存储器系统110执行对应于从图1的主机102接收的命令的命令操作。命令操作可以包括读取和写入操作，并且存储器系统110可以从包括在图1的存储器装置150中的多个存储块读取/向包括在图1的存储器装置150中的多个存储块写入对应于命令的命令数据，例如，读取和写入对应于读取和写入指令的数据。当执行命令操作时，存储器系统110可以在包括在图1的控制器130的存储器144中的缓冲器/缓存中暂时储存命令数据，并且通过搜索/扫描操作确认命令数据的映射数据。

此外，以下，为了简化说明，作为示例，将描述控制器130在存储器系统110中执行数据处理操作。然而，包括在控制器130中的处理器134也可以通过例如FTL执行数据处理操作。当控制器130执行对应于从主机102接收的命令的命令操作时，处理器134可以确认对应于命令操作的映射数据，根据命令操作更新映射数据，并且在存储器装置150的存储块中储存更新的映射数据。每当控制器130执行响应于从主机102接收的命令的命令操作时，处理器134可以搜索储存在存储器装置150的存储块中的映射数据。映射数据可以包括包含逻辑到物理(L2P)地址信息(下文称为“逻辑信息”)的第一映射数据和包含物理到逻辑(P2L)地址信息(下文称为“物理信息”)的第二映射数据。

在实施例中，当控制器130从主机102接收写入命令时，处理器134可以在存储器装置150的存储块(即，用户数据块)中的开放块或自由块中写入(储存)对应于写入命令的用户数据，并在存储器装置150的存储块(即，映射块)中的开放块或自由块中储存对应于用户数据的第一映射数据和第二映射数据。第一映射数据可以包括储存在用户数据块中的用户数据的联结逻辑地址和物理地址的映射信息，即，逻辑信息的L2P映射表，并且第二映射数据可以包括具有用户数据储存在其中的用户数据块的联结物理地址和逻辑地址的映射信息，即，物理信息的P2L映射表。此外，当控制器130从主机102接收读取命令时，处理器134例如在储存在存储块的映射块中的第一映射数据和第二映射数据之间搜索(即扫描)对应于读取命令的用户数据的映射数据，确认具有来自存储块的用户数据的用户数据块，读取储存在用户数据块中的用户数据，并且将用户数据提供至主机102。

特别地，在实施例中，当针对对应于从主机102接收的命令的用户数据执行存储块中的命令操作时，针对命令操作执行储存在存储块中的用户数据的第一映射数据和第二映射数据之间的搜索和确认操作。换言之，搜索并确认(即扫描)用户数据的第一映射数据的逻辑片段，例如L2P片段，以及包括第二映射数据的物理信息的物理片段，例如P2L片段，以执行存储块中的用户数据的命令操作。

在此情况下，为了快速和稳定地分别扫描第一映射数据和第二映射数据中的逻辑片段和物理片段，通过基于用户数据的逻辑信息，例如逻辑页面数量(LPN)或者逻辑地址分类各个逻辑片段和物理片段而生成第一映射数据和第二映射数据。第一映射数据和第二映射数据可以储存在存储器装置150的一个或多个存储块中。当为了执行对应于从主机102接收的命令的命令操作而在第一映射数据和第二映射数据之间扫描时，载入第一映射数据和第二映射数据在包括在控制器130的存储器144中的映射缓存或者映射缓冲器中，并且然后可以更快地执行第一映射数据和第二映射数据的分类的逻辑片段和物理片段的搜索和确认操作。

在实施例中，当控制器130生成映射数据，特别是对应于从主机102接收的写入命令的写入命令操作期间的第二映射数据时，控制器130可以确认对应于将写入存储块的页面的写入命令的用户数据的逻辑地址或者LPN。基于LPN生成并分类P2L片段以配置第二映射数据的P2L映射表，即，以生成第二映射数据。第二映射数据可以储存在存储器装置150的存储块中并且可以在包括在控制器130的存储器144中的映射缓存或者映射缓冲器中载入并管理。

此外，当在写入命令操作期间控制器130更新储存在存储器144中的第二映射数据时，控制器130可以确认用户数据的LPN和第二映射数据的分类的P2L片段中的对应于用户数据的LPN的位置。控制器130可以转移在确认位置处的P2L片段并且在通过转移而变为空白区域的确认位置处重新编码对应于用户数据的P2L片段。更新的第二映射数据的P2L片段也可以基于LPN分类。

因此，为了执行对应于从主机102接收的命令的命令操作，由于基于用户数据的LPN分类第一映射数据和第二映射数据的逻辑片段和物理片段，所以可以快速执行对应于命令的命令数据的LPN的搜索和确认操作。即，可以快速执行对应于命令的命令数据的LPN的第一映射数据和第二映射数据中的扫描。

如上所述，由于载入在控制器130的存储器144中的第二映射数据的P2L片段基于用户数据的LPN分类，所以快速执行对应于对应于从主机102接收的命令的命令数据的P2L片段扫描，使得能够快速执行为了执行命令的命令操作的第一映射数据和第二映射数据的搜索和确认操作。执行命令操作的第一映射数据和第二映射数据的访问速率可以提高，从而快速和稳定地处理命令数据。以下，将参考图12至15更详细地描述存储器系统中的数据处理操作。

参考图12，控制器130可以在存储器装置150的存储块中的数据存储块1250的开放块写入并储存对应于从主机102接收的写入命令的用户数据，并且根据向数据存储块1250的写入操作，向存储器装置150的存储块中的映射存储块1260的开放块生成和储存用户数据的映射数据。

控制器130在存储器装置150的第一映射块1262和第二映射块1264中储存表示用户数据已经储存在存储器装置150的第一至第三数据块(BLOCK0-BLOCK2)1252、1254和1256的页面(PAGE0-PAGE11)中的信息。换言之，控制器130可以在第一映射块1262中储存第一映射数据的逻辑片段，即L2P片段，并且在第二映射块1264中储存第二映射数据的物理片段，即P2L片段。

此外，控制器可以在用户数据储存在存储器装置150中之前缓存并缓冲用户数据。控制器130在包括在控制器130的存储器144中的第一缓冲器1210中缓存并缓冲用户数据，即在用作数据缓冲器/缓存的第一缓冲器1210中储存用户数据的数据片段1212，并且然后将储存在第一缓冲器1210中的数据片段1212写入并储存至存储器装置150的第一至第三数据块1252、1254和1256的页面。

由于用户数据的数据片段1212写入并储存在存储器装置150的第一至第三数据块1252、1254和1256的页面中，控制器130生成第一映射数据和第二映射数据，并且在包括在控制器130的存储器144中的第二缓冲器1220中储存第一映射数据和第二映射数据。控制器130在用作映射缓冲器/缓存的第二缓冲器1220中储存用户数据的第一映射数据的L2P片段1222和第二映射数据的P2L片段1224。

在控制器130的存储器144中，在第二缓冲器1220中，可以储存第一映射数据的L2P片段1222和第二映射数据的P2L片段1224或者可以储存第一映射数据的L2P片段1222的映射列表和第二映射数据的P2L片段1224的映射列表。在此情况下，第一映射数据的L2P片段1222和第二映射数据的P2L片段1224按LPN排序分类并且储存在第二缓冲器1220中，或者表示映射列表的映射片段的索引按LPN排序分类并储存在第二缓冲器1220中。以下，作为示例，将描述第一映射数据的L2P片段1222和第二映射数据的P2L片段1224按LPN排序分类并且储存在第二缓冲器1220中；然而，也可以以基本相同的方式应用各种其他实施例。

此外，控制器130在存储器装置150的第一映射块1262和第二映射块1264分别储存已经储存在第二缓冲器1220中的第一映射数据的L2P片段1222和第二映射数据的P2L片段1224。此外，当为了执行对应于命令的命令操作，对应于从主机102接收的命令的用户数据的第一映射数据和第二映射数据的扫描时，控制器130对储存在第二缓冲器1220中的第一映射数据的L2P片段1222和第二映射数据的P2L片段1224执行扫描，或者将已经储存在存储器装置150的第一映射块1262和第二映射块1264的第一映射数据的L2P片段和第二映射数据的P2L片段载入第二缓冲器1220并且随后对载入第二缓冲器1220的第一映射数据的L2P片段1222和第二映射数据的P2L片段1224执行扫描。以下，作为示例，将描述在存储器装置150的第一数据块1252中写入并储存用户数据的数据片段1212。

参考图13，当从主机102接收写入命令时，控制器130在包括在控制器130的存储器144中的第一缓冲器1210中储存对应于写入命令的用户数据的数据片段1212。例如，控制器130在第一缓冲器1210中储存逻辑页面数量70的数据片段1302(以下，称作“数据70”)、逻辑页面数量20的数据片段1304(以下，称作“数据20”)、逻辑页面数量30的数据片段1306(以下，称作“数据30”)、逻辑页面数量1的数据片段1308(以下，称作“数据1”)、逻辑页面数量60的数据片段1310(以下，称作“数据60”)和逻辑页面数量5的数据片段1312(以下，称作“数据5”)。

然后，控制器130将储存在第一缓冲器1210中的用户数据的数据片段1212写入并储存在包括在存储器装置150的第一数据块1252中的页面中。详细地，在储存在第一缓冲器1210中的用户数据的数据片段1212中，控制器130分别向第一数据块1252的第一页面至第六页面(PAGE0-PAGE5)中储存数据70、数据20、数据30、数据1、数据60和数据5。

此外，控制器130生成表示用户数据的数据片段1212已经写入并储存在包括在存储器装置150的第一数据块1252中的页面中的信息，即第二映射数据的P2L片段1224，并且基于用户数据的LPN分类第二映射数据的P2L片段1224，并且随后将分类的P2L片段1224储存在第二缓冲器1220中。

控制器130通过记录用户数据的LPN 1320以及第二映射数据的P2L映射表中表示用户数据的LPN 1320的物理地址的索引1322而生成第二映射数据的P2L片段1224。更详细地，控制器130生成表示数据70已经储存在第一数据块1252的第一页面(PAGE0)中的P2L片段1334(以下，称作“P2L片段70”)、表示数据20已经储存在第一数据块1252的第二页面(PAGE1)中的P2L片段1328(以下，称作“P2L片段20”)、表示数据30已经储存在第一数据块1252的第三页面(PAGE2)中的P2L片段1330(以下，称作“P2L片段30”)、表示数据1已经储存在第一数据块1252的第四页面PAGE3中的P2L片段1324(以下，称作“P2L片段1”)、表示数据60已经储存在第一数据块1252的第五页面(PAGE4)中的P2L片段1332(以下，称作“P2L片段60”)、以及表示数据5已经储存在第一数据块1252的第六页面(PAGE5)中的P2L片段1326(以下，称作“P2L片段5”)。即，控制器130生成表示用户数据的数据片段1212已经写入并储存在包括在存储器装置150的第一数据块1252中的页面中的第二映射数据的P2L片段1224，例如，生成P2L片段70、P2L片段20(1328)、P2L片段30(1330)、P2L片段1(1324)、P2L片段60(1332)、以及P2L片段5(1326)。

然后，控制器130通过基于用户数据的LPN分类生成的第二映射数据的P2L片段1224而生成和储存第二映射数据。换言之，P2L片段1(1324)、P2L片段5(1326)、P2L片段20(1328)、P2L片段30(1330)、P2L片段60(1332)、以及P2L片段70(1334)按第二映射数据的P2L映射表中的LPN排序分类，并且其中P2L片段1224已经分类的第二映射数据由第二缓冲器1220管理并储存在第二缓冲器1220中并且储存在存储器装置150的第二映射块1264中。以下，将更详细地描述当对应于从主机102接收的写入命令的用户数据的数据片段1212写入并储存在存储器装置150的第一数据块1252中时更新第二映射数据。

参考图14和图15，如上所述，控制器130在第一数据块1252的第一页面至第六页面(PAGE0-PAGE5)中储存数据70、数据20、数据30、数据1、数据60、以及数据5，并且将其中P2L片段1(1324)、P2L片段5(1326)、P2L片段20(1328)、P2L片段30(1330)、P2L片段60(1332)、和P2L片段70(1334)已经基于LPN分类的第二映射数据储存在第二缓冲器1220中。

然后，当从主机102接收写入命令时，控制器130在第一缓冲器1210中储存对应于写入命令的用户数据的数据片段1212，例如，逻辑页面数量50的数据片段1402(以下，称作“数据50”)、逻辑页面数量10的数据片段1404(以下，称作“数据10”)、逻辑页面数量40的数据片段1406(以下，称作“数据40”)、以及逻辑页面数量25的数据片段1408(以下，称作“数据25”)。

此外，为了对应于数据片段1212的储存更新数据片段1212的第二映射数据，控制器130确认储存在第一缓冲器1210中的用户数据的数据片段1212的LPN，例如，数据50(1402)、数据10(1404)、数据40(1406)、和数据25(1408)。此外，控制器130确认储存在第二缓冲器1220中的第二映射数据的P2L片段中的数据50(1402)、数据10(1404)、数据40(1406)、和数据25(1408)的LPN位置。

换言之，如上所述，控制器130在第二映射数据的P2L片段1224中确认对应于储存在第一缓冲器1210中的数据50(1402)、数据10(1404)、数据40(1406)、和数据25(1408)的LPN的位置。在此情况下，由于表示LPN 1420的物理地址的索引1422已经记录在第二映射数据的P2L映射表中并且P2L片段1224已经基于LPN1420分类，控制器130可以快速扫描，即确认与储存在第一缓冲器1210的数据50(1402)、数据10(1404)、数据40(1406)、和数据25(1408)的LPN对应的位置。

例如，在包括储存在图13的第二缓冲器1220中的P2L片段1224的第二映射数据的P2L映射表中，控制器130确认对应于数据50(1402)的LPN的位置在P2L片段30(1330)和P2L片段60(1332)之间，确认对应于数据10(1404)的LPN的位置在P2L片段5(1326)和P2L片段20(1328)之间，确认对应于数据40(1406)的LPN的位置在P2L片段30(1330)和P2L片段60(1332)之间，并且确认对应于数据25(1408)的LPN的位置在P2L片段20(1328)和P2L片段30(1330)之间。

然后，控制器130转移存在于对应于储存在第一缓冲器1210中的数据50(1402)、数据10(1404)、数据40(1406)、和数据25(1408)的LPN的位置中的P2L片段，即转移包括储存在图13的第二缓冲器1220中的P2L片段1224的第二映射数据的P2L映射表中的P2L片段20(1328)、P2L片段30(1330)、以及P2L片段60(1332)。

即，如图14所示的，控制器130转移包括储存在第二缓冲器1220中的P2L片段1224的第二映射数据的P2L映射表中的P2L片段20(1430)、P2L片段30(1434)、和P2L片段60(1440)，从而生成用于容纳储存在第一缓冲器1210中的数据50(1402)、数据10(1404)、数据40(1406)和数据25(1408)的各个空白区域1428、1432、1436和1438。

然后，如图15所示的，控制器130将储存在第一缓冲器1210中的用户数据的数据片段1212写入并储存在包括在存储器装置150的第一数据块1252中的页面中。在此情况下，在储存在第一缓冲器1210中的用户数据的数据片段1212中，控制器130分别向第一数据块1252的第七页面至第十页面(PAGE6-PAGE9)中储存数据50(1502)、数据10(1504)、数据40(1506)和数据25(1508)。

此外，控制器130生成表示用户数据的数据片段1212已经写入并储存在包括在存储器装置150的第一数据块1252中的页面中的信息，即第二映射数据的P2L片段1224，如上所述，基于LPN分类第二映射数据的P2L片段1224，并且随后将分类的P2L片段1224储存在第二缓冲器1220中。

更详细地，在其中已经记录表示LPN 1520的物理地址的索引1522的第二映射数据的P2L映射表中，控制器130生成表示数据50已经储存在第一数据块1252的第七页面(PAGE6)中的P2L片段1538(以下，称作“P2L片段50”)、表示数据10已经储存在第一块1252的第八页面(PAGE7)中的P2L片段1528(以下，称作“P2L片段10”)、表示数据40已经储存在第一数据块1252的第九页面(PAGE8)中的P2L片段1536(以下，称作“P2L片段40”)、以及表示数据25已经储存在第一数据块1252的第十页面(PAGE9)中的P2L片段1532(以下，称作“P2L片段25”)。即，控制器130生成表示用户数据的数据片段1212已经写入并储存在包括在存储器装置150的第一数据块1252中的页面中的第二映射数据的P2L片段1224，例如，P2L片段50(1538)、P2L片段10(1528)、P2L片段40(1536)和P2L片段25(1532)。

然后，控制器130通过基于LPN分类第二映射数据的生成的P2L片段1224而生成和储存第二映射数据。换言之，在第二映射数据的P2L映射表中的通过转移如上所述基于LPN分类的P2L片段1224而生成的空白区域1428、1432、1436和1438中记录P2L片段50(1538)、P2L片段10(1528)、P2L片段40(1536)和P2L片段25(1532)。即，控制器130在第一空白区域1428记录P2L片段10(1528)，在第二空白区域1432记录P2L片段25(1532)，在第三空白区域1436记录P2L片段40(1536)，并且在第四空白区域1438记录P2L片段50(1538)，从而生成第二映射数据。

因此，在其中已经记录表示储存在第二缓冲器1220中的LPN 1520的物理地址的索引1522的第二映射数据的P2L映射表中，控制器130通过按LPN排序分类P2L片段1(1524)、P2L片段5(1526)、P2L片段10(1528)、P2L片段20(1530)、P2L片段25(1532)、P2L片段30(1534)、P2L片段40(1536)、P2L片段50(1538)、P2L片段60(1540)和P2L片段70(1542)生成第二映射数据，并且其中已经分类P2L片段1224的第二映射数据管理并储存在第二缓冲器1220中，并且也储存在包括在存储器装置150中的第二映射块1264中。

如上所述，在实施例中的存储器系统中，用户数据的映射数据，例如第二映射数据的P2L片段基于用户数据的LPN排序分类，存储器装置并且在控制器130的存储器144中包括的映射缓存(例如第二缓冲器1220)中和存储器装置150的存储块中管理并存储。因此，当为了执行对应于命令的命令操作而在第二映射数据的P2L片段中搜索对应于从主机102接收的命令的命令数据的映射数据时，能够快速执行扫描第二映射数据的P2L片段。因此，可以快速处理命令数据，使得能够快速执行命令操作。以下，通过参考图16将更详细地描述实施例中的存储器系统的数据处理操作。

图16是示意地示出根据本发明的一个实施例的存储器系统中处理数据的操作过程的简图。

参考图16，在步骤1610，存储器系统接收对应于从主机接收的命令的命令数据。

在步骤1620，存储器系统确认对应于从主机接收的命令的命令数据的逻辑信息，例如LPN。

在步骤1630，当执行对应于从主机接收的命令的命令操作时，存储器系统确认命令数据的映射数据，例如第二映射数据的P2L片段中对应于命令数据的LPN的位置，以更新对应于命令操作的命令数据的映射数据，并且随后在空白区域转移第二映射数据的P2L片段，以生成第二映射数据的P2L片段中的对应于命令数据的LPN的位置。在步骤1640，存储器系统执行对应于从主机接收的命令的命令操作，例如在存储器装置的存储块中储存对应于从主机接收的写入命令的命令数据。

在步骤1650，存储器系统响应于命令操作(例如，命令数据的存储)更新映射数据(例如第二映射数据的P2L片段)。存储器系统按LPN排序分类、更新并储存第二映射数据的P2L片段。

由于已经参考图12至图15详细描述了对应于从主机接收的命令的命令数据的映射数据的确认，以及通过按LPN排序分类包括在映射数据中的映射片段而生成并更新用户数据的映射数据，将省略其说明。

在根据如上所述的实施例的存储器系统及其操作方法中，能够最小化存储器系统的性能劣化并且同时简化存储器系统的操作，并快速和稳定地向存储器系统的存储器装置的处理数据。

尽管为了说明的目的已经描述了各种实施例，但对于本领域技术人员将明显的是，在不脱离如权利要求所限定的本发明的精神和/或范围的情况下可以做出各种改变和变型。

Claims (20)

1.一种存储器系统，包括：

存储器装置，其包括多个存储块，所述多个存储块中的每个包括多个页面；以及

控制器，其适用于在所述存储块的第一存储块中储存数据，通过基于所述数据的逻辑信息分类映射数据的映射片段而生成所述储存在所述第一存储块中的数据的所述映射数据，并且在所述存储块的第二存储块中储存所述映射数据。

2.如权利要求1所述的存储器系统，其中所述控制器从所述第二存储块向所述控制器的存储器载入所述映射数据，并且针对对应于从主机接收的命令的第一数据的第一映射片段，扫描所述映射数据的分类的映射片段。

3.如权利要求2所述的存储器系统，其中所述控制器基于所述第一数据的逻辑信息通过所述扫描而确认在所述映射数据的分类的映射片段中所述第一映射片段的位置，并且转移所述确认的位置中存在的第二映射片段，从而在所述映射数据中生成空白区域。

4.如权利要求3所述的存储器系统，其中所述控制器在所述第一存储块中储存所述第一数据，并且将对应于所述第一数据向所述第一存储块的储存的所述第一映射片段记录至所述空白区域中，从而更新所述映射数据。

5.如权利要求4所述的存储器系统，其中所述控制器在所述存储器和所述第二存储块中储存所述更新的映射数据。

6.如权利要求2所述的存储器系统，其中所述控制器基于所述第一数据的逻辑信息通过所述扫描而在所述映射数据的分类的映射片段中确认所述第一映射片段，通过所述映射数据中确认的所述第一映射片段读取储存在所述第一存储块中的所述第一数据，并且将所述读取的第一数据提供至所述主机。

7.如权利要求1所述的存储器系统，其中所述控制器在所述映射片段的映射列表中基于所述数据的逻辑信息而分类表示所述数据向所述第一存储块的储存的索引，并且将所述分类的索引储存在所述控制器的存储器中。

8.如权利要求1所述的存储器系统，其中所述数据的逻辑信息包括储存在所述第一存储块中的所述数据的逻辑页面数量(LPN)。

9.如权利要求1所述的存储器系统，其中所述映射片段包括对应于所述数据向所述第一存储块的所述存储的所述数据的物理到逻辑(P2L)片段。

10.如权利要求1所述的存储器系统，其中所述控制器在所述数据的物理到逻辑(P2L)表中按所述数据的逻辑页面数量(LPN)的排序分类表示所述数据向所述第一存储块的储存的索引。

11.一种存储器系统的操作方法，该存储器系统包括每个都具有多个页面的多个存储块，所述操作方法包括：

在所述存储块的第一存储块中储存数据；

通过基于所述数据的逻辑信息分类映射数据的映射片段而生成对应于储存在所述第一存储块中的所述数据的所述映射数据；以及

将所述映射数据储存在所述存储块的第二存储块中。

12.如权利要求11所述的存储器系统的操作方法，进一步包括：

从所述第二存储块向所述控制器的存储器载入所述映射数据；以及

针对对应于从主机接收的命令的第一数据的第一映射片段，扫描所述映射数据的分类的映射片段。

13.如权利要求12所述的存储器系统的操作方法，其中所述映射数据的所述扫描进一步包括：

基于所述第一数据的逻辑信息，通过所述扫描而确认在所述映射数据的分类的映射片段中所述第一映射片段的位置；以及

转移所述确认的位置中存在的第二映射片段，从而在所述映射数据中生成空白区域。

14.如权利要求13所述的存储器系统的操作方法，其中所述映射数据的所述扫描进一步包括：

在所述第一存储块中储存所述第一数据；以及

将对应于所述第一数据向所述第一存储块的储存的所述第一映射片段记录至所述空白区域中，从而更新所述映射数据。

15.如权利要求14所述的存储器系统的操作方法，其中所述映射数据的所述更新包括：

在所述存储器和所述第二存储块中储存所述更新的映射数据。

16.如权利要求12所述的存储器系统的操作方法，其中所述映射数据的所述扫描进一步包括：

基于所述第一数据的逻辑信息，通过所述扫描而在所述映射数据的分类的映射片段中确认所述第一映射片段；以及

通过所述映射数据中确认的所述第一映射片段读取储存在所述第一存储块中的所述第一数据，并且将所述读取的第一数据提供至所述主机。

17.如权利要求11所述的存储器系统的操作方法，其中所述映射数据的所述生成包括：

在所述映射片段的映射列表中基于所述数据的逻辑信息而分类表示所述数据向所述第一存储块的储存的索引；以及

将所述分类的索引储存在所述控制器的存储器中。

18.如权利要求11所述的存储器系统的操作方法，其中所述数据的逻辑信息包括储存在所述第一存储块中的所述数据的逻辑页面数量(LPN)。

19.如权利要求11所述的存储器系统的操作方法，其中所述映射片段包括对应于所述数据向所述第一存储块的所述存储的所述数据的物理到逻辑(P2L)片段。

20.如权利要求11所述的存储器系统的操作方法，其中所述映射数据的所述生成包括：

在所述数据的物理到逻辑(P2L)表中按所述数据的逻辑页面数量(LPN)的排序分类表示所述数据向所述第一存储块的储存的索引。