CN106712751A - 互联装置、现场可编程门阵列器件及其信号传输控制方法 - Google Patents
互联装置、现场可编程门阵列器件及其信号传输控制方法 Download PDFInfo
- Publication number
- CN106712751A CN106712751A CN201611064417.XA CN201611064417A CN106712751A CN 106712751 A CN106712751 A CN 106712751A CN 201611064417 A CN201611064417 A CN 201611064417A CN 106712751 A CN106712751 A CN 106712751A
- Authority
- CN
- China
- Prior art keywords
- sublayer
- data selector
- connection
- connecting line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Abstract
本发明公开了一种互联装置、现场可编程门阵列器件及其信号传输控制方法,在现场可编程门阵列器件中可以设置互联结构,该互联结构包括互联结构层以及连接线;互联结构层包括底层连接子层,该底层连接子层包括至少一个数据选择器,且该底层连接子层中的至少一个数据选择器的输入端通过连接线与外部信号直接连接,输出端与现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接。也即本发明中的互联装置可以通过底层连接子层中的数据选择器直接将外部信号输入到可编程逻辑单元或接口单元,可以减少传输时延,同时通过一个子层就可以实现信号可靠传输,因此可以减少占用面积,更利于现场可编程门阵列器件高度集成发展。
Description
技术领域
本发明涉及集成电路领域,具体涉及一种互联装置、现场可编程门阵列器件及其信号传输控制方法。
背景技术
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL(Programmable Array Logic)、GAL(Generic Array Logic)、CPLD(Complex ProgrammableLogic Device)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(Application Specific Integrated Circuit,ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
基本的FPGA由如下几个部分组成:可配置接口(IO)模块、可配置逻辑单元、可配置互联结构以及其他的特殊单元,如存储结构,运算单元。后者往往用来丰富FPGA的功能,适应市场的多种需求。前面三个部分,构成FPGA的基本结构,其中可配置接口模块的作用是连接外部信号与FPGA,实现FPGA与外部进行通信,根据需要,可以实现各种电平标准;可配置逻辑单元是FPGA实现各种逻辑的基础,通常使用LUT(Look-Up-Table)与Flip_Flop资源实现各种组合逻辑与时序逻辑;最后一部分,可配置互联结构,其作用是用来连接FPGA中各个资源,形成一个满足需求的设计。
因为可配置互联结构是连接FPGA中所有资源,起到桥接作用,所以好的互联结构,既能够使客户充分利用FPGA现有的资源的同时,保证设计的性能,最终又可以保证互联资源占用的面积不至于太大。
一般的,互联结构由两层组成,如图1所示,包括外层1和底层2,外层1包括两个子层11和12,其中11、12以及底层中的21都是由数据选择器MUX构成,当然为了保证信号的强度,MUX内部可以设置buffer以加强信号强度。11子层内的数据选择器输入来源信号是来自其他互联结构的输出,或来自FPGA的接口单元等,11子层内的数据选择器的输出可以连接到其他互联结构内,也可以通过子层12这个中间的数据选择器然后输入到21这一层次中的数据选择器中,最后通过21层中的数据选择器输入到可编程逻辑资源单元或者接口中。根据上述阐述可知,互联结构外部的信号传输到可编程逻辑资源单元或者接口时,其传输路径path是先经过11,然后到12,之后再到21,最后到达可编程逻辑资源单元或者接口。整个传输时延Tsum=T11+T12+T21。传输时延较大,且多层结构的设置也会导致互联结构占用面积大,不利于芯片高度集成发展。
发明内容
本发明要解决的主要技术问题是,提供一种互联装置、现场可编程门阵列器件及其信号传输控制方法,解决现有互联结构信号传输时延大,占用面积大,不利于芯片高度集成发展。
为解决上述技术问题,本发明提供一种互联装置,适用于现场可编程门阵列器件,包括互联结构层以及连接线;
所述互联结构层包括底层连接子层,所述底层连接子层包括至少一个数据选择器;
所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接。
在本发明的一种实施例中,所述互联结构层还包括中间连接子层,所述中间连接子层包括至少一个数据选择器;
所述中间连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接。
在本发明的一种实施例中,所述互联结构层还包括外层连接子层,所述外层连接子层包括至少一个数据选择器;
所述外层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号连接,输出端与所述中间连接子层中的至少一个数据选择器的输入端连接。
在本发明的一种实施例中,所述互联结构层还包括外层连接子层,所述外层连接子层包括至少一个数据选择器;
所述外层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接。
在本发明的一种实施例中,所述连接线包括单线连接线、双线连接线、四线连接线、斜线连接线以及长线连接线中的至少一种;
所述单线连接线连接相邻可编程逻辑资源的信号;
所述双线连接线用于跨一个可编程逻辑资源连接信号;
所述四线连接线用于跨三个可编程逻辑资源连接信号;
所述斜线连接线用于连接对角线上的两个可编程逻辑资源之间的信号;
所述长线连接线用于跨n个可编程逻辑资源连接信号,同时与跨越的第m可编程逻辑资源连接;所述n大于等于4,所述m大于等于1,小于等于n,所述可编程逻辑资源包括显示查找表、存储器、运算单元中的至少一种。
在本发明的一种实施例中,所述外部信号包括由所述现场可编程门阵列器件的至少一个接口单元的输出端输出的信号。
为了解决上述问题,本发明还提供了一种现场可编程门阵列器件,包括可配置逻辑装置、可配置接口装置以及如上所述的互联装置;所述可配置逻辑装置包括至少一个可编程逻辑单元,所述可配置接口装置包括至少一个接口单元;
所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与至少一个所述可编程逻辑单元或接口单元的输入端连接。
在本发明的一种实施例中,还包括与所述可配置逻辑装置和/或可配置接口装置连接的存储装置和运算装置中的至少一个。
为了解决上述问题,本发明还提供了一种现场可编程门阵列器件信号传输控制方法,其特征在于,所述现场可编程门阵列器件包括互联结构层以及连接线,所述互联结构层包括底层连接子层,所述底层连接子层包括至少一个数据选择器;所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接;
所述外部信号直接传输至所述底层连接子层的所述数据选择器,经所述数据选择器传递至所述可编程逻辑单元或接口单元的输入端。
在本发明的一种实施例中,所述互联结构层还包括中间连接子层,所述中间连接子层包括至少一个数据选择器,所述中间连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接;
所述外部信号直接经所述中间连接子层的数据选择器传递至所述底层连接子层的所述数据选择器,并经该底层连接子层的所述数据选择器传递至所述可编程逻辑单元或接口单元的输入端。
本发明的有益效果是:
本发明提供的互联装置、现场可编程门阵列器件及其信号传输控制方法,在现场可编程门阵列器件中可以设置互联结构,该互联结构包括互联结构层以及连接线;互联结构层包括底层连接子层,该底层连接子层包括至少一个数据选择器,且该底层连接子层中的至少一个数据选择器的输入端通过连接线与外部信号直接连接,输出端与现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接。也即本发明中的互联装置可以通过底层连接子层中的数据选择器直接将外部信号输入到可编程逻辑单元或接口单元,相对现有三个子层的传输方式,可以减少两个子层的传输时延,同时通过一个子层就可以实现信号可靠传输,相对现有三个子层设置方式,同时可以减少占用面积,更利于现场可编程门阵列器件高度集成发展。
附图说明
图1为现有互联结构示意图;
图2为本发明实施例一提供的现场可编程门阵列器件结构示意图;
图3为本发明实施例一提供的互联装置结构示意图;
图4为本发明实施例二提供的互联装置结构示意图;
图5为本发明实施例三提供的互联装置结构示意图;
图6为本发明实施例三提供的另一互联装置结构示意图;
图7为本发明实施例四提供的连线类型示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例只是本发明中一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
本实施例提供了一种现场可编程门阵列器件,参见图2所示,可配置接口装置2、互联装置3以及可配置逻辑装置4;其中:可配置接口装置2包括至少一个接口单元,用户可以配置输入输出接口单元与外界进行通信,并保证输入输出电压与电流标准;可配置逻辑装置4包括至少一个可编程逻辑单元,用户可以通过配置可编程逻辑单元来实现各种设计和功能;通过互联装置3可以将输入输出接口单元与可编程逻辑单元连接。
本实施例中的现场可编程门阵列器件还可根据具体应用场景需求而增加丰富功能的各种装置,例如,本实施例中的现场可编程门阵列器件还可包括存储装置和运算装置中的至少一个,且存储装置和运算装置可以与可配置逻辑装置4和可配置接口装置2中的至少一个连接;根据需求可以同时包含存储装置和运算装置,也可以仅包含存储装置和运算装置中的一个。
由于互联装置3是桥接接口单元与可编程逻辑单元的,因此其灵活性和完善性在很大程度上决定了整个系统能否高效完备的完成用户定制的设计。可配置互联装置3如果够丰富,那么用户做设计时,设计中的输出可以通过互联装置3灵活的选择接到各个接口单元或可编程逻辑单元中。同时如果互联装置3做得好的话,互联装置3的面积不应太大,这样整个芯片的成本也比较小。因此,本实施例中设置互联装置3包括互联结构层以及连接线;互联结构层包括底层连接子层,底层连接子层包括至少一个数据选择器;本实施例中底层连接子层中的至少一个数据选择器的输入端通过连接线与外部信号直接连接,输出端与现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接。本实施例中的外部信号是指互联装置3之外的各种信号。也即本实施例中的互联装置3可以通过底层连接子层中的数据选择器直接将外部信号输入到可编程逻辑单元或接口单元,相对现有三个子层的传输方式,可以减少两个子层的传输时延,同时通过一个子层就可以实现信号可靠传输,相对现有三个子层设置方式,同时可以减少占用面积,更利于现场可编程门阵列器件高度集成发展。
为了更好的理解本发明,下面以一种互联装置3的结构示例进行示例说明,但应当理解的是并不限于这种示例结构。参见图3所示,互联装置3的底层连接子层31由多个数据选择器MUX组成,数据选择器MUX的具体类型、具体个数以及具体排列方式等都可以根据具体需求灵活选择设置。参见图3所示,底层连接子层31中的数据选择器可以直接连接到外部信号,该外部信号可以是经由现场可编程门阵列器件的接口单元输入的,也即外部信号包括由现场可编程门阵列器件的至少一个接口单元的输出端输出的信号。因此底层连接子层31中的数据选择器可以直接与用于进行外部信号输入的接口单元连接,当然外部信号通过其他方式输入时,底层连接子层31中的数据选择器也可以通过其他方式外部信号输入源连接。底层连接子层31中的数据选择器可以直接与对应的可编程逻辑单元或接口单元的输入端连接,以输入对应的信号。当然,底层连接子层31中的数据选择器可以直接与可编程逻辑单元或接口单元的输入端连接,也可以通过底层连接子层31内的其他数据选择器间接与可编程逻辑单元或接口单元连接。
可见本实施例中提供的现场可编程门阵列器件,外部信号可以直接通过互联装置的底层连接子层中的数据选择器传输至可编程逻辑单元或接口单元的输入端。也即该外部信号传输的时延就只有T31这一层,相对现有的传输时延Tsum=T11+T12+T21,可以减少T11+T12,因此能提升信号传输效率,同时仅仅利用底层连接子层31这一子层中的数据选择器就能实现外部信号的可靠传输,相对现有三个子层结构的互联装置,可以大大的减少占用面积,提升芯片集成度,以利于减小芯片体积。
实施例二:
本实施例在实施例一的基础上,对本发明中的互联装置结构进行进一步示例说明。
本实施例中,互联装置3结构还可进一步包括中间连接子层,该中间连接子层也包括至少一个数据选择器;该中间连接子层中的至少一个数据选择器的输入端通过连接线与外部信号直接连接,输出端与底层连接子层中的至少一个数据选择器的输入端连接。这样本发明在实施例一的基础上可以提供更多的数据选择器,从而可以提供更多的连接组合方式,提供更丰富的连接方式实现更多信号的传输。
为了更好的理解,本实施例仍以一种具体示例进行示意说明,但应当理解的是并不限于这种示例结构。
参见图4所示,本实施例中的互联装置3的互联结构层除了包括底层连接子层31外,还可以进一步包括中间连接子层32,其中底层连接子层31和中间连接子层32都可以由多个数据选择器组成,且数据选择器MUX的具体类型、具体个数以及具体排列方式等都可以根据具体需求灵活选择设置。参见图4所示,底层连接子层31中的数据选择器可以直接连接到外部信号,该外部信号可以是经由现场可编程门阵列器件的接口单元输入的,也可以通过其他方式输入。同时,参见图4所示,本实施例中中间连接子层32中的数据选择器也可以直接连接到外部信号,该数据选择器的输出端则可以与底层连接子层31中的数据选择器的输入端连接,进而实现不同的信号传输组合方式。
应当理解的是,在本实施例中,可以同时使用底层连接子层31和中间连接子层32中的数据选择器外部信号连接,且连接的外部信号可以各不相同,也可以相同。也可以采用底层连接子层31和中间连接子层32中的一个子层与外部信号连接。
本实施例在实施例一的基础上,进一步提供一层中间连接子层,相对现有三层子层的互联结构,在减少信号传输时延以及减少占用面积的同时,还可以进一步丰富信号传输效率,为用户的设计提供更多的信号传输方式以供选择。
实施例三:
本实施例在上述实施例基础上,对本发明中的互联装置结构进行进一步示例说明。
本实施例中,互联装置3结构还可进一步包括外层连接子层,该外层连接子层也包括至少一个数据选择器;该外层连接子层中的至少一个数据选择器的输入端通过连接线与外部信号直接连接,输出端与底层连接子层中的至少一个数据选择器的输入端连接,也可以选择与中间连接子层中的至少一个数据选择器的输入端连接。这样本发明在上述实施例的基础上可以进一步提供更多的数据传输组合方式,更利于用户设计时的灵活选择。下面对可提供的几种具体连接方式进行示例说明。
参见图5所示,本实施例中的互联装置3的互联结构层除了包括底层连接子层31和中间连接子层32外,还可以进一步包括外层连接子层33,其中底层连接子层31、中间连接子层32以及外层连接子层33都可以由多个数据选择器组成,且数据选择器MUX的具体类型、具体个数以及具体排列方式等都可以根据具体需求灵活选择设置。参见图5所示,底层连接子层31和中间连接子层32中的数据选择器可以直接连接到外部信号,该外部信号可以是经由现场可编程门阵列器件的接口单元输入的,也可以通过其他方式输入。同时,参见图5所示,本实施例中外层连接子层33中的数据选择器也可以直接连接到外部信号,该数据选择器的输出端则可以与中间连接子层32中的数据选择器的输入端连接,通过该中间连接子层32中的数据选择器连接至底层连接子层33内的数据选择器,从而通过底层连接子层33内的数据选择器与对应的可编程逻辑单元或接口单元的输入端连接。
参见图6所示,该图所示方案与图5相比,区别在于在图5所示基础上,本实施例中外层连接子层33中的数据选择器直接连接到外部信号,且该数据选择器的输出端还可以直接与底层连接子层31中的数据选择器的输入端连接,从而通过底层连接子层33内的数据选择器与对应的可编程逻辑单元或接口单元的输入端连接。
可见,本实施例在上述实施例基础上,进一步提供了更全面的信号传输方式,用户设计时可以灵活选择当前需要的信号传输方式进行信号传输。也即用户可以灵活选择传输时延最短的传输方式进行连接,也可以根据实际设计需求选择传输时延相对较长但能更合理实现设计方案的信号传输方式。
实施例四:
本实施例中对上述各实施例中进行连接时所用到的连接线进行示例说明。本实施例提供的连接线包括以下类型中的至少一种:
单线连接线,single wire;
双线连接线,double wire;
四线连接线,quad wire;
斜线连接线,diagonal wire;
长线连接线,long wire。
其中,单线连接线用于连接相邻可编程逻辑资源的信号;
双线连接线用于跨一个可编程逻辑资源连接信号;
四线连接线用于跨三个可编程逻辑资源连接信号;
斜线连接线用于连接对角线上的两个可编程逻辑资源之间的信号;
长线连接线用于跨n个可编程逻辑资源连接信号,同时与跨越的第m可编程逻辑资源连接;n大于等于4,大于等于1,m小于等于n,可编程逻辑资源包括显示查找表、存储器、运算单元中的至少一种。本实施例中的可编程逻辑资源包括显示查找表、存储器、运算单元。下面以n等于15,m等于7进行示例说明,参见图7所示。
为了简便清晰,只列出水平方向部分的线。单线连接线7a的作用是连接相邻可编程逻辑资源的信号;双线连接线7b是当信号需要跨一个可编程逻辑资源的连接;四线连接线7c是当信号需要跨三个可编程逻辑资源的连接;斜线连接线7d主要是保证对角线上两个可编程逻辑资源之间的通信连接;长线连接线7e是长距离的通信,跨15个可编程逻辑资源,同时当跨第7个单元时中间也会引出输出。本实施例提供了多种类型丰富的数据选择器的连线类型保证通信的灵活的同时,保证了性能。但应当理解的是,本实施例中并不限于上述五种类型的连接线,具体可以根据具体应用场景灵活定义更多的类型的连线,从而进一步保证互联资源之间的丰富和灵活的连接。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域3普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种互联装置,适用于现场可编程门阵列器件,其特征在于,包括互联结构层以及连接线;
所述互联结构层包括底层连接子层,所述底层连接子层包括至少一个数据选择器;
所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接。
2.如权利要求1所述的互联装置,其特征在于,所述互联结构层还包括中间连接子层,所述中间连接子层包括至少一个数据选择器;
所述中间连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接。
3.如权利要求2所述的互联装置,其特征在于,所述互联结构层还包括外层连接子层,所述外层连接子层包括至少一个数据选择器;
所述外层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号连接,输出端与所述中间连接子层中的至少一个数据选择器的输入端连接。
4.如权利要求2所述的互联装置,其特征在于,所述互联结构层还包括外层连接子层,所述外层连接子层包括至少一个数据选择器;
所述外层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接。
5.如权利要求1-4任一项所述的互联装置,其特征在于,所述连接线包括单线连接线、双线连接线、四线连接线、斜线连接线以及长线连接线中的至少一种;
所述单线连接线连接相邻可编程逻辑资源的信号;
所述双线连接线用于跨一个可编程逻辑资源连接信号;
所述四线连接线用于跨三个可编程逻辑资源连接信号;
所述斜线连接线用于连接对角线上的两个可编程逻辑资源之间的信号;
所述长线连接线用于跨n个可编程逻辑资源连接信号,同时与跨越的第m可编程逻辑资源连接;所述n大于等于4,所述m大于等于1,小于等于n。
6.如权利要求1-4任一项所述的互联装置,其特征在于,所述外部信号包括由所述现场可编程门阵列器件的至少一个接口单元的输出端输出的信号。
7.一种现场可编程门阵列器件,其特征在于,包括可配置逻辑装置、可配置接口装置以及如权利要求1-6任一项所述的互联装置;所述可配置逻辑装置包括至少一个可编程逻辑单元,所述可配置接口装置包括至少一个接口单元;
所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与至少一个所述可编程逻辑单元或接口单元的输入端连接。
8.如权利要求7所述的现场可编程门阵列器件,其特征在于,还包括与所述可配置逻辑装置和/或可配置接口装置连接的存储装置和运算装置中的至少一个。
9.一种现场可编程门阵列器件信号传输控制方法,其特征在于,所述现场可编程门阵列器件包括互联结构层以及连接线,所述互联结构层包括底层连接子层,所述底层连接子层包括至少一个数据选择器;所述底层连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述现场可编程门阵列器件的可编程逻辑单元或接口单元的输入端连接;
所述外部信号直接传输至所述底层连接子层的所述数据选择器,经所述数据选择器传递至所述可编程逻辑单元或接口单元的输入端。
10.如权利要求9所述的现场可编程门阵列器件信号传输控制方法,其特征在于,所述互联结构层还包括中间连接子层,所述中间连接子层包括至少一个数据选择器,所述中间连接子层中的至少一个数据选择器的输入端通过所述连接线与外部信号直接连接,输出端与所述底层连接子层中的至少一个数据选择器的输入端连接;
所述外部信号直接经所述中间连接子层的数据选择器传递至所述底层连接子层的所述数据选择器,并经该底层连接子层的所述数据选择器传递至所述可编程逻辑单元或接口单元的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611064417.XA CN106712751A (zh) | 2016-11-25 | 2016-11-25 | 互联装置、现场可编程门阵列器件及其信号传输控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611064417.XA CN106712751A (zh) | 2016-11-25 | 2016-11-25 | 互联装置、现场可编程门阵列器件及其信号传输控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106712751A true CN106712751A (zh) | 2017-05-24 |
Family
ID=58933991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611064417.XA Pending CN106712751A (zh) | 2016-11-25 | 2016-11-25 | 互联装置、现场可编程门阵列器件及其信号传输控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106712751A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019114070A1 (zh) * | 2017-12-13 | 2019-06-20 | 京微齐力(北京)科技有限公司 | 一种分布式多功能层结构的fpga芯片 |
CN112731823A (zh) * | 2019-10-28 | 2021-04-30 | 深圳市国微电子有限公司 | Fpga互连线电路及fpga互连线延时降低方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272611A (zh) * | 2008-10-31 | 2011-12-07 | 阿尔特拉公司 | 利用动态模拟测试多路复用器对系统中模拟信号数字化以便诊断的方法 |
CN102495821A (zh) * | 2011-11-16 | 2012-06-13 | 深圳市国微电子股份有限公司 | 一种fpga可编程互连线的延时分析方法 |
CN102710236A (zh) * | 2012-06-06 | 2012-10-03 | 江南大学 | 基于fpga的小波变换实现结构 |
CN103390071A (zh) * | 2012-05-07 | 2013-11-13 | 北京大学深圳研究生院 | 一种可重构算子阵列的层次化互连结构 |
CN105099423A (zh) * | 2014-05-20 | 2015-11-25 | 阿尔特拉公司 | 利用三维晶片堆叠的可扩展的交叉点开关的电路及方法 |
-
2016
- 2016-11-25 CN CN201611064417.XA patent/CN106712751A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272611A (zh) * | 2008-10-31 | 2011-12-07 | 阿尔特拉公司 | 利用动态模拟测试多路复用器对系统中模拟信号数字化以便诊断的方法 |
CN102495821A (zh) * | 2011-11-16 | 2012-06-13 | 深圳市国微电子股份有限公司 | 一种fpga可编程互连线的延时分析方法 |
CN103390071A (zh) * | 2012-05-07 | 2013-11-13 | 北京大学深圳研究生院 | 一种可重构算子阵列的层次化互连结构 |
CN102710236A (zh) * | 2012-06-06 | 2012-10-03 | 江南大学 | 基于fpga的小波变换实现结构 |
CN105099423A (zh) * | 2014-05-20 | 2015-11-25 | 阿尔特拉公司 | 利用三维晶片堆叠的可扩展的交叉点开关的电路及方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019114070A1 (zh) * | 2017-12-13 | 2019-06-20 | 京微齐力(北京)科技有限公司 | 一种分布式多功能层结构的fpga芯片 |
US11211933B2 (en) | 2017-12-13 | 2021-12-28 | Hercules Microelectronics Co., Ltd. | FPGA chip with distributed multifunctional layer structure |
CN112731823A (zh) * | 2019-10-28 | 2021-04-30 | 深圳市国微电子有限公司 | Fpga互连线电路及fpga互连线延时降低方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103778272B (zh) | 使用可编程互联源建立总线互联网络的方法和装置 | |
US5905385A (en) | Memory bits used to couple look up table inputs to facilitate increased availability to routing resources particularly for variable sized look up tables for a field programmable gate array (FPGA) | |
US8051238B2 (en) | On-chip bus architectures with interconnected switch points, semiconductor devices using the same and methods for communicating data in an on-chip bus architecture | |
CN1194702A (zh) | 具有分布ram并提高了单元利用率的现场可编程门阵列 | |
CN106712751A (zh) | 互联装置、现场可编程门阵列器件及其信号传输控制方法 | |
US20110268137A1 (en) | Communication within an integrated circuit including an array of interconnected programmable logic elements | |
CN107957967A (zh) | 经高速串行链路的配置 | |
US11899608B2 (en) | Method and apparatus for providing C-PHY interface via FPGA IO interface | |
WO2019160988A1 (en) | Memory subsystem for system-on-chip | |
CN104796636B (zh) | 用于超大面阵拼接cmos图像传感器的复用型像元控制电路 | |
US9287868B1 (en) | Logic cell for programmable logic device | |
CN108153549B (zh) | 一种分布式多功能层结构的fpga芯片 | |
CN103390071A (zh) | 一种可重构算子阵列的层次化互连结构 | |
CN103259529A (zh) | 一种采用跳跃进位链的集成电路 | |
JP6452719B2 (ja) | フィールドプログラマブルゲートアレイ及び通信方法 | |
CN105610427B (zh) | 一种基于与或非结构的可编程逻辑单元 | |
CN106454183A (zh) | 具有多种控制接口的可配置多路视频交换设备 | |
CN105610429B (zh) | 一种基于与或非结构的可编程逻辑单元 | |
CN205986932U (zh) | 一种fpga交换机 | |
CN100590976C (zh) | 可配置逻辑模块结构 | |
CN106649905A (zh) | 一种利用进位链的工艺映射方法 | |
CN109412962A (zh) | 一种可重配置选路交叉网络及其实现方法 | |
CN203968107U (zh) | 多路复选器 | |
CN101505148A (zh) | 一种clb结构及clb优化方法 | |
CN105680847B (zh) | 一种fpga电路及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170524 |
|
RJ01 | Rejection of invention patent application after publication |