CN106707020B - 脉冲检测装置及脉冲检测方法 - Google Patents

Abstract

本发明提供一种脉冲检测装置及脉冲检测方法，应用于脉冲检测系统，属于信号检测设备技术领域。其中，脉冲检测系统包括：基准时钟源和待检测信号源。脉冲检测装置包括：第一输入装置、第二输入装置和计数处理装置。第一输入装置与待检测信号源耦合，第二输入装置与基准时钟源耦合，第一输入装置和第二输入装置均与计数处理装置耦合，计数处理装置与第二输入装置的控制端耦合。检测过程中，计数处理装置通过检测待检测时钟信号的电平以控制检测过程的开始和结束，保证了检测的时长和待检测时钟信号匹配，进而极大提高了检测的精度。又由于，整个检测过程通过计数处理装置实现自动控制，使得检测过程简单易操作，极大的提高了其便捷性和适用性。

Description

脉冲检测装置及脉冲检测方法

技术领域

本发明涉及信号检测设备技术领域，具体而言，涉及一种脉冲检测装置及脉冲检测方法。

背景技术

随着科学技术的发展和提高，国家电网对于智能电表的时钟精度设定了更高的要求。因此，需要对智能电表进行检测。

在现有技术中，可通过重合脉冲计数的方法对智能电表的时钟精度进行检测。虽然重合脉冲计数方法的检测精度较高，但重合脉冲计数的电路复杂，导致其生产成本高昂，且重合脉冲计数的操作步骤繁琐，进而也严重影响了其实际使用的便捷性和适用性。另外，也可通过待检测智能电表的时钟信号和基准值进行比对，从而获取智能电表的时钟精度。但在该检测技术中，通过该技术进行检测的开始时间和结束时间点难以准确确定，从而导致检测时间产生误差而严重影响了检测的精度；该检测技术的操作步骤也十分繁琐，由于其检测步骤繁琐，导致检测人员对其操作的容错率小，从而容易产生操作失误而严重影响检测的精度；同时，操作步骤的繁琐也严重影响了其实际使用的适用性。

因此，如何能够精确、便捷和适用的对智能电表的时钟精度进行检测是目前业界一大难题。

发明内容

有鉴于此，本发明的目的在于提供一种脉冲检测装置及脉冲检测方法，其能够精确、便捷和适用的对智能电表的时钟精度进行检测。

本发明的实施例是这样实现的：

第一方面，本发明实施例提供了一种脉冲检测装置，应用于脉冲检测系统，所述脉冲检测系统包括：基准时钟源和待检测信号源，所述脉冲检测装置包括：第一输入装置、第二输入装置和计数处理装置。所述第一输入装置与所述待检测信号源耦合，所述第二输入装置与所述基准时钟源耦合，所述第一输入装置和所述第二输入装置均与所述计数处理装置耦合，所述计数处理装置与所述第二输入装置的控制端耦合。所述第一输入装置，用于获取所述待检测信号源输入的待检测时钟信号。所述第二输入装置，用于获取所述基准时钟源输入的基准时钟信号。所述计数处理装置，用于当所检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平时，输出第一控制指令至所述第二输入装置的控制端，以获取所述第二输入装置输出的所述基准时钟信号；当所检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平时，输出第二控制指令至所述第二输入装置的控制端，以暂停获取所述第二输入装置输出的所述基准时钟信号；根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度。

进一步的，所述计数处理装置包括：控制模块、计数模块和处理模块；所述第一输入装置和所述处理模块均与所述控制模块耦合，所述控制模块与所述第二输入装置的控制端耦合，所述第二输入装置与所述计数模块耦合，所述计数模块与所述处理模块耦合。所述计数模块，用于获取所述基准时钟信号中的脉冲个数，并将所述基准时钟信号中的脉冲个数输出到所述处理模块。所述处理模块，用于当检测到所述第一电平时，发出第一触发指令至所述控制模块；当检测到所述第二电平时，发出第二触发指令至所述控制模块；根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度。所述控制模块，用于根据所述第一触发指令发送所述第一控制指令至所述第二输入装置的控制端，以使所述第二输入装置将所述基准时钟信号发送至所述处理模块；根据所述第二触发指令发送所述第二控制指令至所述第二输入装置的控制端，以使所述第二输入装置暂停将所述基准时钟信号发送至所述处理模块。

进一步的，所述控制模块包括：逻辑门电路和第一计数器，所述第一输入装置与所述逻辑门电路的输入端耦合，所述逻辑门电路的控制端与所述处理模块耦合，所述逻辑门电路的输出端与所述第一计数器的输入端耦合，所述第一计数器的输出端与所述第二输入装置的控制端耦合。

进一步的，所述逻辑门电路包括：第一与非门电路；所述第一输入装置与所述第一与非门电路的输入端耦合，所述第一与非门电路的控制端与所述处理模块耦合，所述第一与非门电路的输出端与所述第一计数器耦合。

进一步的，所述第二输入装置包括：第二放大电路和第二与非门电路，所述基准时钟源与所述第二放大电路耦合，所述第二放大电路与所述第二与非门电路的输入端耦合，所述第二与非门电路的控制端与所述第一计数器耦合，所述第二与非门电路的输出端与所述计数模块耦合。

进一步的，所述计数模块包括：第二计数器和第三计数器，所述第二与非门电路与所述第二计数器耦合，所述第二计数器分别与所述第三计数器和所述处理模块耦合，所述第三计数器也与所述处理模块耦合。

进一步的，所述第三计数器的输出端还与所述处理模块的终端端口耦合。

第二方面，本发明实施例提供了一种脉冲检测方法，应用于所述脉冲检测装置，所述方法包括：当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平时，所述计数处理装置输出第一控制指令至所述第二输入装置的控制端，以获取所述第二输入装置输出的所述基准时钟信号。当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平时，所述计数处理装置输出第二控制指令至所述第二输入装置的控制端，以暂停获取所述第二输入装置输出的所述基准时钟信号；所述第一电平与所述第二电平的差值满足预设标准。所述计数处理装置根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度。

进一步的，所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平之前，所述方法还包括：所述计数处理装置输出所述第二控制指令至所述第二输入装置的控制端后，延时第一预设时间后，检测所述第一输入装置的所述待检测时钟信号的电平状态；其中，所述第一预设时间与所述待检测时钟信号的周期满足第一预设关系。进一步的，所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平之前，所述方法还包括：所述计数处理装置输出第一控制指令至所述第二输入装置的控制端之后，延时第二预设时间后，检测所述第一输入装置输出的所述待检测时钟信号的电平状态；其中，所述第二预设时间与所述待检测时钟信号的周期满足第二预设关系。

本发明实施例的有益效果是：

通过第一输入装置能够获取待检测信号源输入的待检测时钟信号，而通过第二输入装置能够获取所述基准时钟源输入的基准时钟信号。

计数处理装置能够检测输入第一输入装置的待检测时钟信号。当计数处理装置所检测到的待检测时钟信号的电平为第一电平时，计数处理装置输出第一控制指令至第二输入装置的控制端。第二输入装置根据第一控制指令能够将获取到的基准时钟信号输出到计数处理装置。而当计数处理装置所检测到的待检测时钟信号的电平为第二电平时，计数处理装置输出第二控制指令至第二输入装置的控制端。第二输入装置根据第二控制指令便能够暂停将获取到的基准时钟信号输出到计数处理装置。由此，在预设时间内计数处理装置间断性的接收基准时钟信号，而接收的基准时钟信号的个数与第一控制指令和第二控制指令之间的间隔时长相关。计数处理装置能够获取自身在预设时间内所接收的基准时钟信号的脉冲个数，从而计数处理装置能够根据预设时间内所接收的基准时钟信号的脉冲个数与基准时钟信号的频率而获得待检测信号源的脉冲精度。

由于在检测的过程中，计数处理装置通过检测待检测时钟信号的电平以控制检测过程的开始和结束，从而保证了检测的时长和待检测时钟信号匹配，进而极大了提高了检测的精度。又由于，整个检测过程通过计数处理装置实现自动控制，从而使得检测过程简单易操作，因此极大的提高了其便捷性和适用性。

本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1示出了本发明实施例提供的一种脉冲检测系统的第一结构框图；

图2示出了本发明实施例提供的一种脉冲检测系统的第二结构框图；

图3示出了本发明实施例提供的一种脉冲检测装置的电路图；

图4示出了本发明实施例提供的一种脉冲检测装置的仿真示意图；

图5示出了本发明实施例提供的一种脉冲检测方法的流程图；

图6示出了本发明实施例提供的一种脉冲检测方法中处理模块获取第一电平之前的流程图；

图7示出了本发明实施例提供的一种脉冲检测方法中处理模块获取第二电平之前的流程图。

图标：10-脉冲检测系统；11-基准时钟源；12-待检测信号源；100-脉冲检测装置；110-第一输入装置；111-第一放大电路；120-第二输入装置；121-第二放大电路；122-第二与非门电路；130-计数处理装置；131-控制模块；132-计数模块；133-处理模块。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。而在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“连接”、“耦合”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图1，本发明实施例提供了一种脉冲检测装置100，该脉冲检测装置100应用于脉冲检测系统10。脉冲检测系统10包括：基准时钟源11和待检测信号源12，而该脉冲检测装置100包括：第一输入装置110、第二输入装置120和计数处理装置130。

基准时钟源11用于生成基准时钟信号。具体地，为提高其测量精度，基准时钟信号的频率可以为10MHz。待检测信号源12用于生成待检测时钟信号。作为一种方式，为便于检测的开始和中断，检测时钟信号信号为频率为1Hz的秒脉冲信号。

第一输入装置110用于获取待检测信号源12输入待检测时钟信号，并将待检测时钟信号放大之后再输出到计数处理装置130。

第二输入装置120用于获取基准时钟源11输入的基准时钟信号，并将基准时钟信号放大。第二输入装置120还根据计数处理装置130输入第一控制指令而将放大后的基准时钟信号输出到计数处理装置130。再者，还根据计数处理装置130输入第二控制指令而暂停将放大的基准时钟信号输出到计数处理装置130。

计数处理装置130用于当检测到第一输入装置110输出的待检测时钟信号的电平为第一电平时，输出第一控制指令至第二输入装置120的控制端，以获取所述第二输入装置120输出的基准时钟信号；当检测到第一输入装置110输出的待检测时钟信号的电平为第二电平时，输出第二控制指令至第二输入装置120的控制端，以暂停获取第二输入装置120输出的基准时钟信号。计数处理装置130还根据预设时间内所接收的基准时钟信号的脉冲个数与基准时钟信号的频率获得待检测信号源12的脉冲精度。作为一种实施方式，在本实施例中，第一控制指令可以为高电平，而第二控制指令可以为低电平，从而第一控制指令和第二控制指令的差值能够满足高低电平之间差值的预设标准，其中，高低电平之间差值的预设标准可以为2伏特至5伏特。

请参阅图2，第一输入装置110可以包括：第一放大电路111；第一放大电路111能够用于获取待检测信号源12输入的待检测时钟信号，并将该待检测时钟信号进行比较放大后输出到计数处理装置130。

如图3所示，第一放大电路111可以包括：第一端口P1、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一比较放大器U1和三端稳压器U2。

第一端口P1能够接收待检测时钟信号。第一端口P1的第一输出管脚与第一电阻R1的一端耦合，第一端口P1的第二输出管脚接地。第一电阻R1的另一端与外部电源耦合。第一电容C1的一端与第一电阻R1的一端耦合，而第一电容C1的另一端接地形成滤波和稳压。第一比较放大器U1的正向输入端与第一端口P1的第一输出管脚耦合以获取待检测时钟信号。第一比较放大器U1的反向输入端与第二电阻R2的一端耦合，第二电阻R2的另一端与外部电源耦合。第一比较放大器U1的反向输入端分别与三端稳压器U2的阴极端和参考电压端耦合，而三端稳压器U2的阳极端接地。作为一种方式，通过第二电阻R2的分压，以及通过三端稳压器U2的稳压以使第一比较放大器U1的反向输入端能够获取适配的工作电压。第一比较放大器U1的反向输入端还与第二电容C2的一端耦合，而第二电容C2的另一端接地形成滤波和稳压。第一比较放大器U1正向供电电源端与外部电源耦合，而第一比较放大器U1的正向供电电源端还与第三电容C3的一端耦合，第三电容C3的另一端接地形成滤波和稳压。第一比较放大器U1的反向供电电源端接地，而第一比较放大器U1的输出端与计数处理装置130耦合。通过第一比较放大器U1的耦合方式，便能够将第一端口P1输入的待检测时钟信号进行比较放大，并将放大后的待检测时钟信号输出。

请参阅图2，第二输入装置120可以包括：第二放大电路121和第二与非门电路122。第二放大电路121能够用于获取基准时钟源11输入的基准时钟信号，并将该基准时钟信号进行放大后输出到第二与非门电路122。作为一种方式，第二与非门电路122用于根据计数处理装置130输入的第一控制指令，而将获取基准时钟信号输出到计数处理装置130。并根据计数处理装置130输入的第二控制指令，而将暂停获取基准时钟信号输出到计数处理装置130。

如图3所示，第二放大电路121以包括：第二端口P2、第五电容C5、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一二极管D1和第一三极管Q1。第二与非门电路122可以包括：第二与非门U3和第六电容C6。

第二端口P2能够获取基准时钟信号。第二端口P2的第一输出管脚与第五电容C5的一端耦合，第二端口P2的第二输出管脚接地。第五电容C5的另一端与第三电阻R3的一端耦合，第三电阻R3的另一端与第一三极管Q1的基极耦合。第一三极管Q1的基极还分别与第四电阻R4的一端和第一二极管D1的阴极端耦合，而第四电阻R4的另一端和第一二极管D1的阳极端均与第一三极管Q1的发射极耦合并接地，以使第一二极管D1对电路形成嵌位作用。第一三极管Q1的集电极与第五电阻R5的一端耦合，第五电阻R5的另一端与外部电源耦合，以使第一三极管Q1的能够获取工作电源。第一三极管Q1的集电极还与第六电阻R6的一端耦合，而通过第六电阻R6的另一端与第二与非门U3的输入端耦合，便能够将获取的基准时钟信号输出到第二与非门U3。第二与非门U3的供电电源端分别与第六电容C6的一端和外部电源耦合，而第六电容C6的另一端接地形成滤波和稳压。第二与非门U3的接地端接地。第二与非门U3的控制端与输出端均与计数处理装置130耦合，从而第二与非门U3能够根据计数处理装置130的控制而将获取的基准时钟信号输出到计数处理装置130。作为一种方式，初始状态下，第二与非门U3的控制端为低电平，从而初始状态下的第二与非门U3输出高电平。

请参阅图2，计数处理装置130可以包括：控制模块131、计数模块132和处理模块133。在本实施例中，控制模块131能够用于根据处理模块133的第一触发指令控制第二输入装置120将基准时钟信号发送至处理模块133，或根据处理模块133的第二触发指令控制第二输入装置120暂停将基准时钟信号发送至处理模块133。其中，第二输入装置120从发送基准时钟信号至暂停发送基准时钟信号为脉冲检测装置100整个检测过程。作为一种方式，控制模块131可以为集成电路芯片。

请参阅图3，控制模块131可以包括：第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第七电容C7、第八电容C8、第十一电容C11和逻辑门电路；其中，逻辑门电路可以包括：第一与非门电路，即为第一与非门U4。控制模块131还可以包括：第一计数器U5。

第七电阻R7的一端与第一比较放大器U1的输出端耦合，而第七电阻R7的另一端与外部电源耦合。第八电阻R8的一端也与第一比较放大器U1的输出端耦合，而第八电阻R8的另一端设有连接端口a。第九电阻R9的一端也与第一比较放大器U1的输出端耦合，而第九电阻R9的另一端与第一与非门U4的输入端耦合，从而第一与非门U4能够获取输入的待检测时钟信号。第一与非门U4的供电电源端分别与第七电容C7的一端和外部电源耦合，而第七电容C7的另一端接地形成滤波和稳压。第一与非门U4的接地端接地。第一与非门U4的控制端设有连接端口b，而第一与非门U4的输出端与第一计数器U5的脉冲信号输入端CLK耦合，进而第一计数器U5能够获取第一与非门U4输出的脉冲信号。第一计数器U5的电源端VCC与外部电源耦合以获取第一计数器U5的工作电源，而第一计数器U5的电源端VCC还与第八电容C8的一端耦合，而第八电容C8的另一端接地形成对第一计数器U5的滤波和稳压。第一计数器U5的复位端MR设有连接端口c，而第一计数器U5的接地端接地。第一计数器U5的输出端Q0与第十电阻R10的一端耦合，而第十电阻R10的另一端与第十一电容C11的一端耦合，第十一电容C11的另一端接地。第十一电容C11的一端还与第二与非门U3的控制端耦合，以使第一计数器U5形成对第二与非门U3的控制。而通过第十电阻R10和第十一电容C11的耦合关系，能够使得第一计数器U5对第二与非门U3的控制更为稳定。

计数模块132可以包括：第九电容C9、第十电容C10、第二计数器U6和第三计数器U7。

第二计数器U6通过其脉冲信号输入端CLK与第二与非门U3的输出端耦合，以获取第二与非门U3输出基准时钟信号。第二计数器U6的电源端VCC与外部电源耦合以获取第二计数器U6的工作电源，而第二计数器U6的电源端VCC还与第九电容C9的一端耦合，而第九电容C9的另一端接地形成对第二计数器U6的滤波和稳压。第二计数器U6的接地端接地，而第二计数器U6的第一输出端Q0、第二输出端Q1、第三输出端Q2和第四输出端Q3均与处理模块133耦合，便能够将获取的基准时钟信号计数后输出到处理模块133。在本实施例中，第二计数器U6的计数位数由第一输出端Q0、第二输出端Q1、第三输出端Q2至第四输出端Q3依次上升。第二计数器U6的第四输出端Q3还与第三计数器U7的脉冲信号输入端CLK耦合，从而第二计数器U6能够将进到高位的脉冲计数输入到第三计数器U7，以使第三计数器U7再次进行进位计数。第三计数器U7的电源端VCC与外部电源耦合以获取第三计数器U7的工作电源，而第三计数器U7的电源端VCC还与第十电容C10的一端耦合，而第十电容C10的另一端接地形成对第三计数器U7的滤波和稳压。第三计数器U7的接地端接地，而第三计数器U7的第一输出端Q0、第二输出端Q1、第三输出端Q2和第四输出端Q3均与处理模块133耦合，便能够将基准时钟信号再次计数后输出到处理模块133。在本实施例中，第三计数器U7的第四输出端Q3还与处理模块133的中断端口耦合，以防止第三计数器U7计数溢出，并将高位交由处理模块133进行处理。

请参阅图2和图3，处理模块133能够用于对整个电路进行控制。作为一种方式，处理模块133可以为：单片机。处理模块133的输出端分别与连接端口a和连接端口b耦合，处理模块133输入端与第二计数器U6和第三计数器U7的输出端均耦合。而处理模块133的复位端分别与连接端口c和连接端口d耦合。

在本实施例中，处理模块133能够检测连接端口a的电平，从而也是检测待检测时钟信号的电平。作为一种方式，初始状态下，处理模块133能够输出低电平至连接端口b，以使第一与非门U4能够输出高电平。处理模块133检测到连接端口a的待检测时钟信号的电平为低电平，此时，处理模块133按照第一预设时间延时后再次检测连接端口a的电平。其中，第一预设时间和待检测时钟信号的周期满足预设关系。而由于待检测时钟信号为频率为1Hz的秒脉冲信号，从而第一预设时间能够满足和待检测时钟信号的半周期呈基数倍的第一预设关系，优选地，第一预设时间可以为0.5秒。从而处理模块133延时后可再检测到连接端口a的待检测时钟信号的电平为高电平，并通过延时检测到高电平而判定待检测时钟信号为秒脉冲信号，避免了干扰信号对于检测的影响。与此同时，处理模块133可向连接端口b发出第一触发指令，其中，第一触发指令包括：第一触发高电平指令和第一触发低电平指令。在本实施例中，处理模块133检测到连接端口a的待检测时钟信号的电平为低电平时，处理模块133发出第一触发高电平指令至连接端口b，以使连接端口b的由低电平置为高电平。而处理模块133按照第一预设时间延时后再次检测连接端口a的电平为高电平时，处理模块133发出第一触发低电平指令至连接端口b，以使连接端口b的由高电平置为低电平。从而第一触发指令能够使得第一与非门U4输出一个下降沿至第一计数器U5，以使第一计数器U5计数后其Q0端输出高电平。

由于处理模块133预设有多种检测模块，每种检测模块均为一定的预设检测时长，从而当开始检测后的时长将达到预设的预设检测时长后，脉冲检测装置100需停止检测。此时，处理模能够再次检测到连接端口a的待检测时钟信号的电平为低电平。此时，处理模块133按照第二预设时间延时后再次检测连接端口a的电平。其中，第二预设时间也能够满足和待检测时钟信号的半周期呈基数倍的第二预设关系，优选地，第二预设时间也可以为0.5秒。从而处理模块133延时后可再检测到连接端口a的待检测时钟信号的电平为高电平，并再次通过延时检测到高电平而判定待检测时钟信号为秒脉冲信号，避免了干扰信号对于检测的影响。与此同时，处理模块133可再向连接端口b发出第二触发指令，其中，第二触发指令包括：第二触发高电平指令和第二触发低电平指令。在本实施例中，处理模块133再次检测到连接端口a的待检测时钟信号的电平为低电平时，处理模块133发出第二触发高电平指令至连接端口b，以使连接端口b的再次由低电平置为高电平。而处理模块133按照第一预设时间延时后再次检测连接端口a的电平为高电平时，处理模块133发出第二触发低电平指令至连接端口b，以使连接端口b的再次由高电平置为低电平。从而第一与非门U4输出一个下降沿至第一计数器U5，以使第一计数器U5根据该下降沿进位计数后其Q0端输出低电平。

再者，由于处理模块133的中断端口与第三计数器U7的第四输出端Q3耦合，从而当第二计数器U6和第三计数器U7输入脉冲个数达到预设的最高位时，此时处理模块133将中断计数，并把脉冲个数进行存储，以使第二计数器U6和第三计数器U7再次由低位开始计数。由于处理模块133能够将二计数器U6和第三计数器U7的计数进行中断存储，从而能够有效减小处理模块133自身的运算负荷，提高了系统的反应时间，进而也提高了控制的精准度。当检测时长达到预设时长时，处理模块133判定检测结束。

需要说明的是，由于处理模块133的复位端分别与连接端口c和连接端口d耦合，从而处理模块133在检测结束能够分别将：第一计数器U5、第二计数器U6和第三计数器U7均进行复位清零，以便于脉冲检测装置100的再次检测。

在本发明实施例中，通过处理模块133对检测过程进行自动控制，从而提高了脉冲检测装置100的适用性。由于处理模块133通过控制与非门和计数器等硬件电路来实现检测的开始和结束，从而提高了控制的准确性和检测精度。再者，由于通过计数器的保持特性和翻转特性进行控制，以使开始检测和停止检测的实现方式相同，继而也极大的简化的控制的繁琐程度，避免了由于复杂的控制过程而带来检测的误差。

请参阅图2、图3和图4，图4为本实施例所提供的一种脉冲检测装置100的信号仿真示意图。图4中：Q1为第一输入装置110输出的待检测时钟信号，Q2为第一与非门U4的输出信号，Q3为第二与非门U3的输出信号，而Q4为第二与非门U3获取的基准时钟信号。当处理模块133以t1为开始时间，开始对待检测时钟信号进行检测，处理模块133能够检测到连接端口a的待检测时钟信号的电平为低电平。处理模块133在t1时刻向连接端口b发出第一触发高电平指令，以使连接端口b的低电平置为高电平。从而在0.5秒以内的t2时刻，第一与非门U4能够获取到待检测时钟信号的高电平，从而第一与非门U4输出低电平。处理模块133按照第一预设时间延时0.5秒后，在t3时刻再次检测连接端口a的电平。从而处理模块133延时后可再检测到连接端口a的待检测时钟信号的电平为高电平。与此同时，处理模块133可向连接端口b发出第一触发低电平指令，以使连接端口b由高电平再次置为低电平。从而第一与非门U4能够根据连接端口b的拉高再置低而输出一个下降沿的脉冲信号至第一计数器U5。第一计数器U5根据该下降沿的脉冲信号而进行计数，并输出为高电平的第一控制指令至第二与非门U3的控制端。第二与非门U3的控制端在t2时刻被第一控制指令置高后，第二与非门U3便能够将基准时钟信号进行反向输出至计数模块132进行脉冲计数，计数模块132则能够将脉冲计数的结果输出到处理模块133。

当检测时长接近预设时长时，脉冲检测装置100需停止检测。此时，处理模能够在t4时刻再次检测到连接端口a的待检测时钟信号的电平为低电平。此时，处理模块133在t4时刻向连接端口b发出第二触发高电平指令，以使连接端口b的低电平再次置为高电平。从而在0.5秒以内的t5时刻，第一与非门U4能够再次获取到待检测时钟信号的高电平，从而第一与非门U4再次输出低电平。处理模块133按照第二预设时间延时0.5秒，在t6时刻再次检测连接端口a的电平。从而处理模块133延时后可再检测到连接端口a的待检测时钟信号的电平为高电平。与此同时，处理模块133可向连接端口b发出第二触发低电平指令，以使连接端口b的电平由高电平再次置为低电平，从而第一与非门U4能够输出再次一个下降沿至第一计数器U5。第一计数器U5根据该下降沿而进行进位计数，并输出低电平的第二控制指令至第二与非门U3的控制端。第二与非门U3的控制端在t5时刻被第二控制指令再次置低后，第二与非门U3便输出高电平，从而暂停了对基准时钟信号的输出，进而处理模块133便暂停获取计数模块132的脉冲计数。此时，检测过程结束。

在本实施例中，处理模块133能够将预设的检测时长内所存储的脉冲个数进行汇总，并将汇总后的脉冲总数与基准时钟信号的频率比对，进而便能够获得待检测信号源12的脉冲精度。例如，检测时长为1秒，脉冲总数为99，而基准时钟信号的频率为100HZ，按照基准时钟信号的频率在1秒内处理模块133能过获取的脉冲总数为100，但处理模块133实际获得的脉冲总数为99，因此待检测时钟信号在1S内的精度为99％。

待检测信号源12在本发明实施例中，通过处理模块133对检测过程进行自动控制，从而提高了脉冲检测装置100的适用性。由于处理模块133通过控制与非门和计数器等硬件电路来实现检测的开始和结束，从而提高了控制的准确性和检测精度。再者，由于通过计数器的保持特性和翻转特性进行控制，以使开始检测和停止检测的实现方式相同，继而也极大的简化的控制的繁琐程度，避免了由于复杂的控制过程而带来检测的误差。

请参阅图5，本法实施例还提供了一种脉冲检测方法，应用于脉冲检测系统。该脉冲检测方法包括：步骤S100、步骤S200和步骤S300。

步骤S100：当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平时，所述计数处理装置输出第一控制指令至所述第二输入装置的控制端，以获取所述第二输入装置输出的所述基准时钟信号。

步骤S200：当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平时，所述计数处理装置输出第二控制指令至所述第二输入装置的控制端，以暂停获取所述第二输入装置输出的所述基准时钟信号；所述第一电平与所述第二电瓶的差值满足预设标准。

步骤S300：所述计数处理装置根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度。

请参阅图5，本法实施例提供的一种脉冲检测方法中，在所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平之前，该脉冲检测方法还包括：步骤S110。

步骤S110：所述计数处理装置输出所述第二控制指令至所述第二输入装置的控制端，延时第一预设时间后，检测所述第一输入装置的所述待检测时钟信号的电平状态；其中，所述第一预设时间与所述待检测时钟信号的周期满足第一预设关系。

请参阅图6，本法实施例提供的一种脉冲检测方法中，在所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平之前，该脉冲检测方法还包括：步骤S210。

步骤S210：所述计数处理装置输出第一控制指令至所述第二输入装置的控制端之后，延时第二预设时间后，检测所述第一输入装置输出的所述待检测时钟信号的电平状态；其中，所述第二预设时间与所述待检测时钟信号的周期满足第二预设关系。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的具体工作过程，可以参考前述装置中的对应过程，在此不再赘述。

综上所述：本法实施例提供了一种脉冲检测装置100及脉冲检测方法，应用于脉冲检测系统10。脉冲检测系统10包括：基准时钟源11和待检测信号源12，而脉冲检测装置100包括：第一输入装置110、第二输入装置120和计数处理装置130；第一输入装置110与待检测信号源12耦合，第二输入装置120与基准时钟源11耦合，第一输入装置110和第二输入装置120均与计数处理装置130耦合，计数处理装置130与第二输入装置120的控制端耦合。

通过第一输入装置110能够获取待检测信号源12输入的待检测时钟信号，而通过第二输入装置120能够获取所述基准时钟源11输入的基准时钟信号。

计数处理装置130能够检测输入第一输入装置110的待检测时钟信号。当计数处理装置130所检测到的待检测时钟信号的电平为第一电平时，计数处理装置130输出第一控制指令至第二输入装置120的控制端。第二输入装置120根据第一控制指令能够将获取到的基准时钟信号输出到计数处理装置130。而当计数处理装置130所检测到的待检测时钟信号的电平为第二电平时，计数处理装置130输出第二控制指令至第二输入装置120的控制端。第二输入装置120根据第二控制指令便能够暂停将获取到的基准时钟信号输出到计数处理装置130。第二输入装置120在将获取到的基准时钟信号输出到计数处理装置130和暂停将获取到的基准时钟信号输出到计数处理装置130之间具有一定时间间隔，而该时间间隔便可以为预设时间。计数处理装置130能够获取自身在预设时间内所接收的基准时钟信号的脉冲个数，从而计数处理装置130能够根据预设时间内所接收的基准时钟信号的脉冲个数与基准时钟信号的频率而获得待检测信号源12的脉冲精度。

由于在检测的过程中，计数处理装置130通过检测待检测时钟信号的电平以控制检测过程的开始和结束，从而保证了检测的时长和待检测时钟信号匹配，进而极大了提高了检测的精度。又由于，整个检测过程通过计数处理装置130实现自动控制，从而使得检测过程简单易操作，因此极大的提高了其便捷性和适用性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种脉冲检测装置，其特征在于，应用于脉冲检测系统，所述脉冲检测系统包括：基准时钟源和待检测信号源，所述脉冲检测装置包括：第一输入装置、第二输入装置和计数处理装置；所述第一输入装置与所述待检测信号源耦合，所述第二输入装置与所述基准时钟源耦合，所述第一输入装置和所述第二输入装置均与所述计数处理装置耦合，所述计数处理装置与所述第二输入装置的控制端耦合；

所述第一输入装置，用于获取所述待检测信号源输入的待检测时钟信号；

所述第二输入装置，用于获取所述基准时钟源输入的基准时钟信号；

所述计数处理装置，用于当所检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平时，输出第一控制指令至所述第二输入装置的控制端，以获取所述第二输入装置输出的所述基准时钟信号；当所检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平时，输出第二控制指令至所述第二输入装置的控制端，以暂停获取所述第二输入装置输出的所述基准时钟信号；根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度；

其中，所述计数处理装置包括：控制模块、计数模块和处理模块；所述第一输入装置和所述处理模块均与所述控制模块耦合，所述控制模块与所述第二输入装置的控制端耦合，所述第二输入装置与所述计数模块耦合，所述计数模块与所述处理模块耦合；

所述计数模块，用于获取所述基准时钟信号中的脉冲个数，并将所述基准时钟信号中的脉冲个数输出到所述处理模块；

所述处理模块，用于当检测到所述第一电平时，发出第一触发指令至所述控制模块；当检测到所述第二电平时，发出第二触发指令至所述控制模块；根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度；

所述控制模块，用于根据所述第一触发指令发送所述第一控制指令至所述第二输入装置的控制端，以使所述第二输入装置将所述基准时钟信号发送至所述处理模块；根据所述第二触发指令发送所述第二控制指令至所述第二输入装置的控制端，以使所述第二输入装置暂停将所述基准时钟信号发送至所述处理模块。

2.根据权利要求1所述的脉冲检测装置，其特征在于，所述控制模块包括：逻辑门电路和第一计数器，所述第一输入装置与所述逻辑门电路的输入端耦合，所述逻辑门电路的控制端与所述处理模块耦合，所述逻辑门电路的输出端与所述第一计数器的输入端耦合，所述第一计数器的输出端与所述第二输入装置的控制端耦合。

3.根据权利要求2所述的脉冲检测装置，其特征在于，所述逻辑门电路包括：第一与非门电路；所述第一输入装置与所述第一与非门电路的输入端耦合，所述第一与非门电路的控制端与所述处理模块耦合，所述第一与非门电路的输出端与所述第一计数器耦合。

4.根据权利要求2所述的脉冲检测装置，其特征在于，所述第二输入装置包括：第二放大电路和第二与非门电路，所述基准时钟源与所述第二放大电路耦合，所述第二放大电路与所述第二与非门电路的输入端耦合，所述第二与非门电路的控制端与所述第一计数器耦合，所述第二与非门电路的输出端与所述计数模块耦合。

5.根据权利要求4所述的脉冲检测装置，其特征在于，所述计数模块包括：第二计数器和第三计数器，所述第二与非门电路与所述第二计数器耦合，所述第二计数器分别与所述第三计数器和所述处理模块耦合，所述第三计数器也与所述处理模块耦合。

6.根据权利要求5所述的脉冲检测装置，其特征在于，所述第三计数器的输出端还与所述处理模块的终端端口耦合。

7.一种脉冲检测方法，其特征在于，应用于如权利要求1-6任一项所述的脉冲检测装置，所述方法包括：

当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平时，所述计数处理装置输出第一控制指令至所述第二输入装置的控制端，以获取所述第二输入装置输出的所述基准时钟信号；

当所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平时，所述计数处理装置输出第二控制指令至所述第二输入装置的控制端，以暂停获取所述第二输入装置输出的所述基准时钟信号；所述第一电平与所述第二电平的差值满足预设标准；

所述计数处理装置根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度；

其中，所述计数处理装置包括：控制模块、计数模块和处理模块；所述第一输入装置和所述处理模块均与所述控制模块耦合，所述控制模块与所述第二输入装置的控制端耦合，所述第二输入装置与所述计数模块耦合，所述计数模块与所述处理模块耦合；所述方法还包括：

所述计数模块获取所述基准时钟信号中的脉冲个数，并将所述基准时钟信号中的脉冲个数输出到所述处理模块；

所述处理模块当检测到所述第一电平时，发出第一触发指令至所述控制模块；当检测到所述第二电平时，发出第二触发指令至所述控制模块；根据预设时间内所接收的所述基准时钟信号的脉冲个数与所述基准时钟信号的频率获得所述待检测信号源的脉冲精度；

所述控制模块根据所述第一触发指令发送所述第一控制指令至所述第二输入装置的控制端，以使所述第二输入装置将所述基准时钟信号发送至所述处理模块；根据所述第二触发指令发送所述第二控制指令至所述第二输入装置的控制端，以使所述第二输入装置暂停将所述基准时钟信号发送至所述处理模块。

8.根据权利要求7所述的脉冲检测方法，其特征在于，所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第一电平之前，所述方法还包括：

所述计数处理装置输出所述第二控制指令至所述第二输入装置的控制端，延时第一预设时间后，检测所述第一输入装置的所述待检测时钟信号的电平状态；其中，所述第一预设时间与所述待检测时钟信号的周期满足第一预设关系。

9.根据权利要求7所述的脉冲检测方法，其特征在于，所述计数处理装置检测到所述第一输入装置输出的所述待检测时钟信号的电平为第二电平之前，所述方法还包括：

所述计数处理装置输出第一控制指令至所述第二输入装置的控制端之后，延时第二预设时间后，检测所述第一输入装置输出的所述待检测时钟信号的电平状态；其中，所述第二预设时间与所述待检测时钟信号的周期满足第二预设关系。