CN106656050A - 一种s波段倍频程高性能频率合成器 - Google Patents

Abstract

本发明属于频率合成器技术领域，特别涉及一种S波段倍频程高性能频率合成器。本发明包括功分网络电路、梳状谱发生器电路、时钟产生电路、DDS电路、第一开关滤波放大电路、混频电路、第二开关滤波放大电路以及接口电路，所述功分网络电路的两个输出端分别连接梳状谱发生器电路的输入端、时钟产生电路的输入端，所述梳状谱发生器电路的输出端连接第一开关滤波放大电路的输入端，所述时钟产生电路的两个输出端分别连接DDS电路的输入端、接口电路的输入端，所述第一开关滤波放大电路的输出端、DDS电路的输出端均连接混频电路的输入端，所述混频电路的输出端连接第二开关滤波放大电路的输入端。本发明具备分辨率高、捷变、低噪声频率的特点。

Description

一种S波段倍频程高性能频率合成器

技术领域

本发明属于频率合成器技术领域，特别涉及一种S波段倍频程高性能频率合成器。

背景技术

宽带频率合成器广泛应用于雷达、对抗、通信、测试仪器仪表等领域设备，目前在频率合成器的实现方法主要有数字直接合成、模拟直接合成、数字锁相合成3种基本形式，而针对不同应用需求的技术指标是与合成方案紧密关联的。

一般雷达、通信系统应用的频率合成器虽然具有低噪声、捷变或高分辨等特点，但几乎不具备倍频程覆盖能力；电子对抗系统及测试仪器仪表系统应用的频率合成器虽然具备宽带甚至超宽带覆盖、高分辨或低噪声能力，但往往都不具备捷变的特点，因此亟需提出一种能够适应各类设备系统及测试系统需求的且具备倍频程覆盖能力、分辨率高、捷变、低噪声频率的高性能频率合成器。

发明内容

本发明为了克服上述现有技术的不足，提供了一种S波段倍频程高性能频率合成器，本发明具备分辨率高、捷变、低噪声频率的特点。

为实现上述目的，本发明采用了以下技术措施：

一种S波段倍频程高性能频率合成器包括功分网络电路、梳状谱发生器电路、时钟产生电路、DDS电路、第一开关滤波放大电路、混频电路、第二开关滤波放大电路以及接口电路，所述功分网络电路的两个输出端分别连接梳状谱发生器电路的输入端、时钟产生电路的输入端，所述梳状谱发生器电路的输出端连接第一开关滤波放大电路的输入端，所述时钟产生电路的两个输出端分别连接DDS电路的输入端、接口电路的输入端，所述第一开关滤波放大电路的输出端、DDS电路的输出端均连接混频电路的输入端，所述混频电路的输出端连接第二开关滤波放大电路的输入端，所述第二开关滤波放大电路的输出端输出频率为2～4GHz的信号；

所述接口电路的输出端分别连接DDS电路的控制端、第一开关滤波放大电路的控制端、第二开关滤波放大电路的控制端；

所述功分网络电路的输入端连接恒温晶振。

优选的，所述第一开关滤波放大电路包括第一衰减网络单元、第一十选一开关单元、第一滤波器单元、第二衰减网络单元、第一二选一开关单元、第二十选一开关单元以及第一放大单元，所述第一衰减网络单元的输入端连接梳状谱发生器电路的输出端，第一衰减网络单元的输出端连接第一十选一开关单元的输入端，所述第一十选一开关单元的输出端连接多个第一滤波器单元的输入端，每一个第一滤波器单元的输出端分别连接一个第二衰减网络单元的输入端，每一个所述第二衰减网络单元的输出端分别连接一个第一二选一开关单元的输入端，多个所述第一二选一开关单元的输出端均连接第二十选一开关单元的输入端，所述第二十选一开关单元的输出端连接第一放大单元的输入端，所述第一放大单元的输出端连接混频电路的输入端；

所述第一十选一开关单元的控制端、多个第一二选一开关单元的控制端、第二十选一开关单元的控制端均连接接口电路的输出端。

优选的，所述第二开关滤波放大电路包括第三衰减网络单元、第一二十选一开关单元、第二滤波器单元、第四衰减网络单元、第二二选一开关单元、第二二十选一开关单元以及第二放大单元，所述第三衰减网络单元的输入端连接混频电路的输出端，第三衰减网络单元的输出端连接第一二十选一开关单元的输入端，所述第一二十选一开关单元的输出端连接多个第二滤波器单元的输入端，每一个第二滤波器单元的输出端分别连接一个第四衰减网络单元的输入端，每一个所述第四衰减网络单元的输出端分别连接一个第二二选一开关单元的输入端，多个所述第二二选一开关单元的输出端均连接第二二十选一开关单元的输入端，所述第二二十选一开关单元的输出端连接第二放大单元的输入端，所述第二放大单元的输出端输出频率为2～4GHz的信号；

所述第一二十选一开关单元的控制端、多个第二二选一开关单元的控制端、第二二十选一开关单元的控制端均连接接口电路的输出端。

优选的，所述梳状谱发生器电路包括第一电阻，所述第一电阻的一端连接第二电阻的一端以及功分网络电路的输出端，所述第二电阻的另一端连接第三电阻的一端以及第一滤波器的输入端，所述第一电阻的另一端、第三电阻的另一端均接地，所述第一滤波器的输出端连接第一电容的一端，所述第一电容的另一端连接第一放大器的输入端，所述第一放大器的输出端分别连接第一电感的一端、第五电容的一端，所述第一电感的另一端分别连接第四电阻的一端、第四电容的一端，所述第四电阻的另一端分别连接第二电容的一端、第三电容的一端，所述第二电容的另一端、第三电容的另一端、第四电容的另一端均接地，所述第五电容的另一端分别连接第五电阻的一端、第六电阻的一端，所述第六电阻的另一端分别连接第二滤波器的输入端以及第七电阻的一端，所述第五电阻的另一端、第七电阻的另一端均接地，所述第二滤波器的输出端连接第六电容的一端，所述第六电容的另一端连接第二放大器的输入端，所述第二放大器的输出端分别连接第二电感的一端、第十电容的一端，所述第二电感的另一端分别连接第八电阻的一端、第九电阻的一端、第九电容的一端，所述第八电阻的另一端连接第七电容的一端以及电源，所述第九电阻的另一端连接第八电容的一端以及电源，所述第七电容的另一端、第八电容的另一端、第九电容的另一端均接地，所述第十电容的另一端分别连接第十一电容的一端、第三电感的一端，所述第三电感的另一端分别连接第四电感的一端、第十二电容的一端，所述第四电感的另一端分别连接第十电阻的一端、第十三电容的一端、第一二极管的负极端，所述第十一电容的另一端、第十二电容的另一端、第十电阻的另一端、第一二极管的正极端均接地，所述第十三电容的另一端连接第三滤波器的输入端，所述第三滤波器的输出端连接第十四电容的一端，所述第十四电容的另一端连接第一开关滤波放大电路的输入端。

进一步的，所述DDS电路包括第一芯片，所述第一芯片的型号为DS852，所述第一芯片的引脚1、引脚64分别连接第十五电容的一端、第十六电容的一端，所述第十五电容的另一端、第十六电容的另一端均接地，第一芯片的引脚59连接第十七电容的一端，第一芯片的引脚60分别连接第十八电容的一端、第十九电容的一端，所述第十七电容的另一端、第十八电容的另一端、第十九电容的另一端均接地；第一芯片的引脚58分别连接第十一电阻的一端、第十二电阻的一端以及第二十电容的一端，所述第十二电阻的另一端连接电源，所述第十一电阻的另一端、第二十电容的另一端均接地，第一芯片的引脚46、引脚48均连接第一变压器的输入端，所述第一变压器的输出端连接混频电路的输入端，第一芯片的引脚38、引脚40分别连接第二十一电容的一端、第二十二电容的一端，所述第二十一电容的另一端连接第十三电阻的一端以及第二变压器的一端，所述第二十二电容的另一端连接第十三电阻的另一端以及第二变压器的另一端；第一芯片的引脚33分别连接第二十三电容的一端、第二十四电容的一端、第二十五电容的一端，所述第二十三电容的另一端、第二十四电容的另一端、第二十五电容的另一端均接地。

进一步的，所述第一变压器的型号为TCM4-19，第二变压器的型号为ETC1-1-13。

进一步的，所述第一放大器的芯片型号为美国Mini-Circuits公司生产的ERA-3SM芯片。

本发明的有益效果在于：

1)、本发明包括功分网络电路、梳状谱发生器电路、时钟产生电路、DDS电路、第一开关滤波放大电路、混频电路、第二开关滤波放大电路以及接口电路，采用DDS电路大大提高了频率分辨率，同时使本频率合成器具备更好的相位噪声性能和杂散抑制性能，梳状谱发生器电路能够产生带宽较宽且较为平坦的谐波谱，因此本发明具备分辨率高、捷变、低噪声频率的特点。

2)、所述第一开关滤波放大电路采用了十选一点频工作模式，第二开关滤波放大电路采用了二十选一开关滤波结构，保证了每路工作带宽不低于100MHz，且带外抑制度优于80dB，所述第一变压器的型号为TCM4-19，第二变压器的型号为ETC1-1-13，因此本发明的成本低廉、易于实现。

附图说明

图1为本发明的电路结构框图；

图2为本发明的第一开关滤波放大电路的电路结构框图；

图3为本发明的第二开关滤波放大电路的电路结构框图；

图4为本发明的梳状谱发生器电路的电路原理图；

图5为本发明的DDS电路的电路原理图。

图中的附图标记含义如下：

10—功分网络电路 20—梳状谱发生器电路

30—时钟产生电路 40—DDS电路

50—第一开关滤波放大电路 51—第一衰减网络单元

52—第一十选一开关单元 53—第一滤波器单元

54—第二衰减网络单元 55—第一二选一开关单元

56—第二十选一开关单元 57—第一放大单元

60—混频电路 70—第二开关滤波放大电路

71—第三衰减网络单元 72—第一二十选一开关单元

73—第二滤波器单元 74—第四衰减网络单元

75—第二二选一开关单元 76—第二二十选一开关单元

77—第二放大单元 80—接口电路

R1～R13—第一电阻～第十三电阻

C1～C25—第一电容～第二十五电容

L1～L4—第一电感～第四电感

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，一种S波段倍频程高性能频率合成器，包括功分网络电路10、梳状谱发生器电路20、时钟产生电路30、DDS电路40、第一开关滤波放大电路50、混频电路60、第二开关滤波放大电路70以及接口电路80，所述功分网络电路10的两个输出端分别连接梳状谱发生器电路20的输入端、时钟产生电路30的输入端，所述梳状谱发生器电路20的输出端连接第一开关滤波放大电路50的输入端，所述时钟产生电路30的两个输出端分别连接DDS电路40的输入端、接口电路80的输入端，所述第一开关滤波放大电路50的输出端、DDS电路40的输出端均连接混频电路60的输入端，所述混频电路60的输出端连接第二开关滤波放大电路70的输入端，所述第二开关滤波放大电路70的输出端输出频率为2～4GHz的信号；所述接口电路80的输出端分别连接DDS电路40的控制端、第一开关滤波放大电路50的控制端、第二开关滤波放大电路70的控制端；所述功分网络电路10的输入端连接100MHz的恒温晶振。

如图2所示，所述第一开关滤波放大电路50包括第一衰减网络单元51、第一十选一开关单元52、第一滤波器单元53、第二衰减网络单元54、第一二选一开关单元55、第二十选一开关单元56以及第一放大单元57，所述第一衰减网络单元51的输入端连接梳状谱发生器电路20的输出端，第一衰减网络单元51的输出端连接第一十选一开关单元52的输入端，所述第一十选一开关单元52的输出端连接多个第一滤波器单元53的输入端，每一个第一滤波器单元53的输出端分别连接一个第二衰减网络单元54的输入端，每一个所述第二衰减网络单元54的输出端分别连接一个第一二选一开关单元55的输入端，多个所述第一二选一开关单元55的输出端均连接第二十选一开关单元56的输入端，所述第二十选一开关单元56的输出端连接第一放大单元57的输入端，所述第一放大单元57的输出端连接混频电路60的输入端；所述第一十选一开关单元52的控制端、多个第一二选一开关单元55的控制端、第二十选一开关单元56的控制端均连接接口电路80的输出端。

每一个第一滤波器单元53的滤波频率均相异，每一个第二衰减网络单元54的衰减值均相异。

如图3所示，所述第二开关滤波放大电路70包括第三衰减网络单元71、第一二十选一开关单元72、第二滤波器单元73、第四衰减网络单元74、第二二选一开关单元75、第二二十选一开关单元76以及第二放大单元77，所述第三衰减网络单元71的输入端连接混频电路60的输出端，第三衰减网络单元71的输出端连接第一二十选一开关单元72的输入端，所述第一二十选一开关单元72的输出端连接多个第二滤波器单元73的输入端，每一个第二滤波器单元73的输出端分别连接一个第四衰减网络单元74的输入端，每一个所述第四衰减网络单元74的输出端分别连接一个第二二选一开关单元75的输入端，多个所述第二二选一开关单元75的输出端均连接第二二十选一开关单元76的输入端，所述第二二十选一开关单元76的输出端连接第二放大单元77的输入端，所述第二放大单元77的输出端输出频率为2～4GHz的信号；所述第一二十选一开关单元72的控制端、多个第二二选一开关单元75的控制端、第二二十选一开关单元76的控制端均连接接口电路80的输出端。

所述接口电路80用来提供控制信号。

每一个第二滤波器单元73的滤波频率均相异，每一个第四衰减网络单元74的衰减值均相异。

如图4所示，所述梳状谱发生器电路20包括第一电阻R1，所述第一电阻R1的一端连接第二电阻R2的一端以及功分网络电路10的输出端，所述第二电阻R2的另一端连接第三电阻R3的一端以及第一滤波器的输入端，所述第一电阻R1的另一端、第三电阻R3的另一端均接地，所述第一滤波器的输出端连接第一电容C1的一端，所述第一电容C1的另一端连接第一放大器的输入端，所述第一放大器的输出端分别连接第一电感L1的一端、第五电容C5的一端，所述第一电感L1的另一端分别连接第四电阻R4的一端、第四电容C4的一端，所述第四电阻R4的另一端分别连接第二电容C2的一端、第三电容C3的一端，所述第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端均接地，所述第五电容C5的另一端分别连接第五电阻R5的一端、第六电阻R6的一端，所述第六电阻R6的另一端分别连接第二滤波器的输入端以及第七电阻R7的一端，所述第五电阻R5的另一端、第七电阻R7的另一端均接地，所述第二滤波器的输出端连接第六电容C6的一端，所述第六电容C6的另一端连接第二放大器的输入端，所述第二放大器的输出端分别连接第二电感L2的一端、第十电容C10的一端，所述第二电感L2的另一端分别连接第八电阻R8的一端、第九电阻R9的一端、第九电容C9的一端，所述第八电阻R8的另一端连接第七电容C7的一端以及电源，所述第九电阻R9的另一端连接第八电容C8的一端以及电源，所述第七电容C7的另一端、第八电容C8的另一端、第九电容C9的另一端均接地，所述第十电容C10的另一端分别连接第十一电容C11的一端、第三电感L3的一端，所述第三电感L3的另一端分别连接第四电感L4的一端、第十二电容C12的一端，所述第四电感L4的另一端分别连接第十电阻R10的一端、第十三电容C13的一端、第一二极管的负极端，所述第十一电容C11的另一端、第十二电容C12的另一端、第十电阻R10的另一端、第一二极管的正极端均接地，所述第十三电容C13的另一端连接第三滤波器的输入端，所述第三滤波器的输出端连接第十四电容C14的一端，所述第十四电容C14的另一端连接第一开关滤波放大电路50的输入端。

如图5所示，所述DDS电路40包括第一芯片，所述第一芯片的型号为DS852，所述第一芯片的引脚1、引脚64分别连接第十五电容C15的一端、第十六电容C16的一端，所述第十五电容C15的另一端、第十六电容C16的另一端均接地，第一芯片的引脚59连接第十七电容C17的一端，第一芯片的引脚60分别连接第十八电容C18的一端、第十九电容C19的一端，所述第十七电容C17的另一端、第十八电容C18的另一端、第十九电容C19的另一端均接地；第一芯片的引脚58分别连接第十一电阻R11的一端、第十二电阻R12的一端以及第二十电容C20的一端，所述第十二电阻R12的另一端连接电源，所述第十一电阻R11的另一端、第二十电容C20的另一端均接地，第一芯片的引脚46、引脚48均连接第一变压器的输入端，所述第一变压器的输出端连接混频电路60的输入端，第一芯片的引脚38、引脚40分别连接第二十一电容C21的一端、第二十二电容C22的一端，所述第二十一电容C21的另一端连接第十三电阻R13的一端以及第二变压器的一端，所述第二十二电容C22的另一端连接第十三电阻R13的另一端以及第二变压器的另一端；第一芯片的引脚33分别连接第二十三电容C23的一端、第二十四电容C24的一端、第二十五电容C25的一端，所述第二十三电容C23的另一端、第二十四电容C24的另一端、第二十五电容C25的另一端均接地。

DS852芯片具备处理速度快，可靠性高的优点。

所述第一变压器的型号为TCM4-19，第二变压器的型号为ETC1-1-13；所述第一放大器的芯片型号为美国Mini-Circuits公司生产的ERA-3SM芯片。

采用100MHz的恒温晶振作为参考频率，其相位噪声指标为≤-155dBc/Hz@1KHz，长期稳定度能达到0.1PPM的指标，功分网络电路10将100MHz的恒温晶振功分为两路一路送给时钟产生电路30生成2400MHz的高速DDS工作时钟及100MHz的接口工作时钟，另一路送至梳状谱发生器电路20同时生成包括2300MHz、2400MHz、2500MHz、2600MHz、2700MHz、3300MHz、3400MHz、3500MHz、3600MHz、3700MHz的多频点信号输出，信号经过第一开关滤波放大电路50后输出一个频点，DDS电路40接收来自时钟产生电路30的信号，生成200～300MHz的可精密跳频信号输出，与第一开关滤波放大电路50的输出信号同时送给混频电路60，混频电路60输出2～4GHz范围的频率信号送至第二开关滤波放大电路70，经过第二开关滤波放大电路70的选频作用后，实现2～4GHz范围内的倍频程、高分辨、捷变、低噪声信号输出。

第二开关滤波放大电路以及接口电路，采用DDS电路大大提高了频率分辨率，同时使本频率合成器具备更好的相位噪声性能和杂散抑制性能，梳状谱发生器电路能够产生带宽较宽且较为平坦的谐波谱，因此本发明具备分辨率高、捷变、低噪声频率的特点。

本发明的输出频率范围2～4GHz，相位噪声≤-115dBc/Hz@1KHz，捷变时间≤1us，杂波抑制≥70dBc，谐波抑制≥30dBc，输出功率+10dBm±0.5dB。

Claims (7)

1.一种S波段倍频程高性能频率合成器，其特征在于：包括功分网络电路(10)、梳状谱发生器电路(20)、时钟产生电路(30)、DDS电路(40)、第一开关滤波放大电路(50)、混频电路(60)、第二开关滤波放大电路(70)以及接口电路(80)，所述功分网络电路(10)的两个输出端分别连接梳状谱发生器电路(20)的输入端、时钟产生电路(30)的输入端，所述梳状谱发生器电路(20)的输出端连接第一开关滤波放大电路(50)的输入端，所述时钟产生电路(30)的两个输出端分别连接DDS电路(40)的输入端、接口电路(80)的输入端，所述第一开关滤波放大电路(50)的输出端、DDS电路(40)的输出端均连接混频电路(60)的输入端，所述混频电路(60)的输出端连接第二开关滤波放大电路(70)的输入端，所述第二开关滤波放大电路(70)的输出端输出频率为2～4GHz的信号；

所述接口电路(80)的输出端分别连接DDS电路(40)的控制端、第一开关滤波放大电路(50)的控制端、第二开关滤波放大电路(70)的控制端；

所述功分网络电路(10)的输入端连接恒温晶振。

2.如权利要求1所述的一种S波段倍频程高性能频率合成器，其特征在于：所述第一开关滤波放大电路(50)包括第一衰减网络单元(51)、第一十选一开关单元(52)、第一滤波器单元(53)、第二衰减网络单元(54)、第一二选一开关单元(55)、第二十选一开关单元(56)以及第一放大单元(57)，所述第一衰减网络单元(51)的输入端连接梳状谱发生器电路(20)的输出端，第一衰减网络单元(51)的输出端连接第一十选一开关单元(52)的输入端，所述第一十选一开关单元(52)的输出端连接多个第一滤波器单元(53)的输入端，每一个第一滤波器单元(53)的输出端分别连接一个第二衰减网络单元(54)的输入端，每一个所述第二衰减网络单元(54)的输出端分别连接一个第一二选一开关单元(55)的输入端，多个所述第一二选一开关单元(55)的输出端均连接第二十选一开关单元(56)的输入端，所述第二十选一开关单元(56)的输出端连接第一放大单元(57)的输入端，所述第一放大单元(57)的输出端连接混频电路(60)的输入端；

所述第一十选一开关单元(52)的控制端、多个第一二选一开关单元(55)的控制端、第二十选一开关单元(56)的控制端均连接接口电路(80)的输出端。

3.如权利要求2所述的一种S波段倍频程高性能频率合成器，其特征在于：所述第二开关滤波放大电路(70)包括第三衰减网络单元(71)、第一二十选一开关单元(72)、第二滤波器单元(73)、第四衰减网络单元(74)、第二二选一开关单元(75)、第二二十选一开关单元(76)以及第二放大单元(77)，所述第三衰减网络单元(71)的输入端连接混频电路(60)的输出端，第三衰减网络单元(71)的输出端连接第一二十选一开关单元(72)的输入端，所述第一二十选一开关单元(72)的输出端连接多个第二滤波器单元(73)的输入端，每一个第二滤波器单元(73)的输出端分别连接一个第四衰减网络单元(74)的输入端，每一个所述第四衰减网络单元(74)的输出端分别连接一个第二二选一开关单元(75)的输入端，多个所述第二二选一开关单元(75)的输出端均连接第二二十选一开关单元(76)的输入端，所述第二二十选一开关单元(76)的输出端连接第二放大单元(77)的输入端，所述第二放大单元(77)的输出端输出频率为2～4GHz的信号；

所述第一二十选一开关单元(72)的控制端、多个第二二选一开关单元(75)的控制端、第二二十选一开关单元(76)的控制端均连接接口电路(80)的输出端。

4.如权利要求3所述的一种S波段倍频程高性能频率合成器，其特征在于：所述梳状谱发生器电路(20)包括第一电阻(R1)，所述第一电阻(R1)的一端连接第二电阻(R2)的一端以及功分网络电路(10)的输出端，所述第二电阻(R2)的另一端连接第三电阻(R3)的一端以及第一滤波器的输入端，所述第一电阻(R1)的另一端、第三电阻(R3)的另一端均接地，所述第一滤波器的输出端连接第一电容(C1)的一端，所述第一电容(C1)的另一端连接第一放大器的输入端，所述第一放大器的输出端分别连接第一电感(L1)的一端、第五电容(C5)的一端，所述第一电感(L1)的另一端分别连接第四电阻(R4)的一端、第四电容(C4)的一端，所述第四电阻(R4)的另一端分别连接第二电容(C2)的一端、第三电容(C3)的一端，所述第二电容(C2)的另一端、第三电容(C3)的另一端、第四电容(C4)的另一端均接地，所述第五电容(C5)的另一端分别连接第五电阻(R5)的一端、第六电阻(R6)的一端，所述第六电阻(R6)的另一端分别连接第二滤波器的输入端以及第七电阻(R7)的一端，所述第五电阻(R5)的另一端、第七电阻(R7)的另一端均接地，所述第二滤波器的输出端连接第六电容(C6)的一端，所述第六电容(C6)的另一端连接第二放大器的输入端，所述第二放大器的输出端分别连接第二电感(L2)的一端、第十电容(C10)的一端，所述第二电感(L2)的另一端分别连接第八电阻(R8)的一端、第九电阻(R9)的一端、第九电容(C9)的一端，所述第八电阻(R8)的另一端连接第七电容(C7)的一端以及电源，所述第九电阻(R9)的另一端连接第八电容(C8)的一端以及电源，所述第七电容(C7)的另一端、第八电容(C8)的另一端、第九电容(C9)的另一端均接地，所述第十电容(C10)的另一端分别连接第十一电容(C11)的一端、第三电感(L3)的一端，所述第三电感(L3)的另一端分别连接第四电感(L4)的一端、第十二电容(C12)的一端，所述第四电感(L4)的另一端分别连接第十电阻(R10)的一端、第十三电容(C13)的一端、第一二极管的负极端，所述第十一电容(C11)的另一端、第十二电容(C12)的另一端、第十电阻(R10)的另一端、第一二极管的正极端均接地，所述第十三电容(C13)的另一端连接第三滤波器的输入端，所述第三滤波器的输出端连接第十四电容(C14)的一端，所述第十四电容(C14)的另一端连接第一开关滤波放大电路(50)的输入端。

5.如权利要求4所述的一种S波段倍频程高性能频率合成器，其特征在于：所述DDS电路(40)包括第一芯片，所述第一芯片的型号为DS852，所述第一芯片的引脚1、引脚64分别连接第十五电容(C15)的一端、第十六电容(C16)的一端，所述第十五电容(C15)的另一端、第十六电容(C16)的另一端均接地，第一芯片的引脚59连接第十七电容(C17)的一端，第一芯片的引脚60分别连接第十八电容(C18)的一端、第十九电容(C19)的一端，所述第十七电容(C17)的另一端、第十八电容(C18)的另一端、第十九电容(C19)的另一端均接地；第一芯片的引脚58分别连接第十一电阻(R11)的一端、第十二电阻(R12)的一端以及第二十电容(C20)的一端，所述第十二电阻(R12)的另一端连接电源，所述第十一电阻(R11)的另一端、第二十电容(C20)的另一端均接地，第一芯片的引脚46、引脚48均连接第一变压器的输入端，所述第一变压器的输出端连接混频电路(60)的输入端，第一芯片的引脚38、引脚40分别连接第二十一电容(C21)的一端、第二十二电容(C22)的一端，所述第二十一电容(C21)的另一端连接第十三电阻(R13)的一端以及第二变压器的一端，所述第二十二电容(C22)的另一端连接第十三电阻(R13)的另一端以及第二变压器的另一端；第一芯片的引脚33分别连接第二十三电容(C23)的一端、第二十四电容(C24)的一端、第二十五电容(C25)的一端，所述第二十三电容(C23)的另一端、第二十四电容(C24)的另一端、第二十五电容(C25)的另一端均接地。

6.如权利要求5所述的一种S波段倍频程高性能频率合成器，其特征在于：所述第一变压器的型号为TCM4-19，第二变压器的型号为ETC1-1-13。

7.如权利要求4所述的一种S波段倍频程高性能频率合成器，其特征在于：所述第一放大器的芯片型号为美国Mini-Circuits公司生产的ERA-3SM芯片。