CN106650411A - 密码算法验证系统 - Google Patents

密码算法验证系统 Download PDF

Info

Publication number
CN106650411A
CN106650411A CN201611061400.9A CN201611061400A CN106650411A CN 106650411 A CN106650411 A CN 106650411A CN 201611061400 A CN201611061400 A CN 201611061400A CN 106650411 A CN106650411 A CN 106650411A
Authority
CN
China
Prior art keywords
module
axi
layer
bus
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611061400.9A
Other languages
English (en)
Inventor
王晓璐
周津
付彦淇
刘超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201611061400.9A priority Critical patent/CN106650411A/zh
Publication of CN106650411A publication Critical patent/CN106650411A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45—Structures or tools for the administration of authentication

Abstract

本发明属于信息安全技术领域，具体涉及一种密码算法验证系统。所述密码算法验证系统包括：控制层、总线层和模块层；控制层含MicroBlaze软核处理器和DMA控制器；总线层含AXI总线和AXI‑APB Bridge协议转换桥；模块层含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；该验证方案实现对几种不同类别密码算法的验证，涉及算法较多、范围较广。该验证结构采用通用的APB类型接口和AXI类型接口，具有可扩展性，可为其他密码算法的验证提供参考。该验证结构嵌入处理器结构，具有一定的可移植性，可为基于其他可编程逻辑器件的验证设计提供借鉴意义。

Description

密码算法验证系统
技术领域
本发明属于信息安全技术领域，具体涉及一种密码算法验证系统。
背景技术
密码算法作为信息安全的核心，在应用实现中逐渐由软件向硬件转变，为了验证加解密算法在实现过程的正确性，需要对密码算法进行有效的验证。
随着集成电路技术的快速发展，采用硬件电路实现密码算法不仅能提高信息处理速度，同时，大大提高了信息传输的安全性和可靠性。与传统的软件加密方法相比，硬件加密具有安全性好，不易被攻击、计算速度快，效率高、成本低、性能可靠等优点，因此，开展密码算法的硬件设计并实现对其的有效验证方案是很有必要的，也是非常有前景的。
一方面，开展密码算法验证方案的设计可以实现对几种常用密码算法的正确性验证；另一方面，该验证方案的可扩展性和可移植性可以为其他算法、其他开发平台设计验证系统提供参考和借鉴意义。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种密码算法验证系统。(二)技术方案
为解决上述技术问题，本发明提供一种密码算法验证系统，所述密码算法验证系统包括：控制层、总线层和模块层；其中，控制层包含MicroBlaze软核处理器和DMA控制器；总线层包含AXI总线和AXI-APB Bridge协议转换桥；模块层包含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；
其中，所述控制层的MicroBlaze软核处理器作为整个验证系统的总调度，由MicroBlaze软核处理器发送控制指令到总线层的AXI总线；
AXI总线接收MicroBlaze软核处理器发送的控制指令后，根据总线协议及AXI-APBBridge协议转换桥将控制指令下达到模块层；
模块层接收总线层AXI总线传输的控制指令后，根据地址译码，相应的模块接收控制指令，并执行相应的验证操作；
其中，SM3算法模块和SM2算法模块的接口类型设计为APB类型，因此需要经过总线层的AXI-APB Bridge协议转换桥进行转接，从而实现控制信息和数据信息的传输；
其中，SM4算法模块与AES算法模块需求的数据量较大，且模块接口设计为AXI-Stream类型，需要借助DMA控制器完成对BRAM存储器的数据访问；
其中，BRAM存储器、GPIO模块和UART模块均为低速的接口模块，设置为直接挂载到总线层的AXI总线上，从而实现控制信息和数据信息的传输。
(三)有益效果
安全密码算法，按照加密策略可分为对称加密、非对称加密、杂凑算法等多种类型，设计硬件系统实现对密码算法的验证，必须满足不同算法的对外数据需求，即实现高速数据传输及有效控制信息的传输。本发明针对几种常用密码算法的加密特点及应用背景，将其分为两类：一类为身份验证时常用的SM2算法和SM3算法，另一类为数据通路上对数据进行加密的SM4算法和AES算法。第一类算法在应用过程不需要频繁的计算，只需完成一次或几次计算即可；第二类算法在应用过程通常需要实时的处理。为了实现计算单元与外部信息交换，必须选择合适的总线接口类型。
本发明根据已有的密码算法硬件设计，提出了验证系统设计方案，系统包含对处理器的选择、总线的选择、密码处理单元的接口设计以及片上系统中各模块之间的连接，最后，如图2所示，基于Xilinx Virtex-7系列开发平台以及ZYNQ系列开发平台对本发明提出的验证方案进行验证实现。
与现有技术相比较，本发明的有益效果：
1、该验证方案实现对几种不同类别密码算法的验证，涉及算法较多、范围较广。
2、该验证结构采用通用的APB类型接口和AXI类型接口，具有一定的可扩展性，可以为其他密码算法的验证提供参考。
3、该验证结构嵌入处理器结构，具有一定的可移植性，可以为基于其他可编程逻辑器件的验证设计提供借鉴意义。
附图说明
图1及图2为本发明技术方案的原理示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
在安全信息处理领域，不同加密算法的计算复杂度、计算量存在明显差异，一部分算法的计算复杂度较高，但计算量较小，另一部分算法虽然具有较低的计算复杂度，但是计算量相对较大。同时，算法的计算顺序、计算结构以及软硬件的划分也极大影响算法的计算效率。
本发明采用软硬件协同设计思想，首先，将密码算法进行合理的软硬件划分，这里主要针对SM2、SM3算法，对于SM4算法和AES算法，则完全由硬件实现。
验证系统整体架构如图1及图2所示，主要包含控制层、总线层和模块层。其中，控制层包含MicroBlaze软核处理器和DMA控制器；总线层包含AXI总线和AXI-APB Bridge协议转换桥；模块层包含SM3算法、SM2算法、SM4算法、AES算法、BRAM存储器、GPIO模块和UART模块。
所述密码算法验证系统包括：控制层、总线层和模块层；其中，控制层包含MicroBlaze软核处理器和DMA控制器；总线层包含AXI总线和AXI-APB Bridge协议转换桥；模块层包含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；
其中，所述控制层的MicroBlaze软核处理器作为整个验证系统的总调度，由MicroBlaze软核处理器发送控制指令到总线层的AXI总线；
AXI总线接收MicroBlaze软核处理器发送的控制指令后，根据总线协议及AXI-APBBridge协议转换桥将控制指令下达到模块层；
模块层接收总线层AXI总线传输的控制指令后，根据地址译码，相应的模块接收控制指令，并执行相应的验证操作；
其中，SM3算法模块和SM2算法模块的接口类型设计为APB类型，因此需要经过总线层的AXI-APB Bridge协议转换桥进行转接，从而实现控制信息和数据信息的传输；
其中，SM4算法模块与AES算法模块需求的数据量较大，且模块接口设计为AXI-Stream类型，需要借助DMA控制器完成对BRAM存储器的数据访问；
其中，BRAM存储器、GPIO模块和UART模块均为低速的接口模块，设置为直接挂载到总线层的AXI总线上，从而实现控制信息和数据信息的传输。
下面将详细阐述验证系统的具体实施方式：
(1)控制层的MicroBlaze软核处理器是整个验证系统的总调度，由MicroBlaze软核处理器发送控制指令到总线层的AXI总线；
(2)AXI总线接收MicroBlaze软核处理器发送的控制指令后，根据总线协议及AXI-APB Bridge协议转换桥将控制指令下达到模块层；
(3)模块层接收总线层AXI总线传输的控制信息后，根据地址译码，相应的模块接收指令，并执行相应的操作；
(4)SM3算法模块和SM2算法模块的接口类型设计为APB类型，因此需要经过总线层的AXI-APB Bridge协议转换桥进行转接，从而实现控制信息和数据信息的传输；
(5)SM4算法与AES算法需求的数据量较大，且模块接口设计为AXI-Stream类型，需要借助DMA控制器完成对BRAM存储器的数据访问；
(6)BRAM存储器、GPIO模块和UART模块均为低速的接口模块，可以直接挂载到总线层的AXI总线上，从而实现控制信息和数据信息的传输。
与现有技术相比较，本发明的有益效果：
1、该验证方案实现对几种不同类别密码算法的验证，涉及算法较多、范围较广。
2、该验证结构采用通用的APB类型接口和AXI类型接口，具有一定的可扩展性，可以为其他密码算法的验证提供参考。
3、该验证结构嵌入处理器结构，具有一定的可移植性，可以为基于其他可编程逻辑器件的验证设计提供借鉴意义。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (1)

1.一种密码算法验证系统，其特征在于，所述密码算法验证系统包括：控制层、总线层和模块层；其中，控制层包含MicroBlaze软核处理器和DMA控制器；总线层包含AXI总线和AXI-APB Bridge协议转换桥；模块层包含SM3算法模块、SM2算法模块、SM4算法模块、AES算法模块、BRAM存储器、GPIO模块和UART模块；
其中，所述控制层的MicroBlaze软核处理器作为整个验证系统的总调度，由MicroBlaze软核处理器发送控制指令到总线层的AXI总线；
AXI总线接收MicroBlaze软核处理器发送的控制指令后，根据总线协议及AXI-APBBridge协议转换桥将控制指令下达到模块层；
模块层接收总线层AXI总线传输的控制指令后，根据地址译码，相应的模块接收控制指令，并执行相应的验证操作；
其中，SM3算法模块和SM2算法模块的接口类型设计为APB类型，因此需要经过总线层的AXI-APB Bridge协议转换桥进行转接，从而实现控制信息和数据信息的传输；
其中，SM4算法模块与AES算法模块需求的数据量较大，且模块接口设计为AXI-Stream类型，需要借助DMA控制器完成对BRAM存储器的数据访问；
其中，BRAM存储器、GPIO模块和UART模块均为低速的接口模块，设置为直接挂载到总线层的AXI总线上，从而实现控制信息和数据信息的传输。
CN201611061400.9A 2016-11-24 2016-11-24 密码算法验证系统 Pending CN106650411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611061400.9A CN106650411A (zh) 2016-11-24 2016-11-24 密码算法验证系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611061400.9A CN106650411A (zh) 2016-11-24 2016-11-24 密码算法验证系统

Publications (1)

Publication Number Publication Date
CN106650411A true CN106650411A (zh) 2017-05-10

Family

ID=58812304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611061400.9A Pending CN106650411A (zh) 2016-11-24 2016-11-24 密码算法验证系统

Country Status (1)

Country Link
CN (1) CN106650411A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196953A (zh) * 2017-12-28 2018-06-22 北京航空航天大学 一种面向异构多源大数据的异构多核并行处理装置及方法
CN109947694A (zh) * 2019-04-04 2019-06-28 上海威固信息技术股份有限公司 一种可重构计算存储融合闪存控制系统
CN112350819A (zh) * 2020-10-23 2021-02-09 四川九洲电器集团有限责任公司 一种全流水线sms4加解密方法及系统
CN108933651B (zh) * 2017-05-27 2021-09-28 佛山芯珠微电子有限公司 基于soc的保密通信系统及保密通信的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904872A (zh) * 2005-07-27 2007-01-31 韩泽耀 网络附加存储系统芯片硬件结构及基于该系统的网络系统
CN103077362A (zh) * 2012-12-27 2013-05-01 深圳先进技术研究院 具有安全机制的gpio ip核
CN103345461A (zh) * 2013-04-27 2013-10-09 电子科技大学 基于fpga的带有加速器的多核处理器片上网络系统
CN104462013A (zh) * 2014-06-26 2015-03-25 深圳奥比中光科技有限公司 一种光学三维传感专用asic芯片系统
CN104572569A (zh) * 2015-01-21 2015-04-29 江苏微锐超算科技有限公司 基于arm和fpga的高性能计算节点及计算方法
CN105137864A (zh) * 2015-07-31 2015-12-09 上海卫星工程研究所 空间飞行器下位机协控制SoC芯片
CN105871893A (zh) * 2016-05-17 2016-08-17 华南理工大学 一种支持iec61850的电力系统测量与通信一体化芯片
CN106127093A (zh) * 2016-06-17 2016-11-16 广州中大微电子有限公司 一种二维码识别芯片及其实现方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1904872A (zh) * 2005-07-27 2007-01-31 韩泽耀 网络附加存储系统芯片硬件结构及基于该系统的网络系统
CN103077362A (zh) * 2012-12-27 2013-05-01 深圳先进技术研究院 具有安全机制的gpio ip核
CN103345461A (zh) * 2013-04-27 2013-10-09 电子科技大学 基于fpga的带有加速器的多核处理器片上网络系统
CN104462013A (zh) * 2014-06-26 2015-03-25 深圳奥比中光科技有限公司 一种光学三维传感专用asic芯片系统
CN104572569A (zh) * 2015-01-21 2015-04-29 江苏微锐超算科技有限公司 基于arm和fpga的高性能计算节点及计算方法
CN105137864A (zh) * 2015-07-31 2015-12-09 上海卫星工程研究所 空间飞行器下位机协控制SoC芯片
CN105871893A (zh) * 2016-05-17 2016-08-17 华南理工大学 一种支持iec61850的电力系统测量与通信一体化芯片
CN106127093A (zh) * 2016-06-17 2016-11-16 广州中大微电子有限公司 一种二维码识别芯片及其实现方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933651B (zh) * 2017-05-27 2021-09-28 佛山芯珠微电子有限公司 基于soc的保密通信系统及保密通信的方法
CN108196953A (zh) * 2017-12-28 2018-06-22 北京航空航天大学 一种面向异构多源大数据的异构多核并行处理装置及方法
CN108196953B (zh) * 2017-12-28 2018-11-23 北京航空航天大学 一种面向异构多源大数据的异构多核并行处理装置及方法
CN109947694A (zh) * 2019-04-04 2019-06-28 上海威固信息技术股份有限公司 一种可重构计算存储融合闪存控制系统
CN112350819A (zh) * 2020-10-23 2021-02-09 四川九洲电器集团有限责任公司 一种全流水线sms4加解密方法及系统

Similar Documents

Publication Publication Date Title
TWI601010B (zh) 用於整合在根複合體中的裝置之方法、設備及系統
Kong et al. PUFatt: Embedded platform attestation based on novel processor-based PUFs
CN105099711B (zh) 一种基于zynq的小型密码机及数据加密方法
CN106650411A (zh) 密码算法验证系统
CN108628791B (zh) 基于pcie接口的高速安全芯片
CN110414244A (zh) 加密卡、电子设备及加密服务方法
CN108345806A (zh) 一种硬件加密卡和加密方法
CN108011716A (zh) 一种密码装置及实现方法
CN102663326B (zh) 用于SoC的数据安全加密模块
CN206712810U (zh) 一种基于pci‑e总线的高速密码卡
CN104021104B (zh) 一种基于双总线结构的协同系统及其通信方法
CN109039591B (zh) 基于fpga的物联网络信息加密系统的实现方法
CN107431694A (zh) 加密密钥取回
CN106022080A (zh) 一种基于PCIe接口的密码卡及该密码卡的数据加密方法
CN106027261B (zh) 基于fpga的luks认证芯片电路及其密码恢复方法
US20190220602A1 (en) Independently recoverable security for processor and peripheral communication
CN108491727B (zh) 一种融合通用计算、可信计算、密码计算的安全处理器
CN104182696A (zh) 一种基于Avalon接口的AES算法IP核的设计方法
CN109344664A (zh) 一种基于fpga对数据进行算法处理的密码卡及其加密方法
CN110532220A (zh) 基于uvm验证方法学的aes验证装置
CN104065486A (zh) 一种加密策略匹配算法模块验证平台及其实现方法
CN106548099A (zh) 一种电路系统安全保护的芯片
Balan et al. A PUF-based cryptographic security solution for IoT systems on chip
Gordon et al. A novel IoT sensor authentication using HaLo extraction method and memory chip variability
CN107979608A (zh) 一种接口可配置的数据加解密传输系统及传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510