CN106648507B - 一种用于嵌入式处理器扩展dvi显示输出的电路及方法 - Google Patents

一种用于嵌入式处理器扩展dvi显示输出的电路及方法 Download PDF

Info

Publication number
CN106648507B
CN106648507B CN201611099475.6A CN201611099475A CN106648507B CN 106648507 B CN106648507 B CN 106648507B CN 201611099475 A CN201611099475 A CN 201611099475A CN 106648507 B CN106648507 B CN 106648507B
Authority
CN
China
Prior art keywords
embedded processor
data
dvi
output
dma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611099475.6A
Other languages
English (en)
Other versions
CN106648507A (zh
Inventor
王振伟
赵元伟
刘光
李明利
郭晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luoyang Institute of Electro Optical Equipment AVIC
Original Assignee
Luoyang Institute of Electro Optical Equipment AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luoyang Institute of Electro Optical Equipment AVIC filed Critical Luoyang Institute of Electro Optical Equipment AVIC
Priority to CN201611099475.6A priority Critical patent/CN106648507B/zh
Publication of CN106648507A publication Critical patent/CN106648507A/zh
Application granted granted Critical
Publication of CN106648507B publication Critical patent/CN106648507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种用于嵌入式处理器扩展DVI显示输出的电路及方法。通过在嵌入式处理器运行内存中开辟一段存储区域作为显示帧存，通过PCIe总线以Bus Master DMA方式进行逐像素逐行传输至FPGA；充分发挥FPGA流水化处理的特性，通过FPGA实现数据串并转换、有效像素数据的提取，并根据设定分辨率输出符合VESA标准的RGB并行视频数据时序，最后将并行RGB视频数据通过一个DVI编码芯片，实现嵌入式处理器扩展DVI视频显示输出。解决了在头盔显示器中通过嵌入式处理器处理生成的视频图像无法通过DVI显示输出的问题。

Description

一种用于嵌入式处理器扩展DVI显示输出的电路及方法
技术领域
本发明属于显示驱动技术领域，具体涉及一种用于嵌入式处理器扩展DVI显示输出的电路及方法。
背景技术
嵌入式处理器以其优良的性能及其较低功耗已经广泛的应用在工业、医疗、航空、航天等领域。在头盔显示器应用中，嵌入式处理器除了要完成对外部传感器的数据进行解算外，还需要把通过机上总线接收到视频数据经过特定处理后能够直接显示输出。而像P2020等嵌入式处理器多数都不具备能够直接显示输出视频的能力，往往需要借助其他的专用的显示处理芯片(例如GPU处理器)来实现，实现架构复杂，软硬件开销大，实时性较低。
发明内容
本发明提供了一种用于嵌入式处理器扩展DVI显示输出的电路及方法，以解决现有嵌入式处理器无法直接显示输出处理后的视频图像的问题，实现架构简单，软硬件开销较小，实时性高。
本发明的技术方案为：
所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：由嵌入式处理器，FPGA芯片和DVI编码芯片组成；
嵌入式处理器处理生成的图像画面数据存入在内存中开辟的指定的帧缓存区域；嵌入式处理器控制FPGA芯片通过PCIe总线以Bus Master DMA方式从嵌入式处理器内存中指定的帧缓存区域逐像素读取数据；FPGA芯片实现数据串并转换及提取有效像素数据，并根据设定的分辨率按照VESA标准的输出RGB并行视频数据；FPGA芯片输出的RGB并行视频数据通过DVI编码芯片实现DVI视频数据的输出。
进一步的优选方案，所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：所述帧缓存区域为物理地址连续的帧缓存区域。
进一步的优选方案，所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：一帧图像数据通过DMA数据传输的次数由图像大小和一次DMA传输的字节数决定；每次DMA传输开始时机由FPGA芯片产生的表示上一次传输数据输出即将完成的中断信号触发。
进一步的优选方案，所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：一次DMA传输最大不超过4096bytes，能够通过多次DMA传输完成一帧图像数据的传输。
进一步的优选方案，所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：FPGA芯片采用串行流水线架构实现数据串并转换、有效像素数据的提取以及按照VESA标准的输出并行RGB视频数据。
所述一种用于嵌入式处理器扩展DVI显示输出的方法，其特征在于：包括以下步骤：
步骤1：在嵌入式处理器运行内存中开辟一段物理地址连续的区域作为帧缓存区域；
步骤2：通过嵌入式处理器将处理生成的图像数据放入所述帧缓存区域；
步骤3：嵌入式处理器控制FPGA芯片利用PCIe总线以Bus Master DMA方式从所述的帧缓存区域逐像素读取图像数据，一次DMA传输最大不超过4096bytes；
步骤4：在FPGA芯片中实现数据串并转换及有效像素数据提取，并根据设定的分辨率输出符合VESA标准的并行RGB数据；
步骤5：待上次DMA传输像素数据即将输出完时，以中断方式通知嵌入式处理器，并开始下一次DMA数据传输；
步骤6：重复步骤3～步骤5；直至一帧图像数据传输完成；
步骤7：重复步骤6，实现图像数据的连续显示输出。
有益效果
本发明的有益成果是：本发明通过嵌入式处理器自带的PCIe接口，采用简单的架构和较少的软硬件开销，实现了嵌入式处理器直接DVI扩展显示输出，满足了在特定头盔显示器应用，拓展了嵌入式处理器应用范围。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1：嵌入式处理器扩展DVI显示输出的硬件架构
图2：一帧图像DMA数据传输流程图；
图3：FPGA内部逻辑实现框图；
图4：本发明工作流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
本发明提供了一种用于嵌入式处理器扩展DVI显示输出的电路及方法，以解决现有嵌入式处理器无法直接显示输出处理后的视频图像的问题，实现架构简单，软硬件开销较小，实时性高。
如图1所示，一种用于嵌入式处理器扩展DVI显示输出的电路由嵌入式处理器，小型低容量FPGA芯片和DVI编码芯片组成。
嵌入式处理器处理生成的图像画面数据存入在内存中开辟的指定的帧缓存区域，优选物理地址连续的帧缓存区域。
嵌入式处理器(作为RC)控制FPGA芯片(作为EP)通过PCIe总线以Bus Master DMA方式从嵌入式处理器内存中指定的帧缓存区域逐像素读取数据。其中一帧图像数据通过DMA数据传输的次数由图像大小和一次DMA传输的字节数决定；一次DMA传输最大不超过4096bytes，能够通过多次DMA传输完成一帧图像数据的传输。每次DMA传输开始时机由FPGA芯片产生的表示上一次传输数据输出即将完成的中断信号触发。
FPGA芯片实现数据串并转换及提取有效像素数据，并根据设定的分辨率按照VESA标准的输出RGB并行视频数据。FPGA芯片输出的RGB并行视频数据通过DVI编码芯片实现DVI视频数据的输出。
FPGA芯片采用串行流水线架构实现数据串并转换、有效像素数据的提取以及按照VESA标准的输出并行RGB视频数据。FPGA内部逻辑实现架构如图3所示。
利用上述硬件电路实现用于嵌入式处理器扩展DVI显示输出的方法，包括以下步骤：
步骤1：在嵌入式处理器运行内存中开辟一段物理地址连续的区域作为帧缓存区域；
步骤2：通过嵌入式处理器将处理生成的图像数据放入所述帧缓存区域；
步骤3：嵌入式处理器控制FPGA芯片利用PCIe总线以Bus Master DMA方式从所述的帧缓存区域逐像素读取图像数据，一次DMA传输最大不超过4096bytes；
步骤4：在FPGA芯片中实现数据串并转换及有效像素数据提取，并根据设定的分辨率输出符合VESA标准的并行RGB数据；
步骤5：待上次DMA传输像素数据即将输出完时，以中断方式通知嵌入式处理器，并开始下一次DMA数据传输；
步骤6：重复步骤3～步骤5；直至一帧图像数据传输完成；
步骤7：重复步骤6，实现图像数据的连续显示输出。所述的FPGA输出的连续的RGB并行视频数据通过DVI编码芯片实现DVI视频数据的连续稳定输出。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：由嵌入式处理器，FPGA芯片和DVI编码芯片组成；所述嵌入式处理器不具有视频输出接口；
嵌入式处理器处理生成的图像画面数据存入在内存中开辟的指定的帧缓存区域；嵌入式处理器控制FPGA芯片通过PCIe总线以Bus Master DMA方式从嵌入式处理器内存中指定的帧缓存区域逐像素读取数据；FPGA芯片实现数据串并转换及提取有效像素数据，并根据设定的分辨率按照VESA标准的输出RGB并行视频数据；FPGA芯片输出的RGB并行视频数据通过DVI编码芯片实现DVI视频数据的输出。
2.根据权利要求1所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：所述帧缓存区域为物理地址连续的帧缓存区域。
3.根据权利要求1所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：一帧图像数据通过DMA数据传输的次数由图像大小和一次DMA传输的字节数决定；每次DMA传输开始时机由FPGA芯片产生的表示上一次传输数据输出即将完成的中断信号触发。
4.根据权利要求3所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：一次DMA传输最大不超过4096bytes，能够通过多次DMA传输完成一帧图像数据的传输。
5.根据权利要求1所述一种用于嵌入式处理器扩展DVI显示输出的电路，其特征在于：FPGA芯片采用串行流水线架构实现数据串并转换、有效像素数据的提取以及按照VESA标准的输出并行RGB视频数据。
6.一种用于嵌入式处理器扩展DVI显示输出的方法，其特征在于：包括以下步骤：
步骤1：在嵌入式处理器运行内存中开辟一段物理地址连续的区域作为帧缓存区域；所述嵌入式处理器不具有视频输出接口；
步骤2：通过嵌入式处理器将处理生成的图像数据放入所述帧缓存区域；
步骤3：嵌入式处理器控制FPGA芯片利用PCIe总线以Bus Master DMA方式从所述的帧缓存区域逐像素读取图像数据，一次DMA传输最大不超过4096bytes；
步骤4：在FPGA芯片中实现数据串并转换及有效像素数据提取，并根据设定的分辨率输出符合VESA标准的并行RGB数据；FPGA芯片输出的并行RGB数据通过DVI编码芯片实现输出DVI视频数据；
步骤5：待上次DMA传输像素数据即将输出完时，以中断方式通知嵌入式处理器，并开始下一次DMA数据传输；
步骤6：重复步骤3～步骤5；直至一帧图像数据传输完成；
步骤7：重复步骤6，实现图像数据的连续显示输出。
CN201611099475.6A 2016-12-05 2016-12-05 一种用于嵌入式处理器扩展dvi显示输出的电路及方法 Active CN106648507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611099475.6A CN106648507B (zh) 2016-12-05 2016-12-05 一种用于嵌入式处理器扩展dvi显示输出的电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611099475.6A CN106648507B (zh) 2016-12-05 2016-12-05 一种用于嵌入式处理器扩展dvi显示输出的电路及方法

Publications (2)

Publication Number Publication Date
CN106648507A CN106648507A (zh) 2017-05-10
CN106648507B true CN106648507B (zh) 2020-02-14

Family

ID=58818334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611099475.6A Active CN106648507B (zh) 2016-12-05 2016-12-05 一种用于嵌入式处理器扩展dvi显示输出的电路及方法

Country Status (1)

Country Link
CN (1) CN106648507B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307128B (zh) * 2018-03-21 2024-01-30 中国航空工业集团公司洛阳电光设备研究所 一种视频显示处理装置
CN110502198B (zh) * 2018-09-29 2023-06-16 国核自仪系统工程有限公司 基于fpga的界面显示系统
CN109302430B (zh) * 2018-12-09 2021-03-02 中国航空工业集团公司洛阳电光设备研究所 一种低延时arinc818总线收发方法
CN113610698A (zh) * 2021-06-23 2021-11-05 武汉卓目科技有限公司 一种图像模拟器中高速数据的动态处理方法和装置
CN114760401B (zh) * 2022-04-14 2024-07-19 上海富瀚微电子股份有限公司 直接扩展图像处理芯片并行接口的输出视频分辨率的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937415A (zh) * 2010-09-17 2011-01-05 中国科学院上海技术物理研究所 嵌入式信号处理平台的处理器内外数据交换系统
CN102521178A (zh) * 2011-11-22 2012-06-27 北京遥测技术研究所 高可靠性嵌入式人机界面及其实现方法
CN103676739A (zh) * 2013-12-05 2014-03-26 上海交通大学 一种基于嵌入式运动控制板卡的dma数据传输系统及其传输方法
CN105075243A (zh) * 2013-02-02 2015-11-18 挪佛麦迪哥股份公司 具有硬件模块的用于视频处理的嵌入式系统
CN105243988A (zh) * 2015-10-08 2016-01-13 西安诺瓦电子科技有限公司 嵌入式led显示控制器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212853A1 (en) * 2002-05-09 2003-11-13 Huppenthal Jon M. Adaptive processor architecture incorporating a field programmable gate array control element having at least one embedded microprocessor core
EP1443417A1 (en) * 2003-01-31 2004-08-04 STMicroelectronics S.r.l. A reconfigurable signal processor with embedded flash memory device
CN105430334A (zh) * 2015-11-19 2016-03-23 青岛中科软件股份有限公司 一种基于dsp和fpga视频图像采集处理系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937415A (zh) * 2010-09-17 2011-01-05 中国科学院上海技术物理研究所 嵌入式信号处理平台的处理器内外数据交换系统
CN102521178A (zh) * 2011-11-22 2012-06-27 北京遥测技术研究所 高可靠性嵌入式人机界面及其实现方法
CN105075243A (zh) * 2013-02-02 2015-11-18 挪佛麦迪哥股份公司 具有硬件模块的用于视频处理的嵌入式系统
CN103676739A (zh) * 2013-12-05 2014-03-26 上海交通大学 一种基于嵌入式运动控制板卡的dma数据传输系统及其传输方法
CN105243988A (zh) * 2015-10-08 2016-01-13 西安诺瓦电子科技有限公司 嵌入式led显示控制器

Also Published As

Publication number Publication date
CN106648507A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106648507B (zh) 一种用于嵌入式处理器扩展dvi显示输出的电路及方法
CN208971624U (zh) 车载摄像系统
CN104917990B (zh) 通过调整垂直消隐进行视频帧速率补偿
US9918061B2 (en) System and method for storing image data in parallel in a camera system
US9471955B2 (en) Multiple display pipelines driving a divided display
US20150138212A1 (en) Display driver ic and method of operating system including the same
US9427665B2 (en) Game providing server
US9240165B2 (en) Display driver integrated circuit including first-in-first-out (FIFO) memories configured to receive display data from a distributor and output the display data to graphics memories a display system having the same, and a display data processing method thereof
JP2022097484A (ja) 低電力コンピュータイメージング
US10217400B2 (en) Display control apparatus and method of configuring an interface bandwidth for image data flow
CN104360319A (zh) 一种基于cuda平台的雷达b显处理方法
US20160098812A1 (en) Application processor sharing resource based on image resolution and devices including same
WO2021189781A1 (zh) 具有数据欠载自恢复功能的显示控制器及方法
US20190005924A1 (en) Data processing systems
CN114302087A (zh) 一种mipi数据传输模式转换方法、装置及电子设备
US9019284B2 (en) Input output connector for accessing graphics fixed function units in a software-defined pipeline and a method of operating a pipeline
WO2017000605A1 (zh) 片上系统、图形绘制方法、中间层及嵌入式设备、介质
US9251557B2 (en) System, method, and computer program product for recovering from a memory underflow condition associated with generating video signals
Zhang et al. A high performance real-time edge detection system with NEON
US20170329574A1 (en) Display controller
CN204270324U (zh) 图像硬件二值化电路
CN103680402B (zh) 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法
US9824413B2 (en) Sort-free threading model for a multi-threaded graphics pipeline
US20090147015A1 (en) Aperture Compression for Multiple Data Streams
US8773455B2 (en) RGB-out dither interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant