CN106575701A - 垂直磁性元件的杂散场的自补偿 - Google Patents

垂直磁性元件的杂散场的自补偿 Download PDF

Info

Publication number
CN106575701A
CN106575701A CN201580041985.5A CN201580041985A CN106575701A CN 106575701 A CN106575701 A CN 106575701A CN 201580041985 A CN201580041985 A CN 201580041985A CN 106575701 A CN106575701 A CN 106575701A
Authority
CN
China
Prior art keywords
layer
pmtj
program code
tunnel barrier
vertical reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580041985.5A
Other languages
English (en)
Other versions
CN106575701B (zh
Inventor
W-C·陈
X·朱
X·李
Y·陆
C·朴
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106575701A publication Critical patent/CN106575701A/zh
Application granted granted Critical
Publication of CN106575701B publication Critical patent/CN106575701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

垂直磁性隧道结(pMTJ)器件(500)包括：垂直基准层(314)、该垂直基准层的表面上的隧道势垒层(310)、以及该隧道势垒层的表面上的垂直自由层(308)。该pMTJ器件还包括在隧道势垒层上且围绕垂直自由层的电介质钝化层(312)。该pMTJ器件进一步包括电介质钝化层上的高磁导率材料(406)，该高磁导率材料被配置成由垂直基准层磁化以及向垂直自由层提供补偿来自该垂直基准层的杂散场的杂散场。

Description

垂直磁性元件的杂散场的自补偿
技术领域
本公开一般涉及磁性隧道结(MTJ)器件。更具体地，本公开涉及用于垂直磁性元件的杂散场的自补偿的方法。
背景
与常规的随机存取存储器(RAM)芯片技术不同，在磁性RAM(MRAM)中，通过存储元件的磁化来存储数据。存储元件的基本结构包括由薄的隧穿势垒分隔开的金属铁磁层。通常，势垒下方的铁磁层(例如，钉扎层)具有固定在特定方向上的磁化。隧穿势垒上方的铁磁磁性层(例如，自由层)具有可被更改以表示“1”或“0”的磁化方向。例如，在自由层磁化与固定层磁化反平行时可表示为“1”。另外，在自由层磁化与固定层磁化平行时可表示为“0”，反之亦然。具有固定层、隧穿层和自由层的一种此类器件是磁性隧道结(MTJ)。MTJ的电阻取决于自由层磁化和固定层磁化是彼此平行还是彼此反平行。存储器设备(诸如MRAM)是从可个体寻址的MTJ阵列构建的。
为了将数据写入常规MRAM，通过MTJ来施加超过临界切换电流的写电流。施加超过临界切换电流的写电流改变自由层的磁化方向。当写电流以第一方向流动时，MTJ可被置于或者保持在第一状态，其中其自由层磁化方向和固定层磁化方向在平行取向上对准。当写电流以与第一方向相反的第二方向流动时，MTJ可被置于或者保持在第二状态，其中其自由层磁化和固定层磁化呈反平行取向。
为了读取常规MRAM中的数据，读电流可经由用于将数据写入MTJ的相同电流路径来流经该MTJ。如果MTJ的自由层和固定层的磁化彼此平行地取向，则MTJ呈现平行电阻。该平行电阻不同于在自由层和固定层的磁化以反平行取向的情况下MTJ将呈现的电阻(反平行)。在常规MRAM中，由MRAM的位单元中的MTJ的这两个不同电阻定义两种相异的状态。这两个不同的电阻指示由该MTJ存储逻辑“0”值还是逻辑“1”值。
自旋转移矩磁性随机存取存储器(STT-MRAM)是具有非易失性优势的新兴非易失性存储器。具体地，STT-MRAM以比片下动态随机存取存储器(DRAM)更高的速度来操作。另外，STT-MRAM具有比嵌入式静态随机存取存储器(eSRAM)更小的芯片尺寸、无限读/写耐久性、以及低阵列漏泄电流。
垂直磁性隧道结(pMTJ)可以是STT-MRAM内的元件。对于具有pMTJ的STT-MRAM的写入，切换的不对称性是生产的关键问题。对pMTJ的不平衡切换作出贡献的因素是销钉层(例如，基准层)的杂散场。合成反铁磁(SAF)销钉结构以及在势垒上停止MTJ蚀刻的方案被提议用于解决此问题。然而，那些办法不完全解决该问题并且导致MTJ堆叠变得过度地复杂。
概述
一种垂直磁性隧道结(pMTJ)器件包括：垂直基准层、该垂直基准层的表面上的隧道势垒层、以及该隧道势垒层的表面上的垂直自由层。该pMTJ器件还包括在隧道势垒层上且围绕垂直自由层的电介质钝化层。该pMTJ器件进一步包括电介质钝化层上的高磁导率材料，该高磁导率材料被配置成由垂直基准层磁化并且向垂直自由层提供补偿来自该垂直基准层的杂散场的杂散场。
另一种pMTJ器件包括：垂直基准层、该垂直基准层的表面上的隧道势垒层、以及该隧道势垒层的表面上的垂直自由层。该pMTJ器件还包括在隧道势垒层上且围绕垂直自由层的电介质钝化层。该pMTJ器件进一步包括用于向垂直自由层提供杂散场的装置，该杂散场补偿来自垂直基准层的杂散场。
一种制造pMTJ器件的方法包括沉积磁性隧道结(MTJ)堆叠，以及将MTJ堆叠的一部分蚀刻至隧道势垒层。该方法还包括在该隧道势垒层上沉积电介质钝化层，以及在该电介质钝化层上沉积高磁导率材料。
一种用于制造pMTJ器件的计算机程序产品包括其上记录有非瞬态程序代码的非瞬态计算机可读介质。该程序代码包括用于沉积MTJ堆叠的程序代码、用于将该MTJ堆叠的一部分蚀刻至隧道势垒层的程序代码、用于在该隧道势垒层上沉积电介质钝化层的程序代码、以及用于在该电介质钝化层上沉积高磁率导材料的程序代码。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1是连接至存取晶体管的磁性隧道结(MTJ)器件的示图。
图2是包括MTJ的常规磁性随机存取存储器(MRAM)单元的概念图。
图3是根据本公开的诸方面的经历不对称切换的MTJ器件的横截面图。
图4是根据本公开的诸方面的配置成用于杂散场的自补偿的MTJ器件的横截面图。
图5是根据本公开的诸方面的配置成用于杂散场的自补偿的MTJ器件的3D视图。
图6A-6D是解说根据本公开的诸方面的制造具有杂散场的自补偿的MTJ器件的方法的横截面图。
图7是解说根据本公开的诸方面的制造pMTJ器件的方法的过程流程图。
图8是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图9是解说了根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在表示“可兼性或”，而术语“或”的使用旨在表示“排他性或”。
MRAM是使用磁性元件的非易失性存储器技术。例如，自旋转移矩磁阻随机存取存储器(STT-MRAM)使用当穿过薄膜(自旋过滤器)时变为自旋极化的电子。STT-MRAM也被称为自旋转移矩RAM(STT-RAM)、自旋矩转移磁化切换RAM(Spin-RAM)、以及自旋动量转移(SMT-RAM)。STT-MRAM还是具有非易失性的优点的新兴非易失性存储器。具体地，STT-MRAM以比片下动态随机存取存储器(DRAM)更高的速度来操作。另外，STT-MRAM具有比嵌入式静态随机存取存储器(eSRAM)更小的芯片尺寸、无限读/写耐久性、以及低阵列漏泄电流。
磁性随机存取存储器的位单元可被布置成包括存储器元件(例如，MRAM情形中的MTJ)模式的一个或多个阵列。垂直磁性隧道结(pMTJ)可以是STT-MRAM内的元件。对于具有pMTJ的STT-MRAM的写入，切换的不对称性是生产的关键问题。对pMTJ的不平衡切换作出贡献的因素是销钉层(例如，基准层)的杂散场。
根据本公开的一个方面，MTJ或pMTJ设计提供用于单个销钉层或合成反铁磁销钉层的杂散场的自补偿。设计的实现与当前MTJ器件集成兼容。另外，所公开的具有单个销钉层的pMTJ结构可由于其简单化的结构而改进该销钉层的热稳定性。
图1解说了存储器设备的存储器单元100，其包括耦合至存取晶体管104的磁性隧道结(MTJ)102。该存储器设备可以是从可个体寻址的MTJ阵列构建的磁性随机存取存储器(MRAM)设备。MTJ堆叠可包括自由层、固定层和自由层与固定层之间的隧道势垒层、以及一个或多个铁磁层。代表性地，MTJ102的自由层110耦合至位线112。存取晶体管104耦合在MTJ102的固定层106与固定电势节点122之间。隧道势垒层114耦合在固定层106与自由层110之间。存取晶体管104包括耦合至字线118的栅极116。
合成反铁磁材料可形成固定层106和自由层110。例如，固定层106可包括多个材料层，其包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层。另外，自由层110还可包括多个材料层，其包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层。另外，隧道势垒层114可以是氧化镁(MgO)。
图2解说了常规STT-MRAM位单元200。STT-MRAM位单元200包括磁性隧道结(MTJ)存储元件205、晶体管201、位线202和字线203。MTJ存储元件205例如从由薄的非磁性绝缘层(隧穿势垒)分开的至少两个铁磁层(钉扎层和自由层)形成，该至少两个铁磁层中的每一者可保持磁场或极化。来自这两个铁磁层的电子因施加于铁磁层的偏置电压下的隧道效应而可穿透隧穿势垒。自由层的磁性极化可被反转，从而钉扎层和自由层的极性基本对准或相反。通过MTJ的电路径的电阻取决于钉扎层和自由层的极化的对准而变化。电阻的这种变化可编程和读取位单元200。STT-MRAM位单元200还包括源线204、感测放大器208、读/写电路系统206和位线基准207。
图3是根据本公开的诸方面的呈现不对称切换的MTJ器件300的横截面图。MTJ器件300包括顶部电极302、电介质304、硬掩模306、垂直自由层308、隧道势垒层310、垂直基准层314、以及电介质钝化层312。可以在垂直基准层314内看见磁场316。
在写入MTJ器件300时，由于来自垂直基准层314(或钉扎层)的杂散场或偶极子场，MTJ器件300经历不对称的切换场(例如，电流)。该不对称的切换为MTJ器件300的商业生产造成实质性的障碍。可以在垂直基准层314内的磁场316的线中看见一些不对称的切换场。
MTJ器件300的设计涉及复杂的MTJ堆叠，尤其是在该设计内使用合成反铁磁(SAF)销钉层的情况下。MTJ器件300还呈现差劣的器件特性变化，诸如矫顽场(Hc)、偏移场(Hoff)、电流密度(Jc)、能量势垒(Eb)、和/或隧道磁阻(TMR)。如果有在x轴上标绘场(H)或电流(I)以及在y轴上标绘电阻的图表(通常被称为RH回线或RI回线)，则MTJ器件300的标绘将看起来像磁滞方形，或者磁滞曲线，但是其弯曲部分几乎是直的。
图4是根据本公开的一方面的配置成用于杂散场的自补偿的MTJ器件400的横截面图。图4的MTJ器件400类似于图3的MTJ器件300，不同之处在于垂直基准层314和隧道势垒层310分别比垂直自由层308和硬掩膜306更宽。在此配置中，垂直基准层314在垂直自由层308之外横向延伸。
此外，MTJ器件400中的高磁导率材料406位于电介质钝化层312与顶部电极302之间。该高磁导率材料406替换图3的MTJ器件300中的电介质304。高磁导率材料406可包括镍铁高磁导率合金(Mu-metal)、基于镍铁(NiFe)的材料、基于铁的材料、铁氧体、透磁合金、氧掺杂和/或氮化物掺杂。
增大宽度的垂直基准层314和隧道势垒层310与使用高磁导率材料406相结合，提供了第一自补偿场402和第二自补偿场404。第一自补偿场402和第二自补偿场404补偿并且抵消垂直基准层314的杂散场(例如，磁场316)。即，高磁导率材料406被磁化并且创建抵消来自销钉层的杂散场的附加杂散场。第一自补偿场402和第二自补偿场404从垂直基准层314流经隧道势垒层310、电介质钝化层312、高磁导率材料406、顶部电极302、并且最后在垂直自由层308上方的硬掩膜306中终止。尽管未示出，但是可以在高磁导率材料406上(例如，在顶部电极302与高磁导率材料406之间或部分地在顶部电极302与高磁导率材料406之间)提供金属间电介质(IMD)层。
由第一自补偿场402和第二自补偿场404触发的杂散场的自补偿可以针对pMTJ(或MTJ器件)中的单个销钉层或合成反铁磁销钉层进行。在一个配置中，垂直基准层314是单个层。在另一个配置中，垂直基准层314包括SAF层。在又一个配置中，垂直基准层314在垂直自由层308之外横向延伸。
两步骤的蚀刻工艺或者势垒上蚀刻停止工艺可以制造图4的MTJ器件400。蚀刻在隧道势垒层310处停止。在图6A-6D中进一步描述了此类蚀刻工艺。
图5是根据本公开的一个方面的配置成用于杂散场的自补偿的MTJ器件500的3D视图。图5的MTJ器件500类似于图4的MTJ器件400，不同之处在于全部组件可以被更清楚地看见。例如，硬掩膜306、垂直自由层308以及电介质钝化层312以圆柱体形式来布置，但是那些组件不限于这种形式并且可以以任何形状、大小、取向或实现来布置。高磁导率材料406、电介质钝化层312的另一部分、隧道势垒层310、以及垂直基准层314被示为矩形棱柱形层。高磁导率材料406可封装硬掩膜306的一部分以及电介质钝化层312的上部。电介质钝化层312的较低部分可封装硬掩膜306的一部分以及垂直自由层308。底部电极502出现在MTJ器件500的底部，但是如图6A-6D示出的那样可包括其他层。
图6A-6D是解说根据本公开的一个方面的制造具有杂散场的自补偿的MTJ器件的方法的横截面图。
图6A的横截面图600示出基板602(其还可以是金属间电介质或IMD)、基板602的一部分内的导电材料604(其还可以是通孔)、绝缘层606(其还可以是电介质停止层)、底部电极502、垂直基准层314、隧道势垒层310、非图案化垂直自由层308’、以及非图案化硬掩膜层306’。导电材料604可以是铝、铜或其他类似的导电材料。垂直基准层314(也称为钉扎层)可以是包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层的多个材料层。隧道势垒层310可以是氧化镁(MgO)。非图案化垂直自由层308’可以是包括钴铁硼(CoFeB)层、钌(Ru)层和钴铁(CoFe)层的多个材料层。非图案化硬掩膜层306’和底部电极502可以是钽(Ta)。
非图案化硬掩膜层306’和非图案化垂直自由层308’被蚀刻至隧道势垒层310。即，隧道势垒层310用于蚀刻停止。电介质钝化层312随后在隧道势垒层310上沉积并且围绕垂直自由层308和硬掩膜306。
图6B的横截面图610示出与图6A的横截面图600类似的组件，不同之处在于非图案化垂直自由层308’被图案化为垂直自由层308并且非图案化硬掩膜层306’被图案化为硬掩膜306。另外，电介质钝化层312被沉积在隧道势垒层310、垂直自由层308和硬掩膜306上面和周围。垂直自由层308可以由多个材料层组成，这些材料层包括钴铁硼(CoFeB)层、钌(Ru)层、铁钽(FeTa)层、稀土过渡金属合金和/或氧化镁(MgO)覆盖层、和钴铁(CoFe)层。电介质钝化层312可以是氮化硅(SiN)、氮氧化硅(SiON或SiOxNy)、氧化铝(AlOx)、或氧化硅(SiOx)。
在一个配置中，高磁导率材料406被沉积在电介质钝化层312上。随后，硬掩膜306的一部分通过化学机械抛光(CMP)和/或任何回蚀工艺来被暴露。顶部电极302随后被沉积并且与硬掩膜306接触。顶部电极302、高磁导率材料406、电介质钝化层312、隧道势垒层310、销钉层314和底部电极502随后被图案化。硬掩膜306可以例如由钽(Ta)制成。
在另一配置中，电介质钝化层312被进一步图案化——经由化学机械抛光(CMP)或回蚀工艺——以使得硬掩膜306的一部分在电介质钝化层312上方延伸并且不接触电介质钝化层312。高磁导率材料406随后被沉积在电介质钝化层312上。
图6C的横截面图620示出与图6B的横截面图610类似的组件，不同之处在于电介质钝化层312被进一步图案化，以及在任何图案化之前高磁导率材料406被沉积在电介质钝化层312上。在横截面图620中看见高磁导率材料406被沉积在硬掩膜306的两侧上以及电介质钝化层312中的凹谷内。高磁导率材料406可以是镍铁高磁导率合金(Mu-metal)、基于镍铁(NiFe)的材料、基于铁的材料、铁氧体、透磁合金、氧掺杂和氮化物掺杂。
顶部电极302被沉积在高磁导率材料406上。在一可任选的配置中(未示出)，金属间电介质(IMD)被沉积在高磁导率材料406上。随后，从顶部电极302向下到底部电极502的整个MTJ堆叠被图案化且蚀刻至比绝缘层606和基板602的宽度更小的宽度。这可被称为定义过程。
图6D的横截面图630示出与图6C的横截面图620类似的组件，不同之处在于顶部电极302被沉积在高磁导率材料406和硬掩膜306上。另外，从顶部电极302到底部电极502的整个MTJ堆叠被图案化到比绝缘层606和基板602的宽度更小的宽度。底部电极502可以是钽(Ta)或氮化钽(TaN)。
在一个配置中，硬掩膜306可以是第一顶部电极，而顶部电极302可以是沉积在第一顶部电极上的第二顶部电极。第一顶部电极和第二顶部电极可以是钽(Ta)或氮化钽(TaN)。第二顶部电极还可以是导电材料。
应领会，仅出于解说而非限定的目的提供了图4、5和6A-6D中的MTJ堆叠的各个层。可添加附加层和/或可去除或组合各层并且各层可包括与所解说的材料不同的材料。
可形成高磁导率材料406的选择材料(诸如镍铁高磁导率合金、透磁合金、铁(99.8％纯度)、以及铁氧体(镍锌))的磁化率和磁导率可以如下。例如，镍铁高磁导率合金具有范围从2.5×10-2到2.3×10-2的磁导率(μ[H/m])、在0.002T的磁场下范围从20000-50000的相对磁导率(μ/μ0)(对于2.5×10-2的磁导率和20000的相对磁导率值而言)。透磁合金具有8000的磁化率(Xm)、1.0×10-2的磁导率(μ[H/m])、在0.002T的磁场下为8000的相对磁导率(μ/μ0)。铁(99.8％纯度)具有6.3×10-2的磁导率(μ[H/m])、在0.002T的磁场下为5000的相对磁导率(μ/μ0)。铁氧体(镍锌)具有范围从2.0×10-5到8.0×10-4的磁导率(μ[H/m])、在100kHz到1MHz的最大频率下范围为16-640的相对磁导率(μ/μ0)。也构想了其他材料用作高磁导率材料406。
图7是解说根据本公开的一方面的制造pMTJ器件的方法700的过程流程图。在框702中，磁性隧道结(MTJ)堆叠被沉积。在框704中，MTJ堆叠的一部分被蚀刻。例如，顶部电极和垂直自由层可被蚀刻。在框706中，电介质钝化层(例如，电介质钝化层312)被沉积在MTJ堆叠的隧道势垒上。在框708中，高磁导率材料(例如，高磁导率材料406)被沉积在电介质钝化层上。在一个配置中，方法700进一步包括在高磁导率材料上沉积金属间电介质(IMD)。
根据本公开的一个方面，一种垂直磁性隧道结(pMTJ)器件包括：垂直基准层、垂直基准层的表面上的隧道势垒层、以及隧道势垒层的表面上的垂直自由层。该pMTJ器件还包括用于向垂直自由层提供杂散场的装置，该杂散场补偿来自垂直基准层的杂散场。在一个配置中，该提供装置是高磁导率材料406。在另一配置中，前述装置可以是配置成执行由前述装置叙述的功能的任何材料或任何层。尽管已阐述了特定装置，但是本领域技术人员将可领会，并非所有所公开的装置都是实践所公开的配置所必需的。此外，某些众所周知的装置未被描述，以便保持专注于本公开。
在一个配置中，各种导电材料层的导电材料(诸如导电材料604)是铜(Cu)、或具有高导电率的其他导电材料。替换地，导电材料可包括铜(Cu)、银(Ag)、经退火铜(Cu)、金(Au)、铝(Al)、钙(Ca)、钨(W)、锌(Zn)、镍(Ni)、锂(Li)或铁(Fe)。前述导电材料层也可通过电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、喷溅、或蒸发来沉积。
在任何前述pMTJ结构中使用的任何绝缘材料(诸如绝缘层606)可以是低k材料(其包括二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON或SiOxNy)以及氟掺杂、碳掺杂、和多孔碳掺杂的形式)、以及旋涂式有机聚合电介质(诸如聚酰亚胺、聚降冰片烯、苯并环丁烯(BCB)和聚四氟乙烯(PTEF))、基于旋涂硅的聚合物电介质和含硅氮的碳氧化物(SiCON)。
尽管在上述工艺步骤中未提及，但光致抗蚀剂、通过掩模进行紫外线曝光、光致抗蚀剂显影和光刻可被使用。光致抗蚀剂层可通过旋涂、基于液滴的光致抗蚀剂沉积、喷涂、化学气相沉积(CVD)、物理气相沉积(PVD)、喷溅或蒸发来沉积。光致抗蚀剂层可随后被曝光，并且随后通过使用诸如氯化铁(FeCl3)、氯化铜(CuCl2)或碱性氨(NH3)之类的溶液的化学蚀刻工艺来蚀刻以便洗去被曝光的光致抗蚀剂部分，或者使用等离子体的干蚀刻工艺来蚀刻。光致抗蚀剂层还可以通过化学光致抗蚀剂剥离工艺或使用等离子体(诸如氧)的干光致抗蚀剂剥离工艺来剥离，其被称为灰化。
图8是示出其中可有利地采用本公开的一方面的示例性无线通信系统800的框图。出于解说目的，图8示出了三个远程单元820、830和850以及两个基站840。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元820、830和850包括IC设备825A、825C和825B，这些IC设备包括所公开的MTJ器件。将认识到，其他设备也可包括所公开的MTJ器件，诸如基站、交换设备、和网络装备。图8示出了从基站840到远程单元820、830和850的前向链路信号880，以及从远程单元820、830和850到基站840的反向链路信号890。
在图8中，远程单元820被示为移动电话，远程单元830被示为便携式计算机，并且远程单元850被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置的数据单元(诸如仪表读数装备)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图8解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的MTJ器件的许多设备中使用。
图9是解说用于半导体组件(诸如以上所公开的MTJ器件)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站900包括硬盘901，该硬盘901包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站900还包括促成电路910或半导体组件912(诸如MTJ器件)的设计的显示器902。提供存储介质904以用于有形地存储电路设计910或半导体组件912。电路设计910或半导体组件912可以文件格式(诸如GDSII或GERBER)存储在存储介质904上。存储介质904可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站900包括用于从存储介质904接受输入或者将输出写到存储介质904的驱动装置903。
存储介质904上记录的数据可包括指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质904上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路设计910或半导体组件912的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
应领会，包括本文所描述的MTJ存储元件的存储器设备可包括在移动电话、便携式计算机、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理(PDA))、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合内。相应地，本公开的诸方面可以在包括有源集成电路系统的任何设备中合适地被采用，该有源集成电路系统包含具有如本文中所公开的MTJ存储元件。
此外，应领会各种存储器设备可包括如本文中所公开的MTJ存储元件的阵列。另外，MTJ存储元件可被用在各种其他应用(诸如，逻辑电路)中。相应地，尽管以上公开的各部分讨论了自立的MTJ存储元件，但将领会，各个方面可包括其中集成有MTJ存储元件的设备。
相应地，诸方面可包括实施指令的机器可读介质或计算机可读介质，该指令在由处理器执行时将该处理器和任何其他协作元件变换成用于执行如有该指令提供的本文中描述的功能性的机器。
尽管前面的公开示出了解说性方面，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本公开的范围。根据本文中所描述的诸方面的方法权利要求的功能、步骤和/或作不必按任何特定次序来执行。此外，尽管诸方面的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”、“下方”、“顶部”和“底部”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，顶部变成底部，反之亦然。另外，如果是侧面取向的，则术语“上方”、“下方”、“顶部”和“底部”可指代例如基板或电子器件的侧面。
本文使用词语“示例性”来意指“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必然被解释为优于或胜过其他方面。类似地，术语“本公开的诸方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。本文所用的术语是仅出于描述特定方面的目的，而不意在限制本公开的诸方面。
如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (26)

1.一种垂直磁性隧道结(pMTJ)器件，包括：
垂直基准层；
所述垂直基准层的表面上的隧道势垒层；
所述隧道势垒层的表面上的垂直自由层；
在所述隧道势垒层上且围绕所述垂直自由层的电介质钝化层；以及
所述电介质钝化层上的高磁导率材料，所述高磁导率材料被配置成由所述垂直基准层磁化并且向所述垂直自由层提供补偿来自所述垂直基准层的杂散场的杂散场。
2.如权利要求1所述的pMTJ器件，其特征在于，所述垂直基准层包括单个层。
3.如权利要求1所述的pMTJ器件，其特征在于，所述垂直基准层包括合成反铁磁(SAF)层。
4.如权利要求1所述的pMTJ器件，其特征在于，所述高磁导率材料包括：镍铁高磁导率合金、基于镍铁(NiFe)的材料、基于铁的材料、铁氧体、透磁合金、氧掺杂和氮化物掺杂。
5.如权利要求1所述的pMTJ器件，其特征在于，所述垂直基准层在所述垂直自由层的外部横向延伸。
6.如权利要求1所述的pMTJ器件，其特征在于，所述电介质钝化层包括氮化硅(SiN)、氮氧化硅(SiON或SiOxNy)、氧化铝(AlOx)、和氧化硅(SiOx)。
7.如权利要求1所述的pMTJ器件，其特征在于，所述pMTJ器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置的数据单元中。
8.一种垂直磁性隧道结(pMTJ)器件，包括：
垂直基准层；
所述垂直基准层的表面上的隧道势垒层；
所述隧道势垒层的表面上的垂直自由层；
在所述隧道势垒层上且围绕所述垂直自由层的电介质钝化层；以及
用于向所述垂直自由层提供杂散场的装置，所述杂散场补偿来自所述垂直基准层的杂散场。
9.如权利要求8所述的pMTJ器件，其特征在于，所述垂直基准层包括单个层。
10.如权利要求8所述的pMTJ器件，其特征在于，所述垂直基准层包括合成反铁磁(SAF)层。
11.如权利要求8所述的pMTJ器件，其特征在于，所述提供装置包括：镍铁高磁导率合金、基于镍铁(NiFe)的材料、基于铁的材料、铁氧体、透磁合金、氧掺杂和氮化物掺杂。
12.如权利要求8所述的pMTJ器件，其特征在于，所述垂直基准层在所述垂直自由层的外部横向延伸。
13.如权利要求8所述的pMTJ器件，其特征在于，所述电介质钝化层包括氮化硅(SiN)、氮氧化硅(SiON或SiOxNy)、氧化铝(AlOx)、和氧化硅(SiOx)。
14.如权利要求8所述的pMTJ器件，其特征在于，所述pMTJ器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置的数据单元中。
15.一种制造垂直磁性隧道结(pMTJ)器件的方法，包括：
沉积磁性隧道结(MTJ)堆叠；
将所述MTJ堆叠的一部分蚀刻至隧道势垒层；
在所述隧道势垒层上沉积电介质钝化层；以及
在所述电介质钝化层上沉积高磁导率材料。
16.如权利要求15所述的方法，其特征在于，进一步包括：
暴露所述MTJ堆叠的顶部电极；以及
在所述顶部电极上沉积导电材料。
17.如权利要求15所述的方法，其特征在于，进一步包括在所述高磁导率材料上沉积金属间电介质(IMD)。
18.如权利要求15所述的方法，其特征在于，蚀刻所述部分包括将自由层和顶部电极蚀刻成具有比所述隧道势垒层和钉扎层更小的横截面。
19.如权利要求15所述的方法，其特征在于，所述沉积包括沉积合成反铁磁(SAF)销钉层。
20.如权利要求15所述的方法，其特征在于，进一步包括，将所述pMTJ器件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置的数据单元中。
21.一种用于制造垂直磁性隧道结(pMTJ)器件的计算机程序产品，包括：
其上记录有非瞬态程序代码的非瞬态计算机可读介质，所述程序代码包括：
用于沉积磁性隧道结(MTJ)堆叠的程序代码；
用于将所述MTJ堆叠的一部分蚀刻至隧道势垒层的程序代码；
用于在所述隧道势垒层上沉积电介质钝化层的程序代码；以及
用于在所述电介质钝化层上沉积高磁导率材料的程序代码。
22.如权利要求21所述的计算机程序产品，其特征在于，所述程序代码进一步包括：
用于暴露所述MTJ堆叠的顶部电极的程序代码；以及
用于在所述顶部电极上沉积导电材料的程序代码。
23.如权利要求21所述的计算机程序产品，其特征在于，所述程序代码进一步包括用于在所述高磁导率材料上沉积金属间电介质(IMD)的程序代码。
24.如权利要求21所述的计算机程序产品，其特征在于，所述用于蚀刻所述部分的程序代码包括用于将自由层和顶部电极蚀刻成具有比所述隧道势垒层和钉扎层更小的横截面的程序代码。
25.如权利要求21所述的计算机程序产品，其特征在于，所述用于沉积的程序代码包括用于沉积合成反铁磁(SAF)销钉层的程序代码。
26.如权利要求21所述的计算机程序产品，其特征在于，所述程序代码进一步包括用于将所述pMTJ器件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置的数据单元中的程序代码。
CN201580041985.5A 2014-08-07 2015-06-10 垂直磁性元件的杂散场的自补偿 Active CN106575701B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/454,509 2014-08-07
US14/454,509 US10043967B2 (en) 2014-08-07 2014-08-07 Self-compensation of stray field of perpendicular magnetic elements
PCT/US2015/035175 WO2016022210A2 (en) 2014-08-07 2015-06-10 Self-compensation of stray field of perpendicular magnetic elements

Publications (2)

Publication Number Publication Date
CN106575701A true CN106575701A (zh) 2017-04-19
CN106575701B CN106575701B (zh) 2019-06-07

Family

ID=54545433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580041985.5A Active CN106575701B (zh) 2014-08-07 2015-06-10 垂直磁性元件的杂散场的自补偿

Country Status (3)

Country Link
US (1) US10043967B2 (zh)
CN (1) CN106575701B (zh)
WO (1) WO2016022210A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
WO2017171747A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pmtjs) and the resulting structures
US10914566B2 (en) 2016-07-22 2021-02-09 Regents Of The University Of Minnesota Position sensing system with an electromagnet
US10837802B2 (en) * 2016-07-22 2020-11-17 Regents Of The University Of Minnesota Position sensing system with an electromagnet
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10424723B2 (en) * 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784332B2 (en) * 2018-03-22 2020-09-22 Globalfoundries Singapore Pte. Ltd. Methods for producing integrated circuits with magnets and a wet etchant for the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007614A (zh) * 2008-04-18 2011-04-06 高通股份有限公司 使用两个掩模的磁性隧道结元件的制造方法
US20130037892A1 (en) * 2011-08-10 2013-02-14 Ji Ho Park Semicondcutor device and method for fabricating the same
US20130240963A1 (en) * 2012-03-16 2013-09-19 Headway Technologies, Inc. STT-MRAM Reference Layer Having Substantially Reduced Stray Field and Consisting of a Single Magnetic Domain
US20130309784A1 (en) * 2011-05-10 2013-11-21 Magic Technologies, Inc. Co/Ni Multilayers with Improved Out-of-Plane Anisotropy for Magnetic Device Applications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211090B1 (en) 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
WO2008126136A1 (ja) 2007-03-20 2008-10-23 Fujitsu Limited 磁気ヘッド
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
SG158785A1 (en) * 2008-08-05 2010-02-26 Showa Denko Hd Singapore Pte L Mram with eddy current barrier
US7935435B2 (en) 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
JP5127861B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 磁気メモリ
JP2013041912A (ja) 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ
JP5542761B2 (ja) 2011-09-20 2014-07-09 株式会社東芝 磁気抵抗効果素子およびその製造方法
US9087633B2 (en) 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
JP2014049466A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US20140319632A1 (en) * 2013-04-28 2014-10-30 T3Memory, Inc. Perpendicular stt-mram having permeable dielectric layers
US9564403B2 (en) * 2013-09-27 2017-02-07 Infineon Technologies Ag Magnetic shielding of perpendicular STT-MRAM
US9472749B2 (en) * 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007614A (zh) * 2008-04-18 2011-04-06 高通股份有限公司 使用两个掩模的磁性隧道结元件的制造方法
US20130309784A1 (en) * 2011-05-10 2013-11-21 Magic Technologies, Inc. Co/Ni Multilayers with Improved Out-of-Plane Anisotropy for Magnetic Device Applications
US20130037892A1 (en) * 2011-08-10 2013-02-14 Ji Ho Park Semicondcutor device and method for fabricating the same
US20130240963A1 (en) * 2012-03-16 2013-09-19 Headway Technologies, Inc. STT-MRAM Reference Layer Having Substantially Reduced Stray Field and Consisting of a Single Magnetic Domain

Also Published As

Publication number Publication date
WO2016022210A3 (en) 2016-03-31
US10043967B2 (en) 2018-08-07
WO2016022210A2 (en) 2016-02-11
US20160043304A1 (en) 2016-02-11
CN106575701B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN106575701B (zh) 垂直磁性元件的杂散场的自补偿
US10103319B2 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
EP3504711B1 (en) High speed, low power spin-orbit torque (sot) assisted spin-transfer torque magnetic random access memory (stt-mram) bit cell array
US9935258B2 (en) Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
US9548445B2 (en) Amorphous alloy space for perpendicular MTJs
CN106688117B (zh) 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
US9385308B2 (en) Perpendicular magnetic tunnel junction structure
US8558331B2 (en) Magnetic tunnel junction device
US10833254B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
CN103858246A (zh) 自旋转移矩切换设备中由应变引起的切换电流的减小
US8592929B2 (en) Symmetrically switchable spin-transfer-torque magnetoresistive device
CN106256028A (zh) 用于垂直磁各向异性材料的具有均匀晶体织构的平滑晶种层
US20190207105A1 (en) Methods of manufacturing magnetic tunnel junction devices
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant