CN106575258A - 电子设备、片上存储器和操作所述片上存储器的方法 - Google Patents
电子设备、片上存储器和操作所述片上存储器的方法 Download PDFInfo
- Publication number
- CN106575258A CN106575258A CN201580042726.4A CN201580042726A CN106575258A CN 106575258 A CN106575258 A CN 106575258A CN 201580042726 A CN201580042726 A CN 201580042726A CN 106575258 A CN106575258 A CN 106575258A
- Authority
- CN
- China
- Prior art keywords
- memory
- region
- chip memory
- processor
- storage region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
公开了一种电子设备、一种片上存储器和一种操作所述片上存储器的方法。所述片上存储器包括:多个设计知识产权(IP),包括存储区域的存储器以及连接到所述存储器的处理器,其中,所述处理器被配置为:监测所述多个设计IP当中的至少一个IP的存储器流量,以及基于所述监测的结果控制存储区域的使用情况。根据本公开的所述电子设备、所述片上存储器以及操作所述片上存储器的所述方法,在AP‑CP单芯片结构中,保证了稳定的通信,为处理CP的实时所需要的代码保证了存储器延迟,并且在AP‑CP单芯片结构中,提高了通信带宽。
Description
技术领域
本公开涉及一种电子设备、一种片上存储器和一种操作所述片上存储器的方法,并且更具体地涉及在其中应用处理器、通信处理器和存储器被安装在单芯片上的芯片存储器以及操作所述芯片存储器的方法。
背景技术
在移动环境中,应用处理器(AP)被广泛应用于移动设备(如智能电话和平板设备)中。移动设备的高性能、功能的多样化以及大小的微型化的竞争已经变得十分激烈。根据此竞争,通过在AP中包括通信处理器(CP)来不断努力降低大小和成本,所述CP作为附加芯片被形成并连接至AP。
图1和图2是视图,展示了AP-CP连接结构。
参照图1和图2,在AP-CP单芯片200中,相比于使用AP 10、CP 20和单独芯片100的先前情况,存储器延迟(latency)增加了,并且因此难以保证实时。首先,在AP-CP单芯片200中,CP自身的存储器延迟增加了。由于从CP区域到AP区域传输CP所处理的通信数据的操作是通过直接存储器访问(DMA)来执行的,因此从路径101到路径201的路径延迟的缩减并不影响性能。然而,CP中央处理单元(CPU)的从路径102到路径201的DRAM访问延迟的增加却影响通信数据处理速度。特别地,当CP的CPU控制硬件(H/W)时,因为需要实时处理,所以生成延迟的极限条件,并且当延迟比所述极限条件的延迟长时,不可以执行通信。
此外,当生成AP的M/M流量时,DRAM延迟增加,并且CP的存储器延迟也增加。目前,在CP的存储器的平均延迟为200ns和CP的存储器的最大延迟为400ns的环境中,下行链路对应于大约300Mbps。然而,当生成AP的M/M流量时,预计路径201的存储器的平均延迟会增加到500ns或更多,并且路径201的存储器的最大延迟会增加到1000ns或更多,并且因此在下行链路中难以达到300Mbps。
在CP中,为了降低存储器延迟,传统上,已经使用了紧耦合存储器(TCM)和高速缓存(cache)。CPU和数字信号处理器(DSP)中的每一个都在处理器中包括1级高速缓存和所述TCM,并且CPU使用2级高速缓存作为附加设计知识产权(IP)来降低延迟。
在AP中,传统上,为了保证特定IP的事务的延迟QoS,基于优先级的QoS已经被应用到并且用于总线和DRAM控制器。当使用此方法时,低优先级的事务的延迟增加,并且DRAM的整个吞吐量降低。在AP中,通过提高需要被实时处理的流量(像显示器IP)的优先级来保证延迟。
传统上,高速缓存位于靠近处理器的位置并且根据命中率概率降低平均存储器访问时间。最近关注的系统高速缓存是由系统中的所有IP共享和使用的资源,并且关于所述系统高速缓存的更多研究正在进行。
发明内容
问题的解决方案
为了解决以上讨论的缺陷,主要目标是提供在其中应用处理器、通信处理器和存储器被安装在单芯片上的片上存储器、电子设备和操作所述片上存储器的方法。
本公开的另一方面是提供片上存储器、电子设备和操作所述片上存储器的方法,用于保证设计知识产权(IP)的IP实时处理。
本公开的另一方面是提供片上存储器、电子设备和操作所述片上存储器的方法,其将存储器的延迟隐藏在处理器之外,比如DRAM,对于实时IP,提供了固定存储器延迟,并且由此提供通信和显示的稳定性。
根据本公开的一方面,一种片上存储器包括:多个设计知识产权(IP),包括存储区域的存储器以及连接到所述存储器的处理器,并且所述处理器被配置为:监测多个设计IP当中的至少一个IP的存储器流量,以及基于所述监测的结果控制存储区域的使用情况。
根据本公开的另一方面,一种操作包括多个设计知识产权(IP)的片上存储器的方法包括:监测多个设计IP之间的至少一个IP的存储器流量;以及基于所述监测的结果控制包括在片上存储器中的存储区域的使用情况。
根据本公开的另一方面,一种电子设备包括根据本公开的片上存储器和存储器。在某些实施例中,存储器是DRAM。所述片上存储器包括高速缓存和缓冲区。
根据本公开的片上存储器、电子设备以及操作所述片上存储器的方法,在AP-CP单芯片结构中,对于处理CP的实时所需要的代码,保证存储器延迟,并且由此保证了稳定通信。此外,在CP中减少存储器延迟,并且增加在相同时间内处理的数据量,并且由此提高通信带宽。对于AP,尽管电子设备的屏幕大小变大,但是支持不间断的显示。此外,通过DRAM延迟监测,根据每个IP动态地支持QoS,并且对于若干实时IP使用片上存储器,并且由此满足操作中所需要的延迟条件。
在进行以下具体实施方式之前,可能有利的是,阐述贯穿本专利文档使用的某些词语和短语的定义:术语“包含”和“包括”以及其变形意思指无限制地包括;术语“或”是包含的,意思指和/或;短语“与…有关”和“与其相关”以及其变形可以意思指包括、包括在…内、与…互连、包含、包含在…内、连接到…或与…连接、耦接到…或与…耦接、可与…通信、与…协作、交织、并置、接近于、一定、具有、具有…的性质等等;以及术语“控制器”意思指控制至少一个操作的任何设备、系统或其部件,这样的设备可以被实现在硬件、固件或软件、或硬件、固件或软件中的至少两个的一些组合中。应注意到:无论是本地地还是远程地,可集中或分散与任何特定控制器相关联的功能。在本专利文件中通篇提供针对特定单词和短语的定义,本领域普通技术人员应理解:在许多(如果不是最多的)示例中,所述定义应用于所述限定的单词和短语的之前以及未来的使用。
附图说明
为了更加完整地理解本公开及其优点,现在结合附图参考以下描述,其中相同的参考标号表示相同的部件:
图1展示了根据本公开的现有AP-CP连接结构的各种实施例;
图2展示了根据本公开的现有AP-CP连接结构的另一个实施例;
图3展示了根据本公开的电子设备的各种实施例的配置;
图4展示了根据本公开的电子设备的各种实施例的配置;
图5展示了根据本公开的存储器模块的各种实施例的配置;
图6展示了根据本公开的分配表的各种实施例;
图7展示了根据本公开的分配表的各种实施例;
图8A展示了专用区域的存储器的使用情况的各种实施例;
图8B展示了普通区域的存储器的使用情况的各种实施例;
图9展示了根据本公开的操作表的各种实施例;
图10展示了操作表的使用情况的各种实施例;
图11展示了操作表的使用情况的另一个示例;
图12展示了预加载;
图13展示了被执行预加载的数据的划分的各种实施例;
图14展示了根据本公开的操作存储器的方法的各种实施例的执行过程;
图15展示了显示器IP的存储器模块的作用;
图16展示了根据本公开的标签存储器;
图17展示了根据本公开的操作存储器的方法的各种实施例的执行过程;
图18展示了根据本公开的操作存储器的方法的另一个实施例的执行过程;
图19展示了根据分辨率变化的显示器的实时条件;并且
图20展示了根据通信带宽的图像的下载时间和图像质量。
具体实施方式
在本专利文档中,用于描述本公开的原理的图3至图20、以下讨论的内容以及各种实施例仅是示例的方式并且不应以任何方式被解释为限制本公开的范围。本领域技术人员将会理解本公开的原理可以在任意适当布置的无行通信设备中实现。下面,将参考附图详细描述本公开的实施例。值得注意的是,在附图中相同标号可能表示相同部件。进一步地,将省略可能使本公开的主题不清楚的对已知功能和配置的详细描述。
图3是框图,展示了根据本公开的电子设备的各种实施例的配置。
参照图3,根据本公开的电子设备1包括存储器系统300和存储器3。电子设备1包括移动站、固定或移动用户站、传呼机、蜂窝电话、个人便携式终端(例如,PDA)、智能电话、膝上型计算机、上网本、个人计算机、无行传感器等。存储器系统300被制造为单芯片。也就是说,存储器系统300被制造为片上系统(SoC)。存储器3包括DRAM存储器。
存储器系统300包括应用处理器(AP)模块310、通信处理器(CP)模块320、存储器模块330和存储器控制单元340。
AP模块310包括中央处理单元(CPU)、图像信号处理器(ISP)、图形处理单元(GPU)、H/W编解码器知识产权(IP)、显示器IP和数字信号处理(DSP)。
CP模块320包括CPU、DSP、直接存储器访问(DMA)、MAC IP等。
AP模块310和CP模块320通过主总线被连接至存储器模块330。
存储器模块330被实施为缓冲区(buffer)类型或高速缓存(cache)类型并被连接至主总线。AP模块310和CP模块320中的IP通过主总线使用存储器模块330。存储器模块330是片上存储器。
存储器控制单元340被连接至存储器模块330并通过接口被连接至存储器3。存储器控制单元340访问存储器3以便从存储器3中读取数据或将数据存储在存储器3中。存储器控制单元340将从存储器3中读取的数据传递至AP模块310、CP模块320和存储器模块330当中的至少一个模块,并将从AP模块310、CP模块320和存储器模块330中接收的数据存储在存储器3中。
存储器控制单元340从AP模块310、CP模块320和存储器模块330中的至少一个模块中接收对于存储器的请求,并将所接收的请求传递至存储器3。在某些实施例中,所述请求是对于存储在存储器中的数据的请求以及对于在存储器中存储数据的请求。在某些实施例中,对于存储器的请求被称为存储器请求。
图4是框图,展示了根据本公开的电子设备的另一个实施例的配置。
参照图4,作为各种实施例,电子设备1包括代替存储器系统300的存储器系统400。存储器系统400的存储器控制单元340被连接至主总线。也就是说,存储器模块330和存储器控制单元340被单独地连接至主总线。在某些实施例中,存储器系统400的其他配置元素分别对应于存储器系统300的配置元素,并且由此将省略详细描述。
图5是框图,展示了根据本公开的存储器模块的各种实施例的配置。
参照图5,存储器模块330包括存储器510、地址过滤器520和控制单元530。
存储器510存储数据并被实施为缓冲区类型或高速缓存类型。
地址过滤器520配置其中使用存储器510的地址部分,并且根据关于所配置的地址部分的信息过滤从AP模块310或CP模块320中接收的存储器请求。
地址过滤器520事先定义地址部分的起始地址和偏移,并使用起始地址和偏移过滤从AP模块310或CP模块320接收的存储器请求。地址过滤器520在运行时内改变起始地址和偏移。也就是说,起始地址和偏移的运行时改变是可能的。
根据各种实施例,地址部分的结束地址被配置以代替所述偏移。
地址部分的起始地址和结束地址对应于其中数据存储在存储器3中的部分的起始地址和结束地址,所述数据存储在所述地址部分。
控制单元530包括分配表531、操作表533、引擎和流量监测单元537。
控制单元530基于预定信息控制所述存储器。在某些实施例中,预定信息包括关于以下至少一项的信息:实时IP的预加载区域、延迟阈值、以及在阈值情况下的存储器510的使用情况。预定信息在存储器系统300和400的设计时被定义。
控制单元530基于预定信息设置操作表533。控制单元530在运行时内监测存储器3的流量以便检测存储器3的使用情况,并且基于存储在操作表533中的信息控制所述IP的存储器510的区域分配和预取。
分配表531根据每组主IP(mater IP)和关于使用状态相关的信息存储关于片上存储器分配大小的至少一条信息。在某些实施例中,主IP是实时IP。
图6是视图,展示了根据本公开的分配表的各种实施例。图6展示了当存储器510被实施为缓冲区时分配表的配置。
参照图6,分配表600的每一行包括组ID(GID)字段、分配大小字段和使用情况字段中的至少一项。定义将根据每个IP组使用的片上存储器大小的信息被存储在分配表600的每一行中。在分配表600的每一行中,存储了关于存储器510的具有适合于相应IP的大小的区域的分配的信息。在某些实施例中,所述字段被称为元素、行等。
GID字段存储用于标识相应组的信息。
分配大小字段存储关于将要分配给相应组的存储器区域的信息。所述信息指示将要分配给缓冲区的分配大小。
使用情况字段包括关于被分配的存储器区域的使用状态的信息。所述信息指示实际使用大小。
图7是视图,展示了根据本公开的分配表的另一个实施例。图7展示了当存储器510被实施为高速缓存时分配表的配置。
参照图7,分配表700的每一行包括组ID(GID)字段、优先级字段、分配大小字段、专用字段和使用情况字段中的至少一项。定义将根据每个IP组使用的片上存储器大小的信息被存储在分配表700的每一行中。在分配表700的每一行中,存储了与对存储器510的区域的分配相关的信息,所述区域的大小适合于相应IP。在某些实施例中,所述字段被称为元素、行等。
当存储器510被实施为高速缓存时,另一个IP使用过多数量的存储器510,并且因此在实时IP中不可能保证预定空间。为了防止这一点,专用区域被配置。为了在高速缓存替代物中利用优先级,所述优先级被配置并用于提高需要优先安全性的实时IP的排名。分配表700用于记录这样的信息。
GID字段存储用于标识相应组的信息。
优先级字段存储关于相应组的优先级的信息。
分配大小字段存储关于将要分配给相应组的存储器区域的信息。所述信息指示将要分配给缓冲区的分配大小。
专用字段存储关于相应组的专用区域的信息。如以上描述的,专用区域被用作将被维持在最低估计的专用空间。由引擎535预加载并使用的数据也被分配给专用区域。除了专用区域以外的普通区域是由若干IP使用的共同使用空间。
使用情况字段包括关于被分配的存储器区域的使用状态的信息。所述信息指示实际使用大小。
图8A是视图,展示了专用区域的存储器使用情况的各种实施例。
参照图8A,存储器810示出了其中存储器510是专用的并被分配给AP模块310的CPU、编解码器和CP的预加载区域的情况。当存储器510被实施为高速缓存类型时,普通区域被分配给并且动态地用于对存储器3的访问量很大的IP。
图8B是视图,展示了普通区域的存储器使用情况的各种实施例。
参照图8B,存储器850示出了因为在运行时内GPU的使用情况而生成的普通区域的存储器510的各种实施例。控制单元530在运行时内连续更新分配表700的使用情况字段,并根据场景改变分配大小。
操作表533根据场景以及与预取使用情况相关的定义来存储关于存储器510的使用情况的信息。
事先定义使用存储器510和对每个事件情况进行预取的方法,并且将关于所述定义的信息存储在操作表510中。使用场景是指事先的对使用存储器510和对每个事件情况进行预取的方法的定义。
此外,事先定义其他IP的存储器510的使用情况,并且将关于所述定义的信息存储在操作表533中。所述信息在需要对于任何IP保证延迟的优先处理的情况下使用。
图9是视图,展示了根据本公开的操作表的各种实施例。
参照图9,操作表900包括索引字段、事件字段、使用情况字段和预取字段中的至少一个字段。在某些实施例中,所述字段被称为元素、行等。
索引字段存储与操作表900的相应列相关的索引。
事件字段存储关于事件的信息。例如,事件为启动(boosting),并且为相对于‘A’IP而达到延迟阈值‘x’的情况。
使用情况字段存储与存储器510用于或不用于由存储在相应事件字段中的信息指示的事件相关的信息。定义了相对于AP模块310的实时IP而达到延迟阈值的情况的存储器使用,并且所述信息包括与所述定义相关的信息。在某些实施例中,‘开’指示对存储器510的使用,并且‘关’指示对存储器510的不使用。
预取字段包括与是否要对由存储在相应事件字段中的信息指示的事件执行预取或预加载相关的信息以及与执行预加载的区域相关的信息中的至少一个。基于与是否要执行预取或预加载相关的信息来确定是否要执行预取或预加载。在某些实施例中,‘开’指示对预取的执行,并且‘关’指示对预取的不执行。
指示执行预加载的区域的地址包括起始地址、偏移和结束地址中的至少一项。
图10是视图,展示了操作表的使用情况的各种实施例。
参照图10,操作表1000是存储器510被实施为缓冲区结构的情况的操作表的示例。
存储在具有索引‘0’的行的事件字段中的‘Init’指示启动。
存储在具有索引‘1’的事件字段中的‘A阈值x’指示相对于‘A’IP而达到延迟阈值‘x’的时间。
存储在具有索引‘1’的行的使用情况字段当中的‘A’字段中的‘开’指示在运行时内相对于‘A’IP而达到延迟阈值x时,‘A’IP使用存储器510。
存储在具有索引‘0’的行的预取字段当中的‘B’字段中的‘预加载0(起始地址,偏移0)’指示执行预加载的区域为预加载‘0’。
图11是视图,展示了操作表的使用情况的另一个示例。
参照图11,操作表1100是存储器510被实施为高速缓存结构的情况的操作表的使用情况的示例。当存储器510被实施为高速缓存时,因为通过将存储器510划分成专用区域和普通区域来操作存储器510,所以在普通区域中定义了附加分配和预取开和关,以便使用附加分配和预取开和关。
存储在具有索引‘2’的行的使用情况字段的‘B’字段中的‘开(预加载2+附加分配)’指示,在运行时内相对于‘B’IP而达到延迟阈值Y时,‘B’IP上传指示了专用区域中的‘预加载2’的预加载部分,另外分配具有由‘附加分配’指示的大小的存储器区域,并执行预取。
引擎535对存储器510执行预加载和预取。引擎535基于存储在分配表530中的信息和存储在操作表533中的信息中的至少一条信息来执行预加载。此外,引擎535基于AP模块310或CP模块320的存储器请求来对存储器510执行预取,并且将比如顺序预取、步幅预取(stride prefetch)和全局历史缓冲区等普通预取算法应用到所述预取上。此外,引擎535基于存储在操作表533的事件字段中的信息以及通过流量监测单元537识别的信息来确定应当执行预加载或预取的时间,并且基于存储在操作表533中的信息根据场景来改变对引擎535的操作。
图12是用于描述预加载的视图。
参照图12,当完成启动电子设备1时,控制单元530将操作表533中的预定预加载区域加载到存储器510上。根据使用场景来将CP代码加载到存储器510中。当完成预加载时,控制单元530更新分配表531的使用情况字段。
当存储器510被实施为高速缓存时,如果所分配和所使用的大小1250接近路径(way)大小,那么一条路径1210被分配并且不够的部分以行单位1222和1223被分配给的另一个路径。当在高速缓存上加载预加载区域时,专用和锁定状态被配置给相应高速缓存行的标签存储器,以便使预加载区域能够停留在高速缓存上。
根据CP模块320的使用场景来改变预加载区域。因为AP模块310知道与CP模块320的使用情况(比如,电子设备1的飞行模式、WiFi使用等)相关的信息,所以AP模块310流畅地使用与所述信息相关的预加载区域。当在飞行模式中没有使用CP模块320时,存储器510的分配给CP模块320的区域由于包括预加载而用于另一个目的。当电子设备1使用WiFi时,图13中所示出的预加载0被改变为预加载1,并且分配给CP模块320的区域由另一个IP使用。
流量监测单元537以规则周期监测AP模块310和CP模块320的实时IP的存储器延迟变化,并使用请求响应周期差异和操作频率来计算存储器延迟。在某些实施例中,当存储器3是DRAM时,存储器延迟为DRAM延迟。
图13是视图,展示了根据场景来划分数据的各种实施例。
参照图13,在CP模块320中,根据重要性和场景来以不同方式应用被执行预加载的区域。需要实时处理的部分在设计时被标识,并且根据重要性和使用场景而被划分成若干类型。在表1350中标识了根据场景来划分实时区域的方法。在运行时期间,考虑AP模块310的操作情况和DRAM使用情况而以不同方式利用预加载区域。当存储器510中存在很大裕量并且DRAM访问很少时,预加载0被分配给存储器510以供使用。如果电子设备1的WiFi被操作,那么仅与电话呼叫协议相关的预加载1被分配给存储器510以供使用。当CP模块320流量变得很大时,预加载2另外地被分配给存储器510以供使用。上传相应区域的方法包括由引擎535根据流量情况执行预加载的方法,或者指示由CP模块320或AP模块310执行预加载的方法。
图14是用于描述根据本公开的操作存储器的方法的各种实施例的执行过程的视图。图14展示了基于相对于CP和AP显示器的DRAM延迟来操作存储器510的过程。
参照图14,延迟被显示为总线延迟与存储器3的延迟之和。在某些实施例中,总线延迟在设计时确定,并且在运行时期间考虑到预定裕量而没有大的变化。然而,因为存储器3的延迟根据访问模式和流量而改变,所以根据本公开的存储器模块330监测存储器3的延迟并利用通过在对存储器510的操作中进行监测而获得的值。在某些实施例中,存储器3的延迟被定义为存储器请求从存储器模块330传递至存储器3的时间到与存储器请求相关的数据到达存储器模块330的时间之间的时间差。
对于随机实时IP,由以下方程1定义增量(Delta)。
方程1
增量=阈值-监测到的DRAM延迟
在增量≤裕量的情况下,执行操作表533中定义的存储器分配和预取操作。因为大多数实时IP具有关于延迟的极限条件并且在设计时计算总线延迟,所以还在设计时定义了阈值。裕量根据实时IP的极限条件来确定。
控制单元530通过执行状态1410、步骤1420和步骤1430来控制对存储器510的操作。
在“CP阈值y-监测到的延迟>裕量CP”的情况下,控制单元530进行控制以使得存储器510的状态变成状态1410。在状态1410中,存储器510存储CP模块320的预加载1区域。
在“CP阈值y-监测到的延迟≤裕量CP”的情况下,控制单元530将存储器510的状态从状态1410改变成状态1420。在状态1420中,存储器510存储CP模块320的预加载0区域。当存储器510被实施为高速缓存时,控制单元530允许进行用于CP正常访问的高速缓存分配并在状态1420下执行预取。
在“显示器阈值x-监测到的延迟≤裕量显示器”的情况下,控制单元530将存储器510的状态从状态1420改变成状态1430。在状态1430中,存储器510存储CP模块320的预加载1区域和AP模块310的显示区域,并且控制模块530对显示区域执行预取。当存储器510被实施为高速缓存时,控制模块530释放CP模块320的预加载2的锁以便将预加载2配置为替代对象,允许对显示器IP进行高速缓存分配,并且对显示器IP执行预取,并且由此减小显示器IP的延迟。
图15是用于描述显示器IP的存储器模块330的作用的视图。图15展示了显示器IP的高速缓存使用情况。
参照图15,显示器IP 1510是实时IP,并且当配置了一个屏幕时,若干页图像被组合并输出在屏幕1520上。如果一页全HD帧对应于约7.9MB并且显示器IP 1510组合三个图像并将这些图像输出在屏幕上,在最糟糕的情况下,约23MB的图像大小是必要的。然而,因为这并不是存储器510可以处理的大小,所以并不是所有图像都可以被分配给存储器510。
然而,当显示器IP在行单位1521和1522中输出图像时,实际必要的高速缓存大小被减小且对存储器3的访问被隐藏。在全HD标准中,当一行对应于分辨率为1920*1080的屏幕中的1920个像素并且每像素的字节数对应于4字节/像素时,一行的数据大小通过以下方程2来计算。
方程2
1行=1920*4字节/像素=7.5KB
方程3
60FPS=1/60s=1/60/1080s=15.4μs
根据方程3,显示器IP在最低估计应当每15.4μs输出7.5KB,以便在屏幕上正常显示图像。尽管使用了三个图像且考虑了裕量,但是在向存储器510仅分配了约128KB时,每5行被维持在高速缓存中。在某些实施例中,当引擎535预先完成不断地输出的帧的行的数据时,显示器IP的DRAM访问被隐藏至存储器510的低空间。通过这一点,在进行电子设备1的高分辨率摄像或下载时,保证了显示器的稳定性并减小了停止时间。
图16是视图,展示了根据本公开的标签存储器。
参照图16,若干IP使用存储器510。当存储器510被实施为高速缓存时,有必要进行分配管理,从而使得每一个IP使用指定大小的区域并且预加载数据停留在存储器510中。
当存储器510被实施为高速缓存时,存储器510包括标签存储器1600和数据存储器。关于显示高速缓存数据的状态的状态信息被存储在标签存储器1600中,并且引擎535使用状态信息来执行分配管理。状态包括‘专用’、‘优先级’和‘锁定状态’。专用1611指示IP或IP组的专用,并且锁定状态1612指示没有被替代的对象。优先级1613用于标识在替代对象的情况下考虑的顺序。
当任何IP访问实施为高速缓存的存储器510时,如果生成高速缓存未中(cachemiss),则应当分配新的高速缓存行。如果不存在空的空间,则应当向正在使用的高速缓存行分配新的高速缓存行。也就是说,应当执行替代,并且引擎535根据以下优先级确定替代对象(即,牺牲品(victim))。
①专用区域的空的空间
②普通区域的空的空间
③优先级低于普通区域的组的高速缓存行
④优先级与普通区域相同的组的高速缓存行
⑤普通区域的相同组的高速缓存行
⑥被解锁的并用于专用区域的高速缓存行
通过执行专用和锁定过程来从替代对象中排除预加载区域。如果没有搜索到满足所述条件的高速缓存行,那么不执行高速缓存分配。本公开提议的内容是在执行对分配新高速缓存行的替代之前预先选择替代对象的候选的方法,并且所述方法连同替代策略(如现有的“随机”、“轮询”和“LRU”)一起使用。此外,当使用存储器510的IP的数量很小并且由此不必要考虑优先级时,上述③和④被排除在外并且由此优先级是简单的。
图17是流程图,展示了根据本公开的操作存储器的方法的各种实施例的执行过程。
参照图17,在操作S110中,引擎530在存储器510中预加载数据。所述数据是存储在操作表533中的预定预加载区域中的数据。引擎530基于存储在分配表513中的信息根据每个IP分配存储器510的区域,并且将存储在每个IP的预加载区域中的数据加载到分配给每个IP的相应存储器区域中。在完成预加载后,引擎530更新分配表531的使用情况字段。操作S110可在完成电子设备1的启动后执行。
在操作S120中,流量监测单元537监测存储器3的延迟。流量监测单元537定期监测AP模块310和CP模块320的实时IP的存储器延迟变化,并使用请求响应周期差异和操作频率来计算存储器延迟。在某些实施例中,存储器延迟包括总线延迟和存储器3的延迟中的至少一项。
在操作S130中,引擎535识别存储器延迟是否被监测了预定重复次数‘N’。
在操作S140中,当监测存储器延迟N次时,引擎535识别是否满足“增量≤裕量”。
在操作S150中,当满足“增量≤裕量”时,引擎535识别基于操作表535中的信息的、加载在存储器510中的预加载区域的变化是否必要。
在操作S160中,当预加载区域的变化必要时,引擎535基于操作表中的信息改变加载在存储器510中的预加载区域。在某些实施例中,在引擎535改变预加载区域后,引擎535根据改变的内容更新分配表531。
在操作S170中,当预加载区域的变化不必要或预加载区域被改变时,引擎535根据在操作表533中定义的使用情景配置存储器510。此过程在电子设备1启动后被不断地生成。
图18是流程图,展示了根据本公开的操作存储器的方法的另一个实施例的执行过程。
参照图18,在操作S200中,当从特定IP接收到存储器请求时,引擎535识别专用区域中是否包括未使用的高速缓存行。
在操作S205中,当不存在未使用的高速缓存行时,引擎535识别存储器请求所请求的存储器使用容量是否比高速缓存行的存储器使用容量的小。
在操作S210中,当所述使用容量小于分配给相应IP的高速缓存行的使用容量时,引擎535在具有与请求该存储器请求的IP的GID相同的GID的IP的普通区域中搜索候选位置。
在操作S215中,当在普通区域中没有发现候选位置时,引擎535在专用区域中搜索候选位置。
在操作S220中,当在专用区域中没有发现候选位置时,引擎535选择替代对象。在某些实施例中,引擎535选择未锁定的高速缓存行作为替代对象。
在操作S225中,引擎535将在步骤S200中接收的所述存储器请求所请求的数据存储在其中存储替代对象的区域中。
在操作S230中,当在专用区域中没有发现候选位置时,引擎535不分配高速缓存行,并且将在步骤S200中接收到的存储器请求传递至存储器3。
当在普通区域中发现候选位置时,引擎535执行步骤S220。在某些实施例中,引擎535选择普通区域的相同组的高速缓存行作为替代对象。
在操作S235中,当使用容量不小于分配给相应IP的高速缓存的使用容量时,引擎535识别未使用的高速缓存行是否在普通区域中。
在操作S240中,当未使用的高速缓存行不在普通区域中时,引擎535识别具有低优先级的IP的高速缓存行是否在普通区域中。
当具有低优先级的IP的高速缓存行在普通区域中时,引擎535执行操作S220。在某些实施例中,引擎535选择高速缓存行作为替代对象。
在操作S245中,当具有低优先级的IP的高速缓存行不在普通区域中时,引擎535识别优先级相同的不同组的高速缓存行是否在普通区域中。
当优先级相同的不同组的高速缓存行在普通区域中时,引擎535执行操作S220。在某些实施例中,引擎535选择高速缓存行作为替代对象。
在操作S250中,当优先级相同的不同组的高速缓存行不在普通区域中时,引擎535在分配给具有与请求所述存储器请求的IP的GID相同的GID的IP的区域中搜索候选位置。
当在分配给具有与请求所述存储器请求的IP的GID相同的GID的IP的区域中发现候选位置时,引擎535执行操作S220。在某些实施例中,引擎535选择候选位置作为替代对象。
当在分配给具有与请求所述存储器请求的IP的GID相同的GID的IP的区域中没有发现候选位置时,引擎535执行操作S230。
当未使用的高速缓存行在普通区域中时,引擎535执行操作S225。在某些实施例中,引擎535将在操作S200中接收的由所述存储器请求所请求的数据存储在其中存储高速缓存行的区域中。
当未使用的高速缓存行在专用区域中时,引擎535执行操作S225。在某些实施例中,引擎535将在操作S200中接收的由存储器请求所请求的数据存储在存储高速缓存行的区域中。
图19是表格视图,展示了根据分辨率变化的显示器的实时条件。
参照图19,当屏幕分辨率变大时,因为AP流量呈两到四倍或更多倍增长,所以AP显示IP的实时请求和CP的存储器延迟极限一样变大。这在表1900中得到识别。
在AP-CP单芯片中,当不满足实时条件时,用户体验到通信和显示器的质量劣化。用户体验到下载期间内容被损坏或者视频通话期间图像或语音断开的现象。此外,体验到在拍摄高分辨率图像的同时更新应用时图像被断开或在下载期间再现高分辨率图像时图像被断开的频率增加。当然,为了防止这种情况,在开发步骤中应进行充分验证,但是,当不能满足条件时,不可以发布具有所需性能的产品。
图20是视图,展示了根据通信带宽的图像的下载时间和图像质量。
参照图20,对分辨率增加的通信性能的要求持续增长。特别地,由于视频电话、在线游戏、网络浏览、流式业务等的图像质量,终端的响应速度提升要求已经增加。终端中的大容量内容的使用情况已得到扩展。已认识到,根据通信带宽的变化,在类似时间内期间接收到的图像的图像质量不同。因为对高分辨率的要求是持久的,即使是在将来,所以在AP-CP单芯片200中的通信功能、显示功能等的实时保证问题的产生概率增加。为此,本公开提供了存储器模块330、包括该存储器模块的电子设备以及操作该存储器模块的方法,以减少AP-CP单芯片结构中的存储器延迟。
因为先前使用的TCM和高速缓存的大小有限,所以在减少延迟上存在限制。这是因为由于CP执行的通信的协议代码大小太大,因此难以在片上加载所有代码。特别地,控制DSP时使用的代码需要实时处理。当在执行这样的代码的同时产生高速缓存未中时,应执行DRAM访问。如果DRAM延迟变长,则无法适当地进行通信。另外,当DRAM与AP一起使用时,因为与使用CP专用DRAM的情况相比,DRAM延迟变长,所以仅使用TCM和内部高速缓存无法保证实时处理。
通常,高速缓存不能100%保证实时处理。这是因为,对于实时处理应当保证操作在特定时间内完成,但是,在高速缓存的情况下,当生成高速缓存未中时,延迟增加,并且难以预料这一情况。
总线和DRAM控制单元中使用的基于优先级的QoS促进对特定事务的优先处理。但是,使用了QoS,基本DRAM延迟没有减少,并且因为另一个IP的事务的处理不能持续被延迟,所以难以保证实时。此外,当重要的实时事务(如CPU的CPU代码和AP的显示)同时进入DRAM时,因为根据优先级其中一个产生了损失,所以实时保证变得更加困难。为此,本公开提供了存储器模块330、包括该存储器模块的电子设备以及操作该存储器模块的方法,以减少AP-CP单芯片结构中的存储器延迟。
虽然已经利用示例实施例描述本公开,但是可将各种改变和修改建议给本领域技术人员。本公开包含落入权利要求的范围的改变和修改是期望的。
Claims (15)
1.一种片上存储器,包括:
多个设计知识产权(IP);
包括存储区域的存储器;以及
连接到所述存储器的处理器,其中,所述处理器被配置为:
监测所述多个IP当中的至少一个IP的存储器流量,以及
基于所述监测的结果控制存储区域的使用情况。
2.如权利要求1所述的片上存储器,其中,以下各项中的至少一项适用:
所述处理器被进一步配置为预加载事先配置在所述存储区域中的预加载区域,并且其中,所述预加载区域是存储与所述多个设计IP当中的至少一个IP相关的数据中的一些或全部的区域;以及
所述处理器被进一步配置为基于所述至少一个IP所使用的存储器请求来在所述存储区域上执行预取。
3.如权利要求1所述的片上存储器,其中,所述处理器被进一步配置为:
识别是否生成预定事件,以及
执行与所述生成的事件相关的所述片上存储器的动作,其中,所述片上存储器的动作包括以下各项中的至少一项:改变与所述生成的事件相关的IP的预加载、给所述IP分配所述存储区域、从所述IP处释放所述存储区域的分配、激活所述IP的预取执行、以及对所述IP的所述预取执行进行去激活。
4.如权利要求3所述的片上存储器,其中,所述处理器被进一步配置为基于所述监测的结果识别是否生成所述预定事件。
5.如权利要求1所述的片上存储器,其中,所述处理器被进一步配置为基于事先根据每个IP定义的分配信息来给所述至少一个IP分配所述存储区域,
其中,所述分配信息包括以下各项中的至少一项:指示分配区域的优先级的信息、指示所述分配区域的类型的信息以及指示所述分配区域的大小的信息,并且其中,所述分配区域的所述类型包括专用区域和普通区域中的至少一项。
6.一种操作包括多个设计知识产权(IP)的片上存储器的方法,所述方法包括:
监测所述多个设计IP当中的至少一个IP的存储器流量;以及
基于所述监测的结果控制包括在所述片上存储器中的存储区域的使用情况。
7.如权利要求6所述的方法,其中,以下各项中的至少一项适用:
进一步包括预加载事先配置给所述存储区域的预加载区域,并且其中,所述预加载区域是存储与所述多个设计IP当中的至少一个IP相关的数据中的一些或全部的区域;以及
进一步包括基于所述至少一个IP所使用的存储器请求来在所述存储区域上执行预取。
8.如权利要求6所述的方法,进一步包括:
识别是否生成预定事件,以及
执行与所述生成的事件相关的所述片上存储器的动作,
其中,所述片上存储器的动作包括以下各项中的至少一项:改变与所述生成的事件相关的IP的预加载、给所述IP分配所述存储区域、从所述IP释放所述存储区域的分配、激活所述IP的预取执行、以及对所述IP的所述预取执行进行去激活。
9.如权利要求6所述的方法,其中,控制所述存储区域包括:
基于所述监测的结果识别是否生成所述预定事件;以及
执行与所述生成的事件相关的所述片上存储器的动作。
10.如权利要求6所述的方法,进一步包括:
基于事先根据每个IP定义的分配信息来给所述至少一个IP分配所述存储区域,
其中,所述分配信息包括以下各项中的至少一项:指示分配区域的优先级的信息、指示所述分配区域的类型的信息以及指示所述分配区域的大小的信息,并且其中,所述分配区域的类型包括专用区域和普通区域中的至少一项。
11.一种包括所述片上存储器的电子设备,其中,所述片上存储器包括:
多个设计知识产权(IP);
包括存储区域的存储器;以及
连接到所述存储器的处理器,其中,所述处理器被配置为:
监测所述多个设计IP当中的至少一个IP的存储器流量;以及
基于所述监测的结果控制存储区域的使用情况。
12.如权利要求11所述的电子设备,其中,以下各项中的至少一项适用:
所述处理器被进一步配置为预加载事先配置在所述存储区域中的预加载区域,并且其中,所述预加载区域是存储与所述多个设计IP当中的至少一个IP相关的数据中的一些或全部的区域;以及
所述处理器被进一步配置为基于所述至少一个IP所使用的存储器请求来在所述存储区域上执行预取。
13.如权利要求11所述的电子设备,其中,所述处理器被进一步配置为:
识别是否生成预定事件,以及
执行与所述生成的事件相关的所述片上存储器的动作。
14.如权利要求13所述的电子设备,其中,所述片上存储器的动作包括以下各项中的至少一项:改变与所述生成的事件相关的IP的预加载、给所述至少一个IP分配所述存储区域、从所述至少一个IP处释放所述存储区域的分配、激活所述至少一个IP的预取执行、以及对所述至少一个IP的所述预取执行进行去激活。
15.如权利要求13所述的电子设备,其中,所述处理器被进一步配置为基于所述监测的结果识别是否生成所述生成的事件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140102481A KR20160018204A (ko) | 2014-08-08 | 2014-08-08 | 전자 장치, 온 칩 메모리 장치 및 온 칩 메모리의 운영 방법 |
KR10-2014-0102481 | 2014-08-08 | ||
PCT/KR2015/008258 WO2016021964A1 (en) | 2014-08-08 | 2015-08-06 | Electronic device, on-chip memory and method of operating the on-chip memory |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106575258A true CN106575258A (zh) | 2017-04-19 |
Family
ID=53879348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580042726.4A Withdrawn CN106575258A (zh) | 2014-08-08 | 2015-08-06 | 电子设备、片上存储器和操作所述片上存储器的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20160041791A1 (zh) |
EP (1) | EP2983105B1 (zh) |
KR (1) | KR20160018204A (zh) |
CN (1) | CN106575258A (zh) |
WO (1) | WO2016021964A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109960663A (zh) * | 2017-12-22 | 2019-07-02 | 三星电子株式会社 | 执行垃圾回收的存储装置和存储装置的垃圾回收方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10599208B2 (en) * | 2015-09-08 | 2020-03-24 | Toshiba Memory Corporation | Memory system and controller |
US11210186B2 (en) * | 2019-03-07 | 2021-12-28 | Arm Limited | Error recovery storage for non-associative memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030101307A1 (en) * | 2001-03-15 | 2003-05-29 | Riccardo Gemelli | System of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
CN1797326A (zh) * | 2004-12-21 | 2006-07-05 | 三菱电机株式会社 | 控制电路以及控制方法 |
CN101484880A (zh) * | 2006-07-05 | 2009-07-15 | Nxp股份有限公司 | 电子装置、片上系统以及监控数据流的方法 |
US20100235579A1 (en) * | 2006-02-22 | 2010-09-16 | Stuart David Biles | Cache Management Within A Data Processing Apparatus |
CN103246584A (zh) * | 2012-02-14 | 2013-08-14 | 苏州澜起微电子科技有限公司 | 片上系统芯片结构及保存调试信息的方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654837B1 (en) * | 1999-12-28 | 2003-11-25 | Intel Corporation | Dynamic priority external transaction system |
EP1182567B1 (en) * | 2000-08-21 | 2012-03-07 | Texas Instruments France | Software controlled cache configuration |
US6662272B2 (en) * | 2001-09-29 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Dynamic cache partitioning |
US7194582B1 (en) * | 2003-05-30 | 2007-03-20 | Mips Technologies, Inc. | Microprocessor with improved data stream prefetching |
US7177985B1 (en) * | 2003-05-30 | 2007-02-13 | Mips Technologies, Inc. | Microprocessor with improved data stream prefetching |
KR101781617B1 (ko) * | 2010-04-28 | 2017-09-25 | 삼성전자주식회사 | 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩 |
US8949579B2 (en) * | 2010-10-04 | 2015-02-03 | International Business Machines Corporation | Ineffective prefetch determination and latency optimization |
US8321627B1 (en) * | 2011-10-06 | 2012-11-27 | Google Inc. | Memory operation command latency management |
US20140215177A1 (en) * | 2012-08-02 | 2014-07-31 | Boo Jin Kim | Methods and Systems for Managing Heterogeneous Memories |
KR102001414B1 (ko) * | 2012-09-27 | 2019-07-18 | 삼성전자주식회사 | 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법 |
US9286223B2 (en) * | 2013-04-17 | 2016-03-15 | Advanced Micro Devices, Inc. | Merging demand load requests with prefetch load requests |
-
2014
- 2014-08-08 KR KR1020140102481A patent/KR20160018204A/ko not_active Application Discontinuation
-
2015
- 2015-08-06 CN CN201580042726.4A patent/CN106575258A/zh not_active Withdrawn
- 2015-08-06 EP EP15179992.1A patent/EP2983105B1/en active Active
- 2015-08-06 WO PCT/KR2015/008258 patent/WO2016021964A1/en active Application Filing
- 2015-08-07 US US14/821,663 patent/US20160041791A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030101307A1 (en) * | 2001-03-15 | 2003-05-29 | Riccardo Gemelli | System of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
CN1797326A (zh) * | 2004-12-21 | 2006-07-05 | 三菱电机株式会社 | 控制电路以及控制方法 |
US20100235579A1 (en) * | 2006-02-22 | 2010-09-16 | Stuart David Biles | Cache Management Within A Data Processing Apparatus |
CN101484880A (zh) * | 2006-07-05 | 2009-07-15 | Nxp股份有限公司 | 电子装置、片上系统以及监控数据流的方法 |
CN103246584A (zh) * | 2012-02-14 | 2013-08-14 | 苏州澜起微电子科技有限公司 | 片上系统芯片结构及保存调试信息的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109960663A (zh) * | 2017-12-22 | 2019-07-02 | 三星电子株式会社 | 执行垃圾回收的存储装置和存储装置的垃圾回收方法 |
CN109960663B (zh) * | 2017-12-22 | 2024-04-30 | 三星电子株式会社 | 执行垃圾回收的存储装置和存储装置的垃圾回收方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2983105B1 (en) | 2019-10-02 |
WO2016021964A1 (en) | 2016-02-11 |
US20160041791A1 (en) | 2016-02-11 |
KR20160018204A (ko) | 2016-02-17 |
EP2983105A1 (en) | 2016-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6668357B2 (ja) | 同じ画面上にコンテンツを表示するための方法及びデバイス並びに端末デバイス | |
US11146502B2 (en) | Method and apparatus for allocating resource | |
US20170134517A1 (en) | Data storage based on content popularity | |
CN104915319B (zh) | 高速缓存信息的系统及方法 | |
EP1928154B1 (en) | Efficient utilization of cache servers in mobile communication system | |
CN106095589B (zh) | 一种分配分区的方法、装置及系统 | |
CN106599239A (zh) | 网页内容数据获取方法及服务器 | |
US10862992B2 (en) | Resource cache management method and system and apparatus | |
CN105450579B (zh) | 网络资源预加载方法、客户端及中间件服务器 | |
CN108205498B (zh) | 内存回收方法及装置、计算机装置及计算机可读存储介质 | |
CN109074331A (zh) | 具有系统高速缓存和本地资源管理的功率降低存储器子系统 | |
CN106888381B (zh) | 一种数据资源存储方法及装置 | |
CN106575258A (zh) | 电子设备、片上存储器和操作所述片上存储器的方法 | |
CN106021126B (zh) | 缓存数据处理方法及服务器、配置设备 | |
CN108512768B (zh) | 一种访问量的控制方法及装置 | |
CN106372007A (zh) | 缓存使用率估计 | |
CN109144714A (zh) | 内存管理方法及装置 | |
CN106126434B (zh) | 中央处理器的缓存区的缓存行的替换方法及其装置 | |
CN108459821A (zh) | 一种数据缓存的方法及装置 | |
CN103905923A (zh) | 一种内容缓存方法及装置 | |
CN108270807A (zh) | 一种数据传输方法及装置 | |
CN110134655A (zh) | 一种资源管理方法、装置和设备 | |
CN106899558A (zh) | 访问请求的处理方法和装置 | |
US9774488B2 (en) | Apparatus and method for a thin form-factor technology for use in handheld smart phone and tablet devices | |
CN108650306A (zh) | 一种游戏视频缓存方法、装置及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170419 |
|
WW01 | Invention patent application withdrawn after publication |