CN106547488B - 一种混合缓存管理方法 - Google Patents
一种混合缓存管理方法 Download PDFInfo
- Publication number
- CN106547488B CN106547488B CN201610922042.XA CN201610922042A CN106547488B CN 106547488 B CN106547488 B CN 106547488B CN 201610922042 A CN201610922042 A CN 201610922042A CN 106547488 B CN106547488 B CN 106547488B
- Authority
- CN
- China
- Prior art keywords
- sram
- read
- data
- write
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007726 management method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 4
- 239000003550 marker Substances 0.000 claims description 3
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及一种混合缓存管理方法，所述方法包括：在混合缓存的最后一级共享高速缓存LLC中的SRAM的高速缓存块上增加读写标记字段；根据所述混合缓存接收的访问请求在所述最后一级共享高速缓存LLC的STT‑RAM和SRAM的命中情况及读写标记字段的标记规则对SRAM的高速缓存块上的读写标记字段进行标记；本发明提供的方法，利用混合缓存拥有更高的存储密度的特点，通过合理的缓存管理策略抑制长尾现象，提高执行多应用效率。
Description
技术领域
本发明涉及混合缓存应用领域，具体涉及一种混合缓存管理方法。
背景技术
在一个大规模数据中心网络中，如果服务器资源利用率增高，对于搜索引擎，流媒体播放，实时在线翻译等延迟敏感型应用来说，少部分用户的RTT会比其他用户大很多倍，导致用户体验的下降，这一现象称之为“长尾现象”。为了降低RTT，提升用户体验，最常用的手段是为延迟敏感型应用预留大量资源，使其资源利用率一直维持在一定的比例之下。另一方面，为了提高数据中心中的资源利用率，一般会采取多个应用混合部署的策略，使多个应用对共享资源竞争使用。但多应用混部在提升资源利用率的同时可能会导致延迟敏感型应用得不到足够的资源完成运算，以致无法及时响应来自用户的请求。在这种情况下，一种解决问题的方法是提高高速缓存容量，并对不同类型的应用做一定的区分，来保证延迟敏感型应用的数据优先存入高速缓存，以提高延迟敏感型应用能及时获得的资源。一方面保证延迟敏感型应用在多应用竞争共享缓存时的性能不比多应用使用私有缓存时的性能差，另一方面又允许当延迟敏感型应用不需要的缓存空间可以让给离线应用使用，提高离线应用的运行性能。但是，在设计计算机体系结构时，所使用的LLC容量并不能随意改变。因为对于使用相同介质的LLC来说，容量的增大就代表着LLC的体积等比例的变大，而在计算机体系结构的设计中，LLC的体积不能轻易扩大，因此，就引入了混合高速缓存的设计。
混合高速缓存由STT-RAM和SRAM组成，其中STT-RAM为12路，SRAM为4路。STT-RAM相较于SRAM有存储密度大，静态能耗低的特点，可以在不增加缓存体积的同时加大缓存存储容量。但是，由于STT-RAM的数据写入速度比SRAM慢十一倍左右，混合缓存的管理策略与传统缓存的管理策略截然不同。例如，Kasture,Harshad,and Daniel Sanchez.Ubik:efficient cache sharing with strict qos for latency-criticalworkloads.Proceedings of the 19th international conference on，首先作者通过经验公式得到延迟敏感型应用在不同缓存容量的条件下其请求缺失的概率。根据请求缺失的概率，作者能够计算出当分配给延迟敏感型应用的缓存容量从一个状态变为另一个状态时，由于数据填充等原因而理应命中的请求数和实际命中请求数直接的差值以及状态转换所消耗的时间。为了保证与固定缓存容量的方法相同的性能，文献中的方法在提高延迟敏感型应用所拥有的缓存容量时，额外指派较固定缓存容量更多的缓存，以弥补差值。在缺失的请求数被弥补以后，指派的缓存容量降至与固定缓存容量方法相同的容量。当对延迟敏感型应用的访问请求数量处于低谷时，文献中的方法将不必要的缓存容量从延迟敏感型应用处收回，分配给其他离线应用，以提高离线应用的执行效率，缩短执行时间。但是，当对延迟敏感型应用的访问请求数量处于高峰时，需要及时将所分配的缓存容量升高，不影响用户体验。因此，缓存命中率的提高时间决定了延迟敏感型应用让出给离线应用的缓存容量。
现有技术中，混合缓存的管理策略并不能抑制长尾现象，只能保证所产生的长尾不必缓存独占方式的长尾差。另外，由于使用的是基于SRAM的缓存，静态能耗较STT-SRAM要高，且存储密度低。由于其存储容量有限，会引发极其频繁的数据替换操作，这导致了这些现有策略并不能直接在数据中心这种关注延迟敏感的场景下使用
发明内容
本发明提供一种混合缓存管理方法，其目的是利用混合缓存拥有更高的存储密度的特点，通过合理的缓存管理策略抑制长尾现象，提高执行多应用效率。
本发明的目的是采用下述技术方案实现的：
一种混合缓存管理方法，其改进之处在于，包括：
在混合缓存的最后一级共享高速缓存LLC中的SRAM的高速缓存块上增加读写标记字段；
根据所述混合缓存接收的访问请求在所述最后一级共享高速缓存LLC的STT-RAM和SRAM的命中情况及读写标记字段的标记规则对SRAM的高速缓存块上的读写标记字段进行标记。
优选的，所述读写标记字段的标记规则包括：
若被命中的访问请求为非延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第一字段；
若被命中的访问请求为被写过的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第二字段；
若被命中的访问请求为被读过1次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第三字段；
若被命中的访问请求为被读过多次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第四字段。
进一步的，所述混合缓存接收延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段。
进一步的，所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段，包括：
若所述延迟敏感型应用的访问请求为读请求并在SRAM上命中，则返回命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为读请求并在STT-RAM上命中，则返回命中的数据；
若所述延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据。
进一步的，当接收非延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述非延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段。
进一步的，所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，包括：
若所述非延迟敏感型应用的访问请求为读请求并在SRAM或STT-RAM上命中，则返回命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，若SRAM上无法写入该数据，则将该数据写回内存；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据，若SRAM上无法写入该数据，则内存上读数据或写数据。
进一步的，若延迟敏感型应用的访问请求在SRAM上写入读访问数据时需要替换数据，则依次选择读写标记字段为第一字段、第四字段、第三字段或第二字段的高速缓存块存储的数据进行替换，若在SRAM上写入写访问数据时需要替换数据，则依次选择读写标记字段为第一字段或第四字段的高速缓存块存储的数据进行替换。
进一步的，若非延迟敏感型应用的访问请求在SRAM上写入数据时需要替换数据，则选择读写标记字段为第一字段的高速缓存块存储的数据进行替换，若所述SRAM中不存在读写标记字段为第一字段的高速缓存块，则将数据写入STT-RAM或内存中。
本发明的有益效果：
(1)本发明提供的一种混合缓存管理方法，LLC能够主动识别不同应用类型，结合在SRAM中引入的读写标记的标签，保证了延迟敏感应用的服务质量，抑制了长尾现象。
(2)本发明提供的技术方案中，混合高速缓存处理延迟敏感型应用时，优先将所需数据载入SRAM，避免了延迟敏感型应用经历STT-RAM的高写延迟而延长服务响应时间。
(3)本发明提供的技术方案中，被换出SRAM的数据会先被转存入STT-RAM，使所有应用都能利用混合高速缓存比单一SRAM构成的高速缓存容量大的特点，提高了缓存命中率，加速了所有类型应用的执行。
附图说明
图1是本发明一种混合缓存管理方法的流程图；
图2是本发明实施例中混合缓存结构示意图；
图3是本发明实施例中高速缓存块的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作详细说明。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供的一种混合缓存管理方法，利用混合缓存拥有更高的存储密度的特点，通过合理的缓存管理策略抑制长尾现象，提高执行多应用效率，如图1所示，包括：
101.在混合缓存的最后一级共享高速缓存LLC中的SRAM的高速缓存块上增加读写标记字段；
其中，混合缓存的体系结构如图2所示，该处理器包含4个核，每个核具有私有的一级指令Cache和数据Cache，私有的二级Cache，并且所有处理器核共享最后一级高速缓存LLC，最后一级高速缓存由STT-RAM和SRAM混合构成，两种介质缓存容量的比例为3:1，即LLC由12路SRR-RAM和4路SRAM组成。其中，图2中缩略语和关键术语定义包括：Latencycritical workload:延迟敏感型负载，用户对于请求往返一次时间要求严格的应用，如网页搜索，流媒体播放，实时翻译等应用；SRAM:Static Random Access Memory，静态随机存取存储器；STT-RAM:Spin Torque Transfer-RAM，自旋转移力矩随机存取存储器；LLC:LastLevel Cache，最后一级高速缓存；IC：Instruction Cache，第一级缓存中的指令缓存，即指令Cache；DC：Data Cache，数据Cache，即第一级缓存中的数据缓存；L2C：Level two Cache：二级Cache，即第二级缓存；Batch workload：批处理负载；Core：处理器核。
在混合缓存的最后一级共享高速缓存LLC中的SRAM的高速缓存块上增加读写标记字段，用于标记缓存块是否被写过，是否被读过，如图3所示，其中，图3中缩略语和关键术语定义为：Valid：有效，Tag：标记，Cache Block：高速缓存块，Set：组，Read/Write Tag：读/写标记。
102.根据所述混合缓存接收的访问请求在所述最后一级共享高速缓存LLC的STT-RAM和SRAM的命中情况及读写标记字段的标记规则对SRAM的高速缓存块上的读写标记字段进行标记。
其中，所述读写标记字段的标记规则包括：
若被命中的访问请求为非延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第一字段；
若被命中的访问请求为被写过的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第二字段；
若被命中的访问请求为被读过1次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第三字段；
若被命中的访问请求为被读过多次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第四字段。
例如，按下表1对标记字段进行定义：
表1标记字段的含义
| 00 | 非延迟敏感数据 |
| 10 | 被写过的延迟敏感数据 |
| 01 | 被读过1次的延迟敏感数据 |
| 11 | 被读过多次的延迟敏感数据 |
进一步的，当所述混合缓存接收延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段。
所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段，包括：
若所述延迟敏感型应用的访问请求为读请求并在SRAM上命中，则返回命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为读请求并在STT-RAM上命中，则返回命中的数据；
若所述延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据。
其中，若延迟敏感型应用的访问请求在SRAM上写入读访问数据时需要替换数据，则依次选择读写标记字段为第一字段、第四字段、第三字段或第二字段的高速缓存块存储的数据进行替换，若在SRAM上写入写访问数据时需要替换数据，则依次选择读写标记字段为第一字段或第四字段的高速缓存块存储的数据进行替换。
例如：接收到延迟敏感型应用的访问请求后的操作步骤如下：
S1.接到访问请求后，LLC会在目标缓存组的STT-RAM和SRAM介质上同步查找；
S2.如果读请求在SRAM上命中，则返回数据，按照上表所示方式更改命中数据的读写标记
S3.如果读请求在STT-RAM上命中，则只返回数据。
S4.如果写请求在SRAM上命中，则写入数据，更改相应标记；
S5.如果写请求在STT-RAM上命中，则无效化STT-RAM上的该命中数据，在SRAM上写入新数据，更改相应标记；
S6.如果读/写请求未命中，则在SRAM上写入数据；
另一方面，当所述处理器接收非延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述非延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段。
所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，包括：
若所述非延迟敏感型应用的访问请求为读请求并在SRAM或STT-RAM上命中，则返回命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，若SRAM上无法写入该数据，则将该数据写回内存；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据，若SRAM上无法写入该数据，则内存上读数据或写数据。
其中，若非延迟敏感型应用的访问请求在SRAM上写入数据时需要替换数据，则选择读写标记字段为第一字段的高速缓存块存储的数据进行替换，若所述SRAM中不存在读写标记字段为第一字段的高速缓存块，则将数据写入STT-RAM或内存中。
例如，接收到非延迟敏感型应用的访问请求后的操作步骤如下：
S1.接到访问请求后，LLC会在目标缓存组的STT-RAM和SRAM介质上同步查找；
S2.如果读请求命中，则返回数据；
S3.如果写请求在SRAM上命中，则写入数据；
S4.如果写请求在STT-RAM上命中，则无效化STT-RAM上的原数据，在SRAM上写入新数据，更改相应标记，如果无法写入，则写回内存；
S5.如果读/写请求未命中，则在SRAM上写入数据，如果无法写入，则直接从内存读数据或写数据。
需要说明的，当STT-RAM不处理任何访问请求时，会定期检查SRAM中的数据，将认为未来将只服务于读请求的数据转存入STT-RAM内。另外，如果SRAM由于没有空闲空间而需要替换数据时，被换出的数据会先被写入STT-RAM，当数据被从STT-RAM换出时才写入内存。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (7)
1.一种混合缓存管理方法，其特征在于，所述方法包括：
在混合缓存的最后一级共享高速缓存LLC中的SRAM的高速缓存块上增加读写标记字段；
根据所述混合缓存接收的访问请求在所述最后一级共享高速缓存LLC的STT-RAM和SRAM的命中情况及读写标记字段的标记规则对SRAM的高速缓存块上的读写标记字段进行标记；
所述读写标记字段的标记规则包括：
若被命中的访问请求为非延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第一字段；
若被命中的访问请求为被写过的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第二字段；
若被命中的访问请求为被读过1次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第三字段；
若被命中的访问请求为被读过多次的延迟敏感数据，则标记SRAM的高速缓存块上的读写标记字段为第四字段。
2.如权利要求1所述的方法，其特征在于，所述混合缓存接收延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段。
3.如权利要求2所述的方法，其特征在于，所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记所述高速缓存块的读写标记字段，包括：
若所述延迟敏感型应用的访问请求为读请求并在SRAM上命中，则返回命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为读请求并在STT-RAM上命中，则返回命中的数据；
若所述延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据。
4.如权利要求1所述的方法，其特征在于，当接收非延迟敏感型应用的访问请求后，所述最后一级高速缓存LLC在目标缓存组的STT-RAM和SRAM介质上同步查找，并根据所述非延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段。
5.如权利要求4所述的方法，其特征在于，所述根据所述延迟敏感型应用的访问请求的命中情况及读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，包括：
若所述非延迟敏感型应用的访问请求为读请求并在SRAM或STT-RAM上命中，则返回命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在SRAM上命中，则写入命中的数据；
若所述非延迟敏感型应用的访问请求为写请求并在STT-RAM上命中，则无效化在STT-RAM上命中的数据，在SRAM上写入该数据，并根据所述读写标记字段的标记规则标记SRAM的高速缓存块的读写标记字段，若SRAM上无法写入该数据，则将该数据写回内存；
若所述延迟敏感型应用的访问请求未命中，则在SRAM上写入数据，若SRAM上无法写入该数据，则内存上读数据或写数据。
6.如权利要求3所述的方法，其特征在于，若延迟敏感型应用的访问请求在SRAM上写入读访问数据时需要替换数据，则依次选择读写标记字段为第一字段、第四字段、第三字段、第二字段的高速缓存块存储的数据进行替换，若在SRAM上写入写访问数据时需要替换数据，则依次选择读写标记字段为第一字段、第四字段的高速缓存块存储的数据进行替换。
7.如权利要求5所述的方法，其特征在于，若非延迟敏感型应用的访问请求在SRAM上写入数据时需要替换数据，则选择读写标记字段为第一字段的高速缓存块存储的数据进行替换，若所述SRAM中不存在读写标记字段为第一字段的高速缓存块，则将数据写入STT-RAM或内存中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610922042.XA CN106547488B (zh) | 2016-10-21 | 2016-10-21 | 一种混合缓存管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610922042.XA CN106547488B (zh) | 2016-10-21 | 2016-10-21 | 一种混合缓存管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106547488A CN106547488A (zh) | 2017-03-29 |
| CN106547488B true CN106547488B (zh) | 2019-04-19 |
Family
ID=58392455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610922042.XA Expired - Fee Related CN106547488B (zh) | 2016-10-21 | 2016-10-21 | 一种混合缓存管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106547488B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108390831B (zh) * | 2018-01-23 | 2021-06-15 | 中国人民解放军国防科技大学 | 一种高阶路由器输入端口缓冲优化结构 |
| CN108111438B (zh) * | 2018-01-23 | 2019-02-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1229951A (zh) * | 1998-02-17 | 1999-09-29 | 国际商业机器公司 | 具有标记状态和历史信息的高速缓存相干性协议 |
| CN101493762A (zh) * | 2008-01-23 | 2009-07-29 | Arm有限公司 | 多指令集的指令预解码 |
| CN103714856A (zh) * | 2012-10-05 | 2014-04-09 | 三星电子株式会社 | 存储器系统及其读取回收方法 |
| CN103870411A (zh) * | 2012-12-11 | 2014-06-18 | 三星电子株式会社 | 存储控制器以及包括存储控制器的存储系统 |
-
2016
- 2016-10-21 CN CN201610922042.XA patent/CN106547488B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1229951A (zh) * | 1998-02-17 | 1999-09-29 | 国际商业机器公司 | 具有标记状态和历史信息的高速缓存相干性协议 |
| CN101493762A (zh) * | 2008-01-23 | 2009-07-29 | Arm有限公司 | 多指令集的指令预解码 |
| CN103714856A (zh) * | 2012-10-05 | 2014-04-09 | 三星电子株式会社 | 存储器系统及其读取回收方法 |
| CN103870411A (zh) * | 2012-12-11 | 2014-06-18 | 三星电子株式会社 | 存储控制器以及包括存储控制器的存储系统 |
Non-Patent Citations (2)
| Title |
|---|
| "STT-RAM based Energy-Efficiency Hybrid Cache for CMPs";Jianhua Li，et al;《2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip》;20111118;第31-36页 |
| "基于SRAM和STT-RAM的混合指令Cache设计";皇甫晓妍，等;《计算机工程与应用》;20151231;第43-48页 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106547488A (zh) | 2017-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103856393B (zh) | 基于数据库的分布式消息中间件系统及其运行方法 | |
| CN104407989B (zh) | 具有统一标签和片化数据的高速缓冲存储器 | |
| CN104090847B (zh) | 一种固态存储设备的地址分配方法 | |
| CN105740164B (zh) | 支持缓存一致性的多核处理器、读写方法、装置及设备 | |
| CN105027211B (zh) | 自适应粒度行缓冲器高速缓存 | |
| TWI234709B (en) | Weighted cache line replacement | |
| CN103246616B (zh) | 一种长短周期访问频度的全局共享缓存替换方法 | |
| CN106844740B (zh) | 基于内存对象缓存系统的数据预读方法 | |
| CN102831088A (zh) | 基于混合存储器的数据迁移方法和装置 | |
| CN103246542B (zh) | 智能缓存及智能终端 | |
| CN106569960B (zh) | 一种混合主存的末级缓存管理方法 | |
| RU2015120595A (ru) | Динамический выбор уровней хранилища | |
| WO2022016861A1 (zh) | 一种热点数据缓存方法、系统及相关装置 | |
| CN1972215A (zh) | 一种远程内存共享系统及其实现方法 | |
| KR101356033B1 (ko) | 하이브리드 주메모리 시스템 및 이를 위한 태스크 스케줄링 방법 | |
| CN102446159B (zh) | 多核处理器的数据管理方法及装置 | |
| CN101706755A (zh) | 片上多核处理器的高速缓存协作系统及其协作处理方法 | |
| CN105094751A (zh) | 一种用于流式数据并行处理的内存管理方法 | |
| CN104360825B (zh) | 一种混合内存系统及其管理方法 | |
| CN109582600A (zh) | 一种数据处理方法及装置 | |
| CN105068940A (zh) | 一种基于Bank划分的自适应页策略确定方法 | |
| CN103970678B (zh) | 目录设计方法及装置 | |
| CN106547488B (zh) | 一种混合缓存管理方法 | |
| US20180113815A1 (en) | Cache entry replacement based on penalty of memory access | |
| US20140229683A1 (en) | Self-disabling working set cache |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190419 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |