CN106533599A - 同步装置 - Google Patents

Abstract

同步装置。一种用于修改来自第一时钟的时钟信号的控制器，该控制器包括：时间比较单元，该时间比较单元被构造成估计与第一时钟关联的第一信号与控制器处接收的基准信号之间的时间差，其中，时间比较单元被构造成确定所述时间差是大于还是小于所述第一时钟的一个时钟周期；第一信号修改器，该第一信号修改器被构造成将所述时钟信号修改达整数个时钟周期；以及第二信号修改器，该第二信号修改器被构造成将所述时钟信号修改达分数个时钟周期，其中，所述控制器被构造成如果所述时间差大于一个时钟周期，则选择第一信号修改器来修改所述时钟信号，或者如果所述时间差小于一个时钟周期，则选择第二信号修改器来修改所述时钟信号。

Description

同步装置

技术领域

本发明涉及同步装置。

背景技术

计算机和通信系统中的时间同步对于执行时间敏感任务是重要的。装置之间同步的缺乏会引起各种问题。例如，在无线媒体系统中，系统中不同媒体播出装置(例如，扬声器)之间的缺乏同步会引起媒体播放不同步。准确同步重要的其他时间敏感任务包括同步通信的时间(例如，在时分多址通信系统中)、准确时间戳(例如，对于高频次交易)、用于全球导航卫星系统的定时等。

装置之间缺乏同步可能是由运行在这些装置处的时钟之间的轻微不同造成。即使时钟最初被准确设置，时钟也将由于时钟漂移而在一些时间量之后不同，时钟漂移可能由例如时钟以稍微不同的速率计算时间、环境因素(诸如温差)、相对论效应等引起。同步多个装置的当前方法涉及使用软件来连续监测这些装置的时钟之间的时间差，然后更新时钟源(例如，锁相环)。这种连续监测需要处理器持久供电，这耗尽电力。此外，更新特定时钟源(诸如锁相环)也需要一些额外时间来使时钟稳定。因此，需要同步装置的改进方式。

发明内容

根据第一方面，提供了一种用于修改来自第一时钟的时钟信号的控制器，所述控制器包括：时间比较单元，该时间比较单元被构造成估计与所述第一时钟关联的第一信号与所述控制器处接收的基准信号之间的时间差，其中，所述时间比较单元被构造成确定所述时间差是大于还是小于所述第一时钟的一个时钟周期；第一信号修改器，该第一信号修改器被构造成将所述时钟信号修改达整数个时钟周期；以及第二信号修改器，该第二信号修改器被构造成将所述时钟信号修改达分数个时钟周期，其中，所述控制器被构造成如果所述时间差大于一个时钟周期，则选择所述第一信号修改器用于修改所述时钟信号，或者如果所述时间差小于一个时钟周期，则选择所述第二信号修改器用于修改所述时钟信号。

所述第一信号修改器可以被构造成将所述时钟信号延迟整数个时钟周期。

来自所述第一时钟的所述时钟信号可以包括一系列规则脉冲，所述第一信号修改器被构造成接收所述时钟信号并去除一个脉冲或多个连续脉冲。

所述第一信号修改器可以被构造成选通所述时钟信号，以使得来自所述时钟信号的一个或更多个脉冲被去除。

如果所述时间差为整数加分数个时钟周期，则所述控制器可以被构造成选择所述第一信号修改器和所述第二信号修改器，以使得所述第一信号修改器和所述第二信号修改器这两者修改所述时钟信号。

所述第二信号修改器可以被构造成将所述时钟信号延迟小于一个时钟周期的时间量。

所述第一信号可以为依赖所述第一时钟生成的第一时间标记，并且所述基准信号为依赖与基准时钟关联的信号生成的基准时间标记。

所述第一时间标记可以代表根据所述第一时钟的特定时间，并且所述基准时间标记可以代表根据所述基准时钟的相同的特定时间。

所述第一时间标记可以依赖用于播放媒体帧的时间来生成。

所述基准时间标记可以依赖根据无线通信协议接收包来生成。

所述第一时钟可以被构造成以第一时钟频率工作，并且所述基准时钟可以被构造成以第二时钟频率工作，其中，所述第一时钟频率大于所述第二时钟频率。

所述第二信号修改器可以包括多个延迟线路，各延迟线路被构造成将所述时钟信号延迟不同于所述其他延迟线路的延迟的时间量，所述控制器可以被构造成选择具有对应于所估计的时间差的延迟的延迟线路。

根据第二方面，提供了一种装置，该装置包括：如上所述的控制器；所述第一时钟；时间标记生成器，该时间标记生成器被构造成在所述第一时钟运行至特定时间时生成第一时间标记或所述第一时间标记，并且被构造成将所述第一时间标记提供给所述控制器；并且依赖第二装置处的基准时钟生成基准时间标记或所述基准时间标记，所述基准时间标记代表根据所述基准时钟的所述特定时间，其中，所述基准时间标记被提供给所述控制器。

根据第三方面，提供了一种用于修改来自第一时钟的时钟信号的方法，所述方法包括以下步骤：接收基准信号；估计与所述第一时钟关联的第一信号与所述基准信号之间的时间差；确定所述时间差是大于还是小于所述第一时钟的一个时钟周期；如果所述时间差大于一个时钟周期，则选择第一信号修改器用于修改所述时钟信号，或者如果所述时间差小于一个时钟周期，则选择不同的第二信号修改器用于修改所述时钟信号；依赖所述选择步骤，在所述第一信号修改器处将所述时钟信号修改达整数个时钟周期，或者在所述第二信号修改器处将所述时钟信号修改达分数个时钟周期。

所述修改的步骤可以包括如果所述时间差大于一个时钟周期，则将所述时钟信号延迟整数个时钟周期。

来自所述第一时钟的所述时钟信号可以包括一系列规则脉冲，所述修改的步骤包括如果所述时间差大于一个时钟周期，则去除一个脉冲或多个连续脉冲。

所述修改的步骤可以包括选通所述时钟信号，以使得来自所述时钟信号的一个或更多个脉冲被去除。

所述时间差可以为整数加分数个时钟周期，其中可以选择所述第一信号修改器和所述第二信号修改器，以使得所述第一信号修改器和所述第二信号修改器这两者修改所述时钟信号。

所述修改的步骤可以包括如果所述时间差小于一个时钟周期，则将所述时钟信号延迟小于一个时钟周期的时间量。

所述第一信号可以为依赖所述第一时钟生成的第一时间标记，并且所述基准信号可以为依赖与基准时钟关联的信号生成的基准时间标记。

所述第一时间标记可以代表根据所述第一时钟的特定时间，并且所述基准时间标记可以代表根据所述基准时钟的相同的特定时间。

所述第一时间标记可以依赖用于播放媒体帧的时间来生成。

所述基准时间标记可以依赖根据无线通信协议接收包来生成。

所述第一时钟可以被构造成以第一时钟频率工作，并且所述基准时钟可以被构造成以第二时钟频率工作，其中，所述第一时钟频率大于所述第二时钟频率。

所述第二信号修改器可以包括多个延迟线路，各延迟线路被构造成将所述时钟信号延迟不同于所述其他延迟线路的延迟的时间量，所述控制器可以被构造成选择具有对应于所估计的时间差的延迟的延迟线路。

根据第四方面，提供了一种定义上述控制器的计算机程序代码，借此，可以制造控制器。

根据第五方面，提供了一种定义上述装置的计算机程序代码，借此可以制造装置。

根据第六方面，提供了一种上面存储有计算机可读指令的永久计算机可读存储介质，当该指令在用于生成集成电路的表现的计算机系统处处理时，使得计算机系统生成上述控制器的表现。

根据第七方面，提供了一种上面存储有计算机可读指令的永久计算机可读存储介质，当该指令在用于生成集成电路的表现的计算机系统处处理时，使得计算机系统生成上述装置的表现。

根据第八方面，提供了一种用于执行上述方法的计算机程序代码。

根据第九方面，提供了一种上面存储有计算机可读指令的永久计算机可读存储介质，当该指令在计算机系统处处理时，使得计算机系统执行上述方法。

附图说明

现在将参照附图用示例的方式来描述本发明。附图中：

图1示出了包括集线器装置和远程装置的示例系统；

图2示出了控制器的示例示意图；

图3例示了时间标记的示例；

图4a示出了时间比较单元的示例示意图；

图4b例示了用于确定两个时间标记之间的时间差的示例；

图4c例示了用于确定两个时间标记之间的时间差的另一个示例；

图4d例示了用于确定两个时间标记之间的时间差的又一个示例；

图5例示了比较时间标记的示例；

图6例示了比较时间标记的另一个示例；

图7例示了延迟时钟信号的示例；

图8示出了用于分数时钟信号修改器的示例电路；

图9示出了复用器单元的示例电路；

图10例示了修改时钟信号的示例；

图11例示了增加和从时钟信号去除时间的示例；以及

图12示出了用于修改时钟信号的示例处理。

具体实施方式

提出以下描述，以使得本领域任意技术人员能够进行并使用本发明，并且以下描述在特定应用的场境中提供。对所公开实施方式的各种修改将对本领域技术人员容易地清晰。

这里所定义的一般原理可以在不偏离本发明的精神和范围的情况下应用于其他实施方式和应用。由此，本发明不旨在限于所示的实施方式，而是符合与这里所公开的原理和特征一致的最宽范围。

本公开涉及同步装置。例如，一个装置可能需要与另一个装置同步，使得指定事件可以同时发生在这些装置处。在另一个示例中，装置中的部件可能需要与同一装置中的另一个部件同步。仍然进一步地，装置处的各部件可能需要与另一个装置处的多个部件同步。这里所述的示例与同步媒体装置有关，使得媒体可以在各个媒体装置处同步播放。可以以类似的方式同步执行其他时间关键任务的其他类型的装置(例如，计算机、通信装置、定位装置等)。

图1描绘了包括集线器装置101和一个或更多个远程装置102和103的示例媒体系统100。集线器装置101包括媒体控制器106，该媒体控制器106用于控制要由远程装置102和103输出的媒体。集线器装置101可以为例如智能电话、平板电脑、PC、膝上型电脑、智能手表、智能眼镜、扬声器、智能TV、AV接收器、混频器、游戏机、游戏控制器、媒体中心、机顶盒、Hi-Fi等。集线器装置101可以包括或连接到媒体源(未示出)。媒体源可以为例如内部存储装置(例如，闪存、硬盘)、移动存储装置(例如，存储卡、CD)、网络存储装置(例如，网络驱动器或云)、互联网媒体供应商(例如，串流服务)、收音机(例如，DAB)、麦克风等。

各远程装置102和103包括(或连接到)分别用于播放媒体的媒体播放器107b和107c。集线器101可能需要媒体播放器107b和107c同步播出媒体。各个媒体播放器107b和107c可以向媒体输出(诸如扬声器、显示器、振动反馈马达、光等)提供媒体。集线器101还可以包括用于同步播放媒体的媒体播放器和输出(未示出)。各媒体播放器107b和107c可以分别连接到无线通信装置104b和104c，以接收用于播放的媒体或接收播出特定媒体的指令。媒体播放器107b和107c还可以从分别连接到装置102和103的其他媒体源(未示出)接收媒体。远程装置102和103可以为独立扬声器或显示器或集成到其他装置中，诸如智能电话、TV、插接站、Hi-Fi、智能手表、智能眼镜、虚拟现实耳机等。

各装置101至103可以分别包括用于彼此通信的通信装置104a至104c。各通信装置104a至104c可以分别包括提供用于该通信装置的定时的时钟105a至105c。各通信装置104a-104c可以使用它的时钟来例如协调装置之间的通信(例如，协调用于接收和发送数据的时间)。在该示例中，通信装置104a-104c为根据Wi-Fi协议通信的装置。然而，通信装置104a-104c可以为任意其他合适类型的有线或无线通信装置，诸如蓝牙、以太网、USB、Zigbee、LTE、I²S、S/PDIF等。

在Wi-Fi示例中，时钟105a-105c可以为用作Wi-Fi通信的定时源的物理层时钟。Wi-Fi标准提供由接入点(AP)向各站(STA)定期广播的定时信标(时间同步函数TSF)。需要TSF由根据TSF重置自己的时钟的接收器来处理。由此，物理层时钟105a-105c可以使用TSF来同步。在图1的示例中，集线器装置101或远程装置102或103中的任何一个可以为AP。

各装置101至103可以包括提供用于播放媒体的定时的时钟。在图1示例中，媒体控制器106包括时钟108a，并且媒体播放器107b和107c分别包括时钟108b和108c。

上述各个时钟(Wi-Fi时钟105a-105c和媒体时钟108a-108c)可以生成时钟频率f的时钟信号，该信号可以为可调谐的。各时钟可以以相同或不同的时钟频率来工作。各时钟可以从第一值(例如，0)至第二值(例如，1)改变它的值，并且可以每隔时钟周期p返回到第一值。时钟周期p＝1/f。图3中描绘了示例时钟信号301。各块可以使用PLL(未示出)来调谐，该PLL可由适当的控制软件来控制。

在示例场景中，集线器装置101处的媒体控制器106可以(例如，经由Wi-Fi)指示各个远程装置102和103执行时间敏感任务。例如，时间敏感任务可以为在各远程装置102和103处同步播放媒体。这可以包括从各个远程装置102和103同步播放同一媒体(例如，对于多房间播放)或同步播放媒体的不同分量(诸如左右立体声通道)二者之一。媒体的同步播放依赖于彼此及时同步的媒体播放器107b和107c。然而，时钟108b与108c之间的时钟偏移可能使得媒体播放器107b和107c随着时间的经过而丢失同步且由此使得要播放的媒体不同步。

各媒体控制器107b和107c包括用于分别提供来自时钟108b和108c的同步时钟信号的同步控制器109b和109c。

在第一场景中，各同步控制器109b和109c可以提供与公共(或参考)时钟同步的时钟信号。在该示例中，基准时钟可以为集线器装置101的Wi-Fi时钟105a。如上所提及的，时钟105b和105c经由TSF与时钟105a同步。由此，媒体时钟108b和108c分别与TSF同步的Wi-Fi时钟105b和105c的同步将使得媒体时钟108b和108c彼此同步。因此，在该示例中，同步通过控制器109b提供与Wi-Fi时钟105b同步的时钟信号和控制器109c提供与Wi-Fi时钟105c同步的时钟信号来实现。另选地，所接收的TSF可以直接提供给各控制器109b和109c，以提供用于同步时钟信号的定时参考。

在第二场景中，仅控制器109b或109c中的一个执行同步。例如，控制器109b可以提供与媒体控制器107c直接同步的时钟信号。这可以通过装置103经由例如通信装置104b和104c向装置102直接且定期发送定时消息(诸如声脉冲)来实现。控制器109b然后可以提供根据所接收的定时消息同步的时钟信号。

下面进一步详细描述由控制器109b和109c中的一个或两个进行的同步处理。为简单起见，以下讨论提及仅由控制器109b执行的同步。该同步可以为上述第一或第二场景或可能需要装置102与另一个装置同步的任意其他场景中执行的同步。

图2是同步控制器109b的示例示意图。控制器109b可以包括第一时间标记生成器201、第二时间标记生成器202、时间比较单元203、整数时钟信号修改器204和分数时钟信号修改器205。控制器109b的各部件201至205具有可以独立于其他部件进行的特定功能(如下面进一步所述)。

控制器109b向与时钟105b同步的媒体播放器107b提供同步时钟信号。控制器109b可以从时钟108b接收时钟信号并经由整数时钟信号修改器204和/或分数时钟信号修改器205修改该信号，以提供与时钟105b同步的所修改的时钟信号。由此，不是重新调谐时钟108b，而是由时钟108b输出的信号被修改为使得与时钟105b同步。所修改的时钟信号被提供给媒体播放器107b，媒体播放器107b将该时钟信号用于定时。另选地，控制器109b可以用来确定时钟105b与108b之间的时间差，然后将时钟108b(例如通过调谐时钟PLL)调节为与时钟105b同步。在该实施方案中，来自时钟108b的时钟信号被提供给媒体播放器107b而不是时钟信号的修改版本。

下面是控制器109b的各个部件的详细描述。如上面所提及的，各个部件可以独立于其他部件而工作，并且在其他实施方案中可以独立设置。例如，时间比较单元203可以设置在需要确定(任意合适类型的)两个信号之间的时间差的任意其他合适装置中。在另一个示例中，分数时钟修改器205可以设置在暂时漂移的(任意类型的)信号的任意其他合适装置中。

时间标记生成器

第一时间标记生成器201和第二时间标记生成器202生成代表要同步的时钟上的时间的信号(诸如时间标记)。例如，可以为时钟108b要与时钟105同步(例如，与上述的第一场景中相同)。在这种情况下，代表时钟105b处的时间的信号提供给时间标记生成器中的一个(例如，生成器201)，并且代表时钟108b处的时间的信号提供给另一个时间标记生成器(例如，生成器202)。时间标记生成器201和202根据各时钟输出代表相同时间的输出时间标记。由此，如果时钟105b和108b同步，则由生成器201和202输出的时间标记将相同。如果时钟105b和108b不同步，那么由生成器201和202输出的时间标记将偏移时钟105b和108b不同步的时间差。来自生成器201和202的信号提供给时间比较单元203，以确定信号之间的时间差。

提供给生成器201和202的信号可以为由时钟105b和108b中的每一个输出的时钟信号。生成器201和202可以接收时钟信号并根据这两个时钟输出指示该相同特定时间的时间标记。如图3所示，由各生成器201和202输出的时间标记的类型可以为例如特定时间t生成的脉冲303a或极性在时间t时变化的信号303b。生成器201和202可以根据时钟105b和108b中的每一个输出在特定时间量经过之后变化的输出时间标记。例如，生成器201和202可以根据该时钟输出每隔y秒(例如，20微秒)极性跳动或变化的信号。

在另一个示例中，时钟处的时间可以经由与该时钟同步的工作或任务或事件来间接获得。如图3的示例所示，时间标记可以依赖播出媒体帧302的时间来生成。媒体帧302根据时钟108b而可能需要在设置时间t时播出。当时钟108b运行至时间t时，媒体帧302开始播出。由此，媒体帧302开始播出的时刻可以指示根据媒体时钟108b的时间t。时间标记303a或303b可以在帧302的开始时生成，并且该时间标记将指示根据时钟108b的时间t。图3中描绘了该示例，示出了由于时间t时的播出而产生的媒体帧302(即，在帧中具有n-1各数据位)。在该示例中，第二时间标记生成器202将帧302是由于从媒体播放器107b播出产生而不是来自媒体时钟108b的时钟信号的时间的指示作为生成器202的输入而接收。第二时间标记生成器202可以输出在各帧开始时变化的时间标记信号303a或303b。所生成的时间标记信号提供给时间比较单元203。在该示例中，第一时间标记生成器201根据WiFi时钟105b在时间t时生成时间标记。例如，第一时间标记生成器201从WiFi时钟105b接收时钟信号，并且当该时钟运行至时间t时，生成器201输出时间标记信号303a或303b。

在另一个示例中，第一时间标记生成器201可以依赖由通信装置104b接收的信号生成时间标记。例如，通信装置104b可以为从接入点(AP)接收定时信标(TSF)的Wi-Fi装置。信标可以包括生成信标且由AP发送信标的(根据AP处的时钟的)时间的时间戳。信标需要由接收器作为优先事项处理，并且随着由AP广播信标，接入点与各接收器之间存在快速直接路径。由此，接收信标同时向各接收装置(例如，装置102和103)提供接入点的时钟处的时间的准确指示。在示例中，AP时钟为集线器101处的时钟105a。一由远程装置102的通信装置104b接收信标，第一时间标记生成器201就可以提供有该信标。另选地，可以向第一时间标记生成器201提供接收信标的指示。第一时间标记生成器201然后在一接收信标(或指示)时就输出时间标记。(来自生成器201的)所生成的时间标记提供根据集线器101的时钟105a的时间戳时间的指示。第二时间标记生成器202还可以提供有所接收信标(或所接收信标中的时间戳信息)。第二时间标记生成器202然后在时钟108b标记于时间戳时间时生成时间标记。由此，生成器202处生成的时间标记指示根据时钟108b的时间戳时间。所生成的时间标记被提供给比较两个标记之间的时间差的时间比较单元203。

在上述示例中，时间戳的调节值可以用于在时间标记生成器202处生成时间标记。例如，所接收时间戳值可以通过增加等于在通信装置104b的媒体/物理接口处接收信标与在时间标记生成器201处接收信标(或接收信标的指示)之间的延迟的时间量来调节。由此，第二时间标记生成器202在时钟108b标记于时间戳时间加上用于在时间标记生成器201处接收信标(或其指示)的延迟时生成时间标记。

另选地，Wi-Fi装置104b可以根据所接收的信标来生成时间标记，并且直接向比较单元203而不是第一时间标记生成器201提供时间标记。

时间标记提供根据各种装置的时间的简单代表。这允许快速且简单地比较时间，并且比较可以在快速且有效的硬件装置(诸如逻辑门)处进行。时间标记还可以用于检查是否在时间敏感系统中同时/同速率触发事件。

时间比较单元

时间比较单元203将从时间标记生成器201和202接收的信号(即，时间标记)进行比较，以确定两个信号之间的时间差。时间比较单元203确定两个信号之间的时间差大于等于时钟108b的一个时钟周期还是小于时钟108b的一个时钟周期。基于该确定，选择用于修改来自时钟108b的时钟信号的适当技术。如果差小于一个时钟周期，那么选择分数时钟信号修改器205来执行时钟信号的修改。如果差大约或等于一个时钟周期，那么仅选择整数时钟信号修改器204或选择与修改器205组合的整数时钟信号修改器204来执行时钟信号的修改。在另一个示例中，如果差大于一个时钟周期，则时间比较单元203可以仅选择分数时钟信号修改器205来执行修改。下面进一步详细地讨论修改器204和205的操作。

图4a是时间比较单元203的示例示意图。时间比较单元接收分别由生成器201和202生成的时间标记401和402。时间比较单元203包括用于计算时间标记401与402之间的(时钟108b的)时间周期的数量的计数器403。计数器在来自时间标记的信号变化时开始计算时钟周期的数量，并且在来自另一个时间标记的信号变化时停止计数。图4b例示了标记401与402之间的时间差为一个时钟周期且因此由计数器403测量计数1的场景。如果计数器403测量计数1或更多，那么确定时间标记401与402之间的时间差大于或等于时钟108b的一个时钟周期，并且确定将使用整数修改器204修改来自时钟108b的时钟信号。

时间比较单元203包括用于确定标记401与402之间的时间差小于一个时钟周期(即，分数个时钟周期)的分数差估计器404。图4c例示了时间标记401与402之间的时间差小于时钟周期的场景。分数差估计器404包括用于将时间标记中的一个延迟不同量以提供该时间标记的不同延迟版本的延迟单元405。在该示例中，延迟(代表媒体时钟108b上的时间的)时间标记402。延迟单元405可以包括用于延迟所输入时间标记的多个延迟缓冲器。图4c中例示了这一点，示出了延迟时间标记402以提供时间标记信号402的延迟版本402a、402b、402c的延迟缓冲器405a、405b以及405c。各个延迟版本然后与另一个时间标记401进行比较，以确定哪个延迟版本402a、402b或402c与时间标记401最紧密匹配(在时间上)，如图4c中406所例示。在图4c示例中，所延迟版本402c为时间标记401的最紧密匹配延迟版本。分数差估计器404可以包括用于将时间标记401的各个延迟版本与另一个标记402进行比较的比较单元407。

应用于最紧密匹配延迟信号(402c)的延迟量(405a、405b以及405c的和)对应于标记401与402之间的时间差。各个延迟缓冲器405a-405c可以应用例如3ns的延迟。信号402穿过所有三个延迟缓冲器405a、405b以及405c，以提供延迟版本401c。由此，应用于版本401c的总延迟为9ns，因此标记401与402之间的时间差被估计为9ns。

延迟单元405将时间标记延迟n个延迟，其中，各个延迟不同。优选地，以预定时间量(例如，2ns、3ns或4ns等)的增量来延迟时间标记，以提供越来越延迟的延迟版本。例如，延迟单元405可以提供时间标记信号的n个延迟版本，其中，第i个延迟版本的延迟为：

延迟(i)＝iT，其中，i＝1，2，3……，并且T为预定时间量。

如上面关于图4c所述，延迟单元405可以包括用于延迟时间标记信号的一系列延迟缓冲器。系列中各延迟缓冲器的输出可以提供给系列中下一缓冲器的输入。信号线路可以连接到各缓冲器的输出，以向比较单元407提供时间标记信号的各延迟版本。

比较单元407接收时间标记401、时间标记402以及各个延迟版本402a-402c，作为其输入。比较单元407将时间标记401与时间标记402和各个延迟版本402a-402c进行比较。在该示例中，信号通过确定各个延迟版本401a-401c的上升边缘出现的时间和确定这些所确定时间中的哪一个最接近于时间标记信号401的上升边缘出现的时间。

如果时间标记信号为脉冲信号(例如，诸如303a，如上参照图3所述)，那么比较单元407可以在信号401从一个状态转变为另一个时(例如，在检测信号401的上升边缘时)从用于延迟版本402a-402c的各个信号线路捕获数据。如果时间标记信号为电频信号(303b)，那么比较单元407可以在检测信号401的上升边缘或下降边缘时从用于延迟版本402a-402c的信号线路捕获数据。由此，可以仅在检测来自信号401的上升边缘(以及用于电平时间标记的下降边缘)时启用比较单元407。这与连续监测时钟之间的漂移或传统超频方法相比节省功率要求。

图5描述了比较单元407如何将时间标记401与时间标记402和时间标记402的延迟版本402a-402d进行比较的一个示例。在该示例中，延迟版本402b为401的最紧密匹配信号(而不是之前示例中的402c)。在该示例中，延迟单元405提供增量延迟的信号402a-402d。系列中的该第一延迟线路应用延迟T，以提供信号402a，第二延迟线路应用延迟2T，以提供信号402b，第三延迟线路应用延迟3T，以提供信号402c等。可以对信号401和信号402以及各延迟版本402a-402d执行异或(XOR)运算。XOR运算的结果通常在500处示出。XOR运算的结果可以在时间t1时检测信号401的上升边缘时捕获。如图5所示，信号402在信号401之前(在时间山)。由此，当信号401转变至不同状态(例如，更高状态，如图所示)时，信号402已处于该状态。当信号401和402在时间t1时为XOR的时，则结果如DL(0)处示的为“0”。因为延迟信号402仍然在信号401之前，所以延迟信号402a的XOR(DL(1)处所示的)在时间t1时也产生结果“0”。应用于信号402b的延迟使得信号402b类似于信号401。因为XOR输入相同，所以信号402b也产生XOR结果“0”(如DL(2)处所示)。应用于延迟信号402c和401d的延迟使得这些信号被延迟为它们在信号401之后(在世间上)。这使得它们在时间t1时的XOR结果(DL(3)和DL(4)处分表所示)在为“1”。由此，t1时所捕获的XOR结果为“00011”(以上升的延迟顺序)。

分数差估计器404可以包括用于基于由比较单元407提供的XOR结果来估计时间标记401与402之间的延迟的时间识别器408。所捕获结果中从“0”至“1”的转变识别信号402-402d中的哪一个为信号401的最紧密匹配。对应于t1时紧接第一“1”值之前的“0”值的延迟线路(即，最延迟的“0”延迟线路)对应于具有最紧密匹配信号的延迟线路。已知由各延迟线应用的延迟量，因此延迟识别器408通过确定应用于时间标记402的最紧密匹配的延迟版本的延迟量来估计时间标记401与402之间的时间差。该时间差指示时钟105b和时钟108b不同步的时间量。延迟识别器408提供给分数时钟信号修改器205所识别的时间差。

在上述示例中，时间标记402在时间标记401之前(因为时钟108b比时钟105b快)，因此可以提供时间标记402的延迟版本，以与时间标记401比较。在时间标记401在时间标记402之前的场景中(因为时钟105b比时钟108b快)，将时间标记401的延迟版本401a-401d与时间标记402的XOR将如图6例示产生一系列“1”，因此将无法确定标记401与402之间的时间差。由此，如图6所示，第二延迟单元405a可以被设置为包括用于提供时间标记401的延迟版本401a-401d的第二系列的延迟缓冲器。第二比较单元(未示出)也可以被设置为将时间标记402与各个延迟版本401a-401d进行比较，以确定延迟版本401a-401d中的哪一个与时间标记402最紧密匹配(在时间上)。第二比较单元可以以与上述比较单元407类似的方式来操作。来自两个比较单元的输出可以提供给延迟识别器408，以确定：1)哪个时间标记401或402更快；和2)根据更快时间标记的延迟版本的输出，确定时间标记401与402之间的时间差。例如，使用图5和图6中的示例，差估计器408可以提供有来自比较单元407的输出“00011”和来自第二比较单元的输出“11111”。因为在来自比较单元407的输出中有从“0”至“1”的转变，所以确定时间标记402比时间标记401更快。来自比较单元407的输出然后用于如上所述确定时间标记401与402之间的时间差。

时间比较单元203从以下部分输出结果：(i)如果标记401与402之间的时间差等于或等于一个时钟周期，则从计数器403输出；或(ii)如果时间差小于一个时钟周期，则从分数差估计器404输出结果。来自计数器403的输出提供给整数时钟信号修改器204，来自分数差估计器404的输出提供给分数时钟信号修改器205。另选地，由计数器403或估计器404确定的时间差可以提供给可以基于确定差更新时钟108b的时钟控制器(诸如PLL调谐器，未示出)。

在另选实施方案中，分数差估计器404可以识别大于一个时钟周期的延迟。这可以通过提供足够的延迟缓冲器使得大于一个时钟周期的延迟可以应用于提供大于一个时钟周期的时间标记402的延迟版本来实现。图4d中例示了这一点，示出了用于分别提供时间标记402的延迟版本402d-402g的另外缓冲器405d-405g。类似于图4c，各个延迟版本然后与时间标记401进行比较，以确定延迟版本402a-402g中的哪一个最紧密匹配(在时间上)时间标记401，如图4d中的406a所例示。由此，在该示例中，分数差估计器404将延迟版本402g识别为时间标记401的最紧密匹配信号，该版本被延迟大约1.7个时钟周期。

时钟修改

提供给媒体播放器107b的时钟信号可以基于由时间比较单元203确定的时间差来修改。在一个示例中，由时间比较单元203确定的时间差可以提供给能够调节时钟信号的源(例如，时钟108b)的时钟控制器。例如，如果时钟源为PLL时钟生成器，那么PLL可以被控制为重新调谐时钟，使得估计所确定的时间差，由此同步时钟108b与时钟105b。因为时钟源的重新调谐花费一些时间使时钟源稳定至新相位/频率，所以重新调谐为较慢的过程。由此，因为修改可以较快地进行，所以可以有利的是修改由时钟源输出的信号(而不是重新调谐时钟源)。所修改的时钟信号然后可以提供给媒体播放器107b。

如果由时间比较单元203确定的时间差使得时钟108b在时钟105b之前一个或更多个时钟周期，则计数器403向整数时钟信号修改器204提供时间差。整数时钟信号修改器204从时钟108b(直接或经由分数时钟信号修改器205，如图2所示)接收时钟信号，并且通过使得跳过一个或更多个时钟脉冲来修改该信号。例如，如果由计数器403确定的时间差为该时钟108b在时钟105b之前N个时钟周期，则修改器204将使得跳过N个时钟脉冲。这具有使时钟信号减速或延迟N个时钟周期的效果。图7中例示了这一点，示出了来自时钟105b的初始时钟信号701和通过在703处跳过一个时钟脉冲修改的所修改时钟信号702。整数时钟信号修改器204可以通过选通用于需要去除的N个脉冲的时钟信号701来使得跳过N个脉冲。现在同步的所修改信号702提供给媒体播放器107b。

如果由时间比较单元203确定的时间差使得时钟108b在时钟105b之前不到一个时钟周期，则分数差估计器404向分数时钟信号修改器205提供时间差。分数修改器205从时钟108b接收时钟信号并通过使得将时钟信号延迟所确定的时间差来修改该信号。图8例示了包括延迟单元801和复用器单元802的分数时钟修改器205的示例。延迟单元801从时钟108b接收时钟信号701，并且将时钟信号701延迟多个延迟，以提供时钟信号701的多个延迟版本。延迟单元801包括一系列延迟缓冲器，该延迟缓冲器以与延迟单元405(上述)类似的方式提供时钟信号的多个延迟版本。时钟信号的各延迟版本提供给复用器单元802。复用器单元802从分数差估计器404接收分数时间差，并且选择被延迟对应于分数时间差的时间量的时钟信号的延迟版本。所选延迟版本提供给整数时钟信号修改器204，以进一步修改，或提供给媒体播放器107b，以提供同步的时钟信号。

优选地在使用分数时钟信号修改器205修改时钟信号时，增量地执行时钟信号的不同延迟版本之间的切换。这有助于保持媒体播放器107b和控制器109b稳定。图9例示了用于增量地修改时钟信号701的示例。在该示例中，延迟单元具有15个延迟线路，各延迟线路将时钟信号701增量地各延迟3ns(因此，在第15个延迟线路处提供45ns的延迟)。该示例中的复用器单元802包括级联架构的四个4：1复用器802a-802d。复用器802a提供有初始时钟信号701(零延迟)和来自延迟单元801的信号701的前三个延迟版本(即，延迟3ns、6ns以及9ns)，复用器803b提供有随后的四个延迟版本(即，延迟12ns、15ns、18ns以及21ns)等。设置从复用器802a-802d接收输出并输出对应于所选延迟线路的信号的或(OR)门802e。如果例如由分数差估计器404确定的时间差为36ns，则复用器802a-802d被设置为使得延迟在多个个时钟周期期间被增量地增大至36ns。例如，复用器可以被设置为通过如下切换来增大延迟：(i)从信号701(具有零延迟)至9ns延迟；(ii)从9ns延迟至18ns延迟；(iii)从18ns延迟至27ns延迟；以及(iv)从27ns延迟至36ns延迟。各增量可以在预订数量的时钟周期之后(例如每隔四个周期)进行，以帮助稳定性。

分数修改器205能够将时钟信号修改一个或多于一个时钟周期。在该示例中，时间比较单元203可以向分数修改器205而不是向整数修改器204提供一个或更多个时钟周期的时间差。图10例示了分数修改器205可以如何将时钟信号延迟一个或更多个时钟周期的示例。在图10中，Clk为时钟信号701，并且clk_d1至clk_d4为clk.d的延迟版本。d为缓冲器延迟且在该示例中为四分之一时钟周期。这意味着分数延迟补偿所需的缓冲器数量为：

因此，如果所观察的延迟(例如，估计的时间比较单元203)为3*d，那么由分数修改器205跟着进行以下步骤：

1.将clk切换至clk_d1

2.将clk_d1切换至clk_d2

3.将clk_d2切换至clk_d3

这将提供被延迟3*d或3/4时钟周期的所修改时钟信号。

如果需要将时钟信号进一步延迟4*d(4*d等同于一个时钟周期的整数延迟)，那么有两个选项：(i)插入另一个延迟缓冲器并从clk_d3切换至clk_d4；或者(ii)返回clk。

延迟线路可以被构造成循环的，使得从clk_d3→clk_d4或从clk_d3→clk将具有相同的效果(因为它们之间没有分数延迟，仅有一个整数延迟)。延迟链可以超过这一点；如果系统必须补偿1.5个时钟周期的时间差(等同于将6个时间延迟d引入到系统中)，则可以实施以下切换链：

Clk→clk_d1→clk_d2→clk_d3→clk→clk_d1→clk_d2

这将提供被延迟6*d或1.5个时钟周期的所修改时钟信号。

延迟线路的循环性质的一个优点是系统可以在不需要另外的资源(诸如额外的延迟缓冲器)的情况下补偿大于一个时钟周期的延迟。另选地，分数修改器205可以设置有(例如，以与图4d类似的方式)提供大于一个时钟周期的总延迟的额外延迟缓冲器。

由控制器109b输出的所修改时钟信号可以相对于时钟105b随着时间的经过而漂移。所修改的时钟信号可以通过比较所修改时钟信号与来自时钟105b的时钟信号之间的时间差来与时钟105b再同步。在这种情况下，来自控制器109b的所修改时钟信号提供给时间标记生成器202，以生成用于所修改时钟信号的时间标记。所生成的时间标记与对于时钟105b生成的时间标记进行比较。如果(例如，经由时间比较单元203)确定时钟105b在来自控制器109b的所修改时钟信号之前(即，快于所修改时钟信号)，那么分数时钟修改器205可以切换到具有比当前延迟线路更小的延迟的新延迟线路。新延迟线路与当前延迟线路之间的差将对应于时钟105b在所修改时钟信号之前的时间量。这一点由图11中的示例来例示。由控制器109b输出的所修改时钟信号在1001处示出，并且来自时钟108b的初始时钟信号在701处示出。在1002处，通过在对应于x秒延迟的分数时钟修改器205处通过选择延迟线路引入x秒的延迟来修改时钟信号。一些时间之后，所修改时钟信号1001与来自时钟105b(未示出)的时钟信号进行比较，并且确定时钟105b现在比所修改的信号1001快y秒。在1003处，通过选择小于当前x秒延迟线路y秒的延迟线路来将所修改的信号1001减去y秒。由此，在1003处选择x-y秒延迟线路，以使所修改时钟信号1001转移y秒，使得所修改时钟信号1001与时钟105b同步。

优选地，时钟108b被构造成比要同步的时钟(例如，时钟105b)稍快运行。这可以通过调谐时钟108b使得时钟108b具有比时钟105b的时钟频率大最小可能可控增量的时钟频率来实现。这有助于确保时钟108b将在时钟105b之前，使得整数和/或分数修改器204和205可以通过应用适当延迟来修改来自时钟105b的时钟信号并由此提供与时钟105b同步的所修改时钟信号。

图12例示了可以由用于提供与时钟105b同步的时钟信号的控制器109b执行的处理。在步骤1101处，时间差测量处理开始。在该步骤中，可以通过例如生成时间标记(如上所述)并(例如，使用时间比较单元203)估计这些标记之间的时间差来将时钟105b与时钟108b进行比较。在步骤1102处，确定所估计的时间差是否小于一个时钟周期。如果时间差小于一个时钟周期，则处理移至步骤1103。否则，处理移至步骤1104。在步骤1103处，如上所述关于分数时钟信号修改器205通过将来自时钟108b的时钟信号调节所估计的分数时间差来修改该信号。处理然后返回到步骤1101，以下一测量的处理。在步骤1104处，确定对应于时间差的时钟脉冲的数量。在步骤1105处，从时钟108b的时钟信号去除所确定数量的时钟脉冲。另选地，步骤1105可以在如上所述能够将时钟信号调节一个或多于一个分数个时钟周期时钟信号修改器205处执行。处理然后返回到步骤1101，以下一测量。

上述时间差测量和时钟修改方法可以主要基于硬件(例如，使用延迟缓冲器来确定时间差，选通时钟信号，使用延迟缓冲器和复用器来修改时钟信号)。该硬件方法需要最小的软件介入，最小软件介入可以为资源饥渴的且空出软件处理资源，以执行其他任务或睡眠。具体地，使用硬件方法执行定期的时间差测量而不是经由软件监测时间差节省大量的资源。这将帮助确保所修改的时钟信号保持与时钟105b紧密同步。该错误隔离保持所同步的系统稳定，并且防止否则将是所同步系统不稳定的错误积累。使用基于硬件的方法的另一个优点是可以处理器入睡且仅偶尔唤醒处理器以簿记。这产生大功率节省，大功率节省对于提高电池供电装置的电池寿命特别有利。

图1、图2、图4a以及图8的装置被示出为包括多个功能块。这仅是示意性的且不旨在定义这种实体的不同逻辑元件之间的严格划分。各功能块可以以任意合适的方式来设置。

通常，上述功能、方法、技术或部件中的任意一个可以在软件、固件、硬件(例如，固定逻辑电路)或其任意组合中实施。术语“模块”、“功能”、“部件”、“元件”、“单元”、“块”以及“逻辑”在这里可以用于总体表示软件、固件、硬件或其任意组合。在软件实施的情况下，模块、功能、部件、元件、单元、块或逻辑代表在处理器上执行时执行指定任务的程序代码。这里所述的算法和方法可以由执行使得处理器执行算法/方法的代码的一个或更多个处理器来执行。计算机可读存储介质的示例包括随机存储存储器(RAM)、只读存储器(ROM)、光盘、闪存、硬盘存储器以及可以将磁、光以及使用其他技术来存储指令或可以由机器访问的其他数据的其他存储装置。

如这里所用的术语计算机程序代码和计算可读指令提及用于处理器的任意种类的可执行代码，该代码包括以机器语言、解释语言或脚本语言表达的代码。可执行代码包括二进制代码、机器代码、字节代码、定义集成电路的代码(诸如硬件描述语言或网络列表)以及以编程语言代码(诸如C、Java或OpenCL)表达的代码。可执行代码例如可以为任意种类的软件、固件、脚本、模块或库，它们在被在虚拟器或其他软件环境处适当执行、处理、解释、编译并执行时，使得支持可执行代码的计算机系统的处理器执行由代码执行的任务。

处理器、计算机或计算机系统可以为具有处理能力使得可以执行指令的任意种类的装置、机器或专用电路或其聚集或部分。处理器可以为任意种类的通用或专用处理器，诸如CPU、GPU、片上系统、状态机、媒体处理器、专用集成电路(ASIC)、可编程逻辑阵列、现场可编程门阵列(FPGA)等。计算机或计算机系统可以包括一个或更多个处理器。

定义集成电路的代码可以以任意方式(包括作为网络列表、用于构造可编程芯片的代码以及作为定义任意级的集成电路的硬件描述语言(包括作为寄存器传送级(RTL)代码、作为高级电路表示(诸如Verilog或VHDL)以及作为低级电路表示(诸如OASIS和GDSII)))来定义集成电路。当在被构造成生成集成电路的显示的适当装配的计算机系统处处理时，定义集成电路的代码可以使得计算机系统生成由代码表达的集成电路的显示。这种计算机系统可以使得例如通过提供用于控制被构造成制造集成电路或制造集成电路的中间表达(诸如光刻掩膜)的输出来生成集成电路的显示。

逻辑上定义集成电路的更高级表示(诸如RTL)可以在计算机系统处处理，该计算机系统被构造成在为了生成由表示这样定义的集成电路的表现而包括电路元件的定义和用于组合这些元件的规则的软件环境的场境中生成集成电路的表现。

与通常软件在计算机系统处执行以定义机器的情况相同，为了使被构造成生成集成电路的表现的计算机系统执行定义集成电路的代码以生成该集成电路的表现，可以需要一个或更多个中间用户步骤(例如，提供命令、变量等)。

申请人在此孤立地公开了这里所述的各独立特征和两个或更多个这种特征的任意组合，达到这种特征或组合能够鉴于本领域技术人员的普通常识整体基于本规范而进行的程度，不管这种特征或特征的组合是否解决这里所公开的任何问题。鉴于上述描述，对本领域技术人员将显然的是，可以在本发明的范围内进行各种修改。

Claims (20)

1.一种用于修改来自第一时钟的时钟信号的控制器，所述控制器包括：

时间比较单元，该时间比较单元被构造成估计与所述第一时钟关联的第一信号与所述控制器处接收的基准信号之间的时间差，其中，所述时间比较单元被构造成确定所述时间差是大于还是小于所述第一时钟的一个时钟周期；

第一信号修改器，该第一信号修改器被构造成将所述时钟信号修改达整数个时钟周期；以及

第二信号修改器，该第二信号修改器被构造成将所述时钟信号修改达分数个时钟周期，

其中，所述控制器被构造成如果所述时间差大于一个时钟周期，则选择所述第一信号修改器来修改所述时钟信号，或者如果所述时间差小于一个时钟周期，则选择所述第二信号修改器来修改所述时钟信号。

2.根据权利要求1所述的控制器，其中，所述第一信号修改器被构造成将所述时钟信号延迟达整数个时钟周期。

3.根据权利要求1或权利要求2所述的控制器，其中，来自所述第一时钟的所述时钟信号包括一系列规则脉冲，所述第一信号修改器被构造成接收所述时钟信号并去除一个脉冲或多个连续脉冲。

4.根据前述权利要求中任一项所述的控制器，其中，所述第一信号修改器被构造成选通所述时钟信号，以使得来自所述时钟信号的一个或更多个脉冲被去除。

5.根据前述权利要求中任一项所述的控制器，其中，如果所述时间差为整数加分数个的时钟周期，则所述控制器被构造成选择所述第一信号修改器和所述第二信号修改器，以使得所述第一信号修改器和所述第二信号修改器这两者修改所述时钟信号。

6.根据前述权利要求中任一项所述的控制器，其中，所述第二信号修改器被构造成将所述时钟信号延迟小于一个时钟周期的时间量。

7.根据前述权利要求中任一项所述的控制器，其中，所述第一信号为依赖所述第一时钟生成的第一时间标记，并且所述基准信号为依赖与基准时钟关联的信号生成的基准时间标记。

8.根据权利要求7所述的控制器，其中，所述第一时间标记代表根据所述第一时钟的特定时间，并且所述基准时间标记代表根据所述基准时钟的相同的特定时间。

9.根据权利要求7或权利要求8所述的控制器，其中，所述第一时间标记依赖用于播放媒体帧的时间来生成。

10.根据权利要求7至权利要求9中任一项所述的控制器，其中，所述基准时间标记依赖根据无线通信协议接收包来生成。

11.根据权利要求7至权利要求10中任一项所述的控制器，其中，所述第一时钟被构造成以第一时钟频率工作，并且所述基准时钟被构造成以第二时钟频率工作，其中，所述第一时钟频率大于所述第二时钟频率。

12.根据前述权利要求中任一项所述的控制器，其中，所述第二信号修改器包括多个延迟线路，各延迟线路被构造成将所述时钟信号延迟不同于其他延迟线路的延迟的时间量，所述控制器被构造成选择具有对应于所估计的时间差的延迟的延迟线路。

13.一种装置，该装置包括：

根据前述权利要求中任一项所述的控制器；

所述第一时钟；

时间标记生成器，该时间标记生成器被构造成：

在所述第一时钟运行至特定时间时生成第一时间标记或所述第一时间标记，并且被构造成将所述第一时间标记提供给所述控制器；以及

依赖第二装置处的基准时钟生成基准时间标记或所述基准时间标记，所述基准时间标记代表根据所述基准时钟的所述特定时间，其中，所述基准时间标记被提供给所述控制器。

14.一种用于修改来自第一时钟的时钟信号的方法，所述方法包括以下步骤：

接收基准信号；

估计与所述第一时钟关联的第一信号与所述基准信号之间的时间差；

确定所述时间差是大于还是小于所述第一时钟的一个时钟周期；

如果所述时间差大于一个时钟周期，则选择第一信号修改器来修改所述时钟信号，或者如果所述时间差小于一个时钟周期，则选择不同的第二信号修改器来修改所述时钟信号；

依赖所述选择的步骤，在所述第一信号修改器处将所述时钟信号修改达整数个时钟周期，或者在所述第二信号修改器处将所述时钟信号修改达分数个时钟周期。

15.根据权利要求14所述的方法，其中，所述修改的步骤包括：如果所述时间差大于一个时钟周期，则将所述时钟信号延迟整数个时钟周期。

16.根据权利要求14或权利要求15所述的方法，其中，来自所述第一时钟的所述时钟信号包括一系列规则脉冲，所述修改的步骤包括：如果所述时间差大于一个时钟周期，则去除一个脉冲或多个连续脉冲。

17.根据权利要求14至权利要求16所述的方法，其中，所述修改的步骤包括：选通所述时钟信号，以使得来自所述时钟信号的一个或更多个脉冲被去除。

18.根据权利要求14至权利要求17中任一项所述的方法，其中，如果所述时间差为整数加分数个时钟周期，则选择所述第一信号修改器和所述第二信号修改器，以使得所述第一信号修改器和所述第二信号这两者修改器修改所述时钟信号。

19.根据权利要求14至权利要求18中任一项所述的方法，其中，所述修改的步骤包括：如果所述时间差小于一个时钟周期，则将所述时钟信号延迟小于一个时钟周期的时间量。

20.根据权利要求14至权利要求19中任一项所述的方法，其中，所述第一信号为依赖所述第一时钟生成的第一时间标记，并且所述基准信号为依赖与基准时钟关联的信号生成的基准时间标记。