CN106528449B - 一种应用于海洋物探的数据核心处理系统 - Google Patents

一种应用于海洋物探的数据核心处理系统 Download PDF

Info

Publication number
CN106528449B
CN106528449B CN201610896436.2A CN201610896436A CN106528449B CN 106528449 B CN106528449 B CN 106528449B CN 201610896436 A CN201610896436 A CN 201610896436A CN 106528449 B CN106528449 B CN 106528449B
Authority
CN
China
Prior art keywords
data
unit
cache
control unit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610896436.2A
Other languages
English (en)
Other versions
CN106528449A (zh
Inventor
高菲
李遥
颜晗
华波
陈国才
韦佳利
宋明玉
陈曦
汪潇
张可立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Youke Haiqing Technology Development Co Ltd
CSSC Systems Engineering Research Institute
Original Assignee
Beijing Youke Haiqing Technology Development Co Ltd
CSSC Systems Engineering Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Youke Haiqing Technology Development Co Ltd, CSSC Systems Engineering Research Institute filed Critical Beijing Youke Haiqing Technology Development Co Ltd
Priority to CN201610896436.2A priority Critical patent/CN106528449B/zh
Publication of CN106528449A publication Critical patent/CN106528449A/zh
Application granted granted Critical
Publication of CN106528449B publication Critical patent/CN106528449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/403—Error protection encoding, e.g. using parity or ECC codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Geophysics And Detection Of Objects (AREA)

Abstract

一种应用于海洋物探的数据核心处理系统，包括核心处理单元、数据地址缓冲单元、第一数据缓冲单元、高速缓存乒乓控制单元、第一高速缓存读写控制单元、第二高速缓存读写控制单元，第一高速缓存读写控制单元、第二高速缓存读写控制单元结构功能完全相同；核心处理单元对解析后数据进行校验并送至目的地址，数据地址缓冲单元存储待处理数据，第一数据缓冲单元转发解析后数据，高速缓存乒乓控制单元采用乒乓缓冲机制控制第一高速缓存读写控制单元、第二高速缓存读写控制单元进行数据读取，并解析待处理数据。

Description

一种应用于海洋物探的数据核心处理系统
技术领域
本发明涉及一种数据处理技术，特别是一种应用于海洋物探的数据核心处理系统。
背景技术
海洋地球物理勘探对地震数据的采集和记录量越来越大。这就意味着每条水下拖缆的上传数据量增大。相应的拖缆控制器需要有更强大数据处理能力才能实时的处理水下拖缆上传的数据。
现有的拖缆数据处理技术一般基于大型数据读出机箱中的插件实现，如CompactPCI、VME等，从而实现单缆或多缆的数据控制处理，具有体积大、结构复杂、价格高的问题。技术相对落后，拖缆道间距较大，而且数据采集量小，传输速度较慢，必须用专用读出机箱进行数据的控制处理，已经不适应应用于高分辨率地震勘探。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提供了一种应用于海洋物探的数据核心处理系统。
本发明的技术解决方案是：一种应用于海洋物探的数据核心处理系统包括核心处理单元、数据地址缓冲单元、第一数据缓冲单元、高速缓存乒乓控制单元、第一高速缓存读写控制单元、第二高速缓存读写控制单元，第一高速缓存读写控制单元、第二高速缓存读写控制单元结构功能完全相同，其中
核心处理单元，接收待处理数据后将待处理数据送至数据地址缓冲单元；接收解析后的待处理数据后进行数据校验，当数据校验通过时，将解析后的待处理数据送至外部；
数据地址缓冲单元，接收待处理数据并存储；
第一数据缓冲单元，将解析后的待处理数据送至核心处理单元；
高速缓存乒乓控制单元，采用乒乓缓冲机制控制第一高速缓存读写控制单元、第二高速缓存读写控制单元依次读取数据地址缓冲单元中的待处理数据；采用乒乓缓冲机制控制第一高速缓存读写控制单元、第二高速缓存读写控制单元依次读取外部高速缓存模块存储的待处理数据；接收待处理数据后进行解析并送至第一数据缓冲单元；
第一高速缓存读写控制单元，读取数据地址缓冲单元中的待处理数据并送至外部高速缓存模块存储；读取外部高速缓存模块的待处理数据并送至高速缓存乒乓控制单元；
第二高速缓存读写控制单元，读取数据地址缓冲单元中的待处理数据并送至外部高速缓存模块存储；读取外部高速缓存模块的待处理数据并送至高速缓存乒乓控制单元。
所述的数据校验包括奇偶校验、CRC校验、海明威校验。
本发明与现有技术相比的优点在于：
(1)本发明通过高速缓存乒乓控制，解决了大数据量处理问题，解决了上传数据量大时无法及时处理的问题；
(2)本发明通过使用数据地址缓存单元，快速提供了数据存储在外部缓存的地址，提高了数据处理速度；
附图说明
图1为本发明原理结构示意图；
图2为本发明中SATA控制模块原理结构示意图；
图3为本发明中振子数据抽取模块原理结构示意图；
图4为本发明中数据核心处理模块原理结构示意图；
图5为本发明中命令解析模块原理结构示意图；
图6为本发明中命令发送模块原理结构示意图；
图7为本发明中数据接收模块原理结构示意图；
图8为本发明中高速缓存模块原理结构示意图。
具体实施方式
本发明针对现有技术的不足，提出一种基于SATA接口的海洋物探拖缆数据控制器，通过SATA接口实现海洋物探拖缆数据控制器与记录工作站之间的高速数据交互，简化了控制器接口，与现有技术相比，本发明基于SATA接口的控制器更容易实现多缆作业时的数据控制，同时SATA接口传输速度可以高达6Gbit/s，完全可以满足勘探接收、实时处理拖缆高密度地震数据，下面结合附图对本发明控制器进行详细说明。
如图1所示为本发明海洋物探拖缆数据控制器原理结构示意图，包括SATA控制模块1、振子数据抽取模块2、数据核心处理模块3、命令解析模块4、命令发送模块5、数据接收模块6、高速缓存模块7。
SATA控制模块1，用于控制SATA接口，通过SATA接口接收外部发送的配置命令并发送给命令解析模块4、外部发送的配置参数并送至数据核心处理模块3，将数据核心处理模块3发送的水下采集的数据进行编码、串行化、CRC计算等一系列操作后通过SATA接口发送至外部，配置命令包括水下拖缆的采集参数、工作模式、自检信息，配置参数包括前放增益衰减幅度、采集记录长度、滤波器阶数、水下拖缆长度、抽取率等。
命令解析模块4，接收配置命令、配置参数，按照查表法对配置命令、配置参数后进行解析，将解析后的配置命令、配置参数发送给命令发送模块5。同时将振子数据抽取率的配置参数(即解析得到的配置参数中的抽取率)发送给数据核心处理模块3。
命令发送模块5，用于向水下拖缆发送配置命令，将接收到的配置命令、配置参数按照海洋物探拖缆数据格式进行编码、串行化后发送至水下拖缆。
数据接收模块6，用于接收水下拖缆发送回的地震采集数据和拖缆状态数据(拖缆状态数据包括拖缆使用时长、工作电压监测值等)，数据接收模块6将接收到的数据进行解串、解码后发送给数据核心处理模块3。
数据核心处理模块3，接收配置参数后将配置参数送至命令解析模块4，将配置参数中的抽取率送至振子数据抽取模块2；对接收到的地震采集数据和拖缆状态数据进行如下几方面的处理：(1)对地震采集数据、拖缆状态数据交替存储于两个高速缓存7中(乒乓缓存)；(2)从高速缓存7中读取地震采集数据后进行解析和分离，比如去帧头、解密等处理，获取其中的拖缆状态数据和地震采集数据，发送给SATA控制模块1。
在数据核心处理模块3处理地震采集数据的同时，振子数据抽取模块2，按照配置要求(抽取率)对地震采集数据、拖缆状态数据进行抽取，将抽取到的地震数据、拖缆状态数据通过百兆以太网口发送至外部控制控制终端站，用于地震数据的显示。
如图2所示为本发明控制器中SATA控制模块1的原理结构示意图，SATA控制模块1包括SATA接口11、时钟和数据恢复单元12、并行化单元13、SATA主控制单元14、串行化单元15。
SATA接口11用于接收和发送数据的标准物理连接口，接收外部配置命令、配置参数后送至时钟和数据恢复单元12，将串行化单元15发送的串行化后的地震采集数据、拖缆状态数据送至外部；时钟和数据恢复单元12，在接收到SATA串行数据(即配置命令、配置参数)后，对SATA串行数据做10b/8b转换，进行时钟和数据恢复，分离出接收时钟(即接收SATA串行数据的时钟)和数据(即配置命令、配置参数)，将分离出的接收时钟信号送至并行化单元13、SATA主控制单元14，对数据解码、解扰、校验等操作得到恢复的配置命令和配置参数，然后发送给并行化单元13；并行化单元13(图2中该单元名称不对)，接收恢复得到的接收时钟作为同步时钟驱动，将接收到的恢复的配置命令和配置参数并行化，然后输出并行化的配置命令至命令解析模块4，并行化的配置参数至数据核心处理模块3；SATA主控制单元14，负责对整个SATA接口的数据收发进行控制，将接收时钟作为同步时钟驱动，接收数据核心处理模块3发送的地震采集数据、拖缆状态数据，进行编码、CRC计算后后送至串行化单元15；串行化单元15，对地震采集数据、拖缆状态数据进行串行化处理，并送至SATA接口单元11。
如图3所示为本发明控制器中振子数据抽取模块2的原理结构示意图，包括数据抽取单元21、网络数据交换单元22；数据抽取单元21根据前期配置按数据帧数的间隔抽取原则(例如“隔5帧数据抽取1帧”)，从地震数据、拖缆状态数据中进行数据抽取，并将抽取好的数据进行打包，将打包好的数据发送给网络数据交换单元22；网络数据交换单元22提供了一个百兆以太网接口，通过这个以太网接口将抽取的数据送至外部控制控制终端站，用于地震数据的显示。
如图4所示为本发明控制器中数据核心处理模块3结构示意图，数据核心处理模块3是整个拖缆数据控制器的核心控制部分，几乎所有的模块工作都要需要它来协调，包括核心处理单元31、数据地址缓冲单元32、数据缓冲单元33、高速缓存乒乓控制单元34、第一高速缓存读写控制单元35、第二高速缓存读写控制单元36。首先数据核心处理模块3的核心处理单元31接收配置参数后将配置参数送至命令解析模块4，接收配置参数中的抽取率并送至振子数据抽取模块2，接收地震采集数据、拖缆状态数据后送至数据地址缓冲单元32，接收解析后的地震采集数据、拖缆状态数据后进行数据校验，当数据校验通过时，将解析后的地震采集数据、拖缆状态数据送至SATA控制模块1，数据地址缓冲单元32，接收地震采集数据、拖缆状态数据并存储，等待高速缓存乒乓控制单元34的读取，高速缓存乒乓读写控制单元34通过第一高速缓存读写控制单元35、第二高速缓存读写控制单元36根据乒乓操作依次读取数据地址缓冲单元32中的地震采集数据、拖缆状态数据，第一高速缓存读写控制单元35、第二高速缓存读写控制单元36依次读取数据地址缓冲单元32中的地震采集数据、拖缆状态数据后送至高速缓存模块7存储，然后高速缓存乒乓控制单元34采用乒乓缓冲机制控制第一高速缓存读写控制单元35、第二高速缓存读写控制单元36依次读取高速缓存模块7存储的地震采集数据、拖缆状态数据，第一高速缓存读写控制单元35、第二高速缓存读写控制单元36依次读取高速缓存模块7的地震采集数据、拖缆状态数据后送至高速缓存乒乓控制单元34，高速缓存乒乓控制单元34转发至第一数据缓冲单元33，第一数据缓冲单元33将解析后的地震采集数据、拖缆状态数据送至核心处理单元31。本发明控制器中高速缓存乒乓控制单元34对两个高速缓存模块7的读写进行乒乓控制，这样做可以提高读写数据的效率，另外，第一高速缓存读写控制单元35和第二高速缓存读写控制单元36是两个结构功能完全相同的模块，对应两个高速缓存芯片，对高速缓存芯片进行读写操作。
如图5所示为本发明控制器中命令解析模块4的组成示意图，包括命令解析单元41、第一数字包命令寄存器42，命令解析单元41负责解析SATA控制模块1接收到的配置命令，命令解析单元41接收配置命令、配置参数后进行解析，在配置命令、配置参数解析后，将要发送给水下拖缆的命令(解析后的配置命令、配置参数)放入数字包命令寄存器42中暂存，等待命令发送模块5的取用或者将解析后的配置命令、配置参数送至命令发送模块5，同时将振子数据抽取率的配置信息(即解析得到的配置参数中的抽取率)发送给数据核心处理模块3。
如图6所示为本发明控制器中命令发送模块5的组成示意图，包括8b/10b编码单元51、CLC001驱动单元52，模块5为命令发送模块，模块中8b/10b编码单元51接收命令解析模块4发送的配置命令、配置参数后将配置命令、配置参数按照海洋物探拖缆数据格式进行编码，然后通过CLC001驱动单元51将配置命令、配置参数进行串行化后发送给水下拖缆。
如图7所示为本发明控制器中数据接收模块6的原理结构示意图，包括CLC012驱动单元61、10b/8b解码单元62、数据缓冲单元63。水下拖缆数据上传前首先要将并行数据和时钟经过8b/10b编码，然后通过串行器转化为串行数据流，最后经过预加重后发送出去，因此拖缆数据控制器接收到水下数据后，先进入数据接收模块6中的CLC012驱动模块61对数据和时钟进行解串，将串行的数据流转化为并行的数据，并分离出时钟，然后10b/8b解码单元62对数据进行解码，最后将解码后的数据暂存到数据缓冲63中，数据缓冲63将解码后的地震采集数据、拖缆状态数据送至数据核心处理模块3。
如图8所示为本发明控制器中高速缓存模块7的原理结构示意图，高速缓存模块7是由两片相同的高速缓存芯片组成，分别是第一高速缓存芯片71、第二高速缓存芯片72，两个芯片通过数据核心处理模块3的控制，用乒乓读写的方式进行数据的读写，加快了数据的操作速度。满足数据实时上传的需求，另外本发明控制器使用两个SATA接口，分别用来控制数据的接收和命令的发送，使其成为一个全双工的接口。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (1)

1.一种应用于海洋物探的数据核心处理系统，其特征在于包括核心处理单元(1)、数据地址缓冲单元(2)、第一数据缓冲单元(3)、高速缓存乒乓控制单元(4)、第一高速缓存读写控制单元(5)、第二高速缓存读写控制单元(6)、SATA控制模块，第一高速缓存读写控制单元(5)、第二高速缓存读写控制单元(6)结构功能完全相同，其中
核心处理单元(1)，接收待处理数据后将待处理数据送至数据地址缓冲单元(2)；接收解析后的待处理数据后进行数据校验，当数据校验通过时，将解析后的待处理数据送至SATA控制模块进行编码、串行化、CRC计算后通过SATA接口发送至外部；所述的待处理数据包括地震采集数据、拖缆状态数据；所述的数据校验包括奇偶校验、CRC校验、海明威校验；
数据地址缓冲单元(2)，接收待处理数据并存储；
第一数据缓冲单元(3)，将解析后的待处理数据送至核心处理单元(1)；
高速缓存乒乓控制单元(4)，采用乒乓缓冲机制控制第一高速缓存读写控制单元(5)、第二高速缓存读写控制单元(6)依次读取数据地址缓冲单元(2)中的待处理数据；采用乒乓缓冲机制控制第一高速缓存读写控制单元(5)、第二高速缓存读写控制单元(6)依次读取外部高速缓存模块(7)存储的待处理数据；接收待处理数据后进行解析并送至第一数据缓冲单元(3)；
第一高速缓存读写控制单元(5)，读取数据地址缓冲单元(2)中的待处理数据并送至外部高速缓存模块(7)存储；读取外部高速缓存模块(7)的待处理数据并送至高速缓存乒乓控制单元(4)；
第二高速缓存读写控制单元(6)，读取数据地址缓冲单元(2)中的待处理数据并送至外部高速缓存模块(7)存储；读取外部高速缓存模块(7)的待处理数据并送至高速缓存乒乓控制单元(4)；
SATA控制模块包括SATA接口、时钟和数据恢复单元、并行化单元、SATA主控制单元、串行化单元，其中：SATA接口接收外部配置命令、配置参数后送至时钟和数据恢复单元，将串行化单元发送的串行化后的地震采集数据、拖缆状态数据送至外部；时钟和数据恢复单元对SATA串行数据做10b/8b转换，进行时钟和数据恢复，分离出接收SATA串行数据的时钟和配置命令、配置参数，然后将分离出的接收SATA串行数据的时钟送至并行化单元、SATA主控制单元，并行化单元接收恢复得到的接收时钟作为同步时钟驱动，将接收到的恢复的配置命令和配置参数并行化，然后输出并行化的配置命令至外部命令解析模块，并行化的配置参数送至外部数据核心处理模块，SATA主控制单元将接收时钟作为同步时钟驱动，接收核心处理单元发送的待处理数据，进行编码、CRC计算后后送至串行化单元，串行化单元，对待处理数据进行串行化处理并送至SATA接口单元。
CN201610896436.2A 2016-10-13 2016-10-13 一种应用于海洋物探的数据核心处理系统 Active CN106528449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610896436.2A CN106528449B (zh) 2016-10-13 2016-10-13 一种应用于海洋物探的数据核心处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610896436.2A CN106528449B (zh) 2016-10-13 2016-10-13 一种应用于海洋物探的数据核心处理系统

Publications (2)

Publication Number Publication Date
CN106528449A CN106528449A (zh) 2017-03-22
CN106528449B true CN106528449B (zh) 2019-10-22

Family

ID=58331957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610896436.2A Active CN106528449B (zh) 2016-10-13 2016-10-13 一种应用于海洋物探的数据核心处理系统

Country Status (1)

Country Link
CN (1) CN106528449B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315692A (zh) * 2017-06-27 2017-11-03 中国船舶工业系统工程研究院 一种用于海洋物探拖缆数据控制器的时序到道序转换系统
CN107483157A (zh) * 2017-09-01 2017-12-15 郑州云海信息技术有限公司 一种基于fpga的crc校验方法和系统
CN111581167A (zh) * 2020-04-26 2020-08-25 蛟龙（厦门）科技有限公司 一种应用于海洋物探的数据核心处理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382597A (zh) * 2008-09-18 2009-03-11 中国海洋石油总公司 用于地球物理勘探的高速数据传输板
CN101902608A (zh) * 2009-06-30 2010-12-01 长春理工大学 一种非标准数字视频自适应转换及显示装置
CN203643617U (zh) * 2014-01-02 2014-06-11 安徽理工大学 一种高精度多通道微震信号采集系统
CN105611295A (zh) * 2015-12-23 2016-05-25 中国航天时代电子公司 一种在soc上实现视频采集压缩传输的系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382597A (zh) * 2008-09-18 2009-03-11 中国海洋石油总公司 用于地球物理勘探的高速数据传输板
CN101902608A (zh) * 2009-06-30 2010-12-01 长春理工大学 一种非标准数字视频自适应转换及显示装置
CN203643617U (zh) * 2014-01-02 2014-06-11 安徽理工大学 一种高精度多通道微震信号采集系统
CN105611295A (zh) * 2015-12-23 2016-05-25 中国航天时代电子公司 一种在soc上实现视频采集压缩传输的系统和方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
一种高精度微震信息采集系统_郭来功;郭来功等;《仪表技术与传感器》;20131231(第11期);第65-73页 *
分布式多通道数据采集系统中的一种串行并发总线;张可立等;《核电子学与探测技术》;20100430;第30卷(第4期);第524-529页 *
地震勘探中实时数据处理系统的设计与实现;张嗣锋等;《核电子学与探测技术》;20101231;第30卷(第12期);第1545-1549页 *
地震数据采集系统中的数据传输系统设计;王东旅等;《数据采集与处理》;20110731;第26卷(第4期);第494-498页 *

Also Published As

Publication number Publication date
CN106528449A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106528449B (zh) 一种应用于海洋物探的数据核心处理系统
CN102098562B (zh) 高速图像实时无损记录存储回放装置
CN106569975A (zh) 一种基于高速串行总线的大容量数据实时存储系统
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN102427543B (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN101561511A (zh) 用于地球物理勘探的拖缆数据接口板
CN108536615A (zh) 一种乒乓缓存控制器及其设计方法
CN105744202B (zh) 一种v‑by‑one信号处理方法及装置
CN106527976B (zh) 一种基于sata接口的海洋物探数据存储处理系统
CN110941577A (zh) 基于fpga的sata接口链路层功能实现方法
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN113986192B (zh) 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法
CN104717466A (zh) 一种基于fpga的hd-sdi视频处理板
CN106371367B (zh) 一种基于sata接口的海洋物探拖缆数据控制器
CN105120235A (zh) 基于usb3.0接口的工业图像采集系统及其图像采集处理方法
CN107566704A (zh) 多输出高清高速成像记录一体摄像机
CN201577163U (zh) 一种通过1394实现高低码流音视频文件的处理装置
CN106526676B (zh) 一种适用于海洋物探拖缆的数据解析监控系统
CN108134912A (zh) 一种视频流转换方法
CN209118271U (zh) 一种多路高速高频串行数据采集装置
CN104237935B (zh) 用于地球物理勘探的通用数据记录系统架构及其构建方法
CN105629016A (zh) 示波器采样与成像系统
CN101915937A (zh) 海上拖缆地震数据记录方法及系统
CN205142402U (zh) 基于usb3．0接口的工业图像采集系统
CN101191413B (zh) 井下数字电视数据的高速传输方法及其传输系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant