CN106525233A - 消除暗电流影响的光敏检测电路 - Google Patents

Abstract

本发明涉及集成电路光敏检测领域，本发明旨在通过不感光暗元与感光亮元分别进行相同时间的检测，再将两者积分电压做差，从而消除感光二极管暗电流对检测结果的影响，提高检测精度。本发明采用的技术方案是，消除暗电流影响的光敏检测电路，由不感光暗元、感光亮元、电压跟随器、减法器四部分构成；电压跟随器用于采样不感光暗元与感光亮元的输出积分电压，并将采样电压输出至减法器；减法器用于将暗元积分电压与亮元积分电压做差，得到与暗电流无关的光敏检测输出电压。本发明主要应用于集成电路光敏检测场合。

Description

消除暗电流影响的光敏检测电路

技术领域

本发明涉及集成电路光敏检测领域，尤其涉及一种消除了暗电流影响的光敏检测电路。

背景技术

随着CMOS技术的快速发展，光敏检测技术越来越多的受到了人们的关注。光电检测技术在信息安全、环境监测、医疗电子、生命科学等领域有着广泛的应用。例如，在信息安全方面，光敏检测技术可用于检测芯片封装的完整性，当芯片受到侵入式攻击使得封装被破坏后，可见光将照射芯片，光敏检测可识别出可见光，进而检测到封装被破坏。

目前，集成电路中常用的光敏原件为反向偏置的二极管，当其受到光照后，可产生光电流，通过检测光电流大小，即可检测出光照强度。但是，反向偏置的二极管存在暗电流(反向饱和电流)，暗电流与光电流无法直接分离，故暗电流对检测结果产生了一定影响。同时，暗电流与温度有关，为温度的指数函数，故当温度较高时，暗电流较大，可能超过光电流大小，从而使得检测出现错误。因此，需要一种能够消除暗电流影响的光敏检测电路，才能确保检测的有效性与可靠性。

发明内容

为克服现有技术的不足，本发明旨在通过不感光暗元与感光亮元分别进行相同时间的检测，再将两者积分电压做差，从而消除感光二极管暗电流对检测结果的影响，提高检测精度。本发明采用的技术方案是，消除暗电流影响的光敏检测电路，由不感光暗元、感光亮元、电压跟随器、减法器四部分构成；电压跟随器用于采样不感光暗元与感光亮元的输出积分电压，并将采样电压输出至减法器；减法器用于将暗元积分电压与亮元积分电压做差，得到与暗电流无关的光敏检测输出电压。

不感光暗元由PMOS管M1、不感光二极管D1、电容C1、开关S1、二输入与门A1构成；二输入与门A1一个输入端接时钟CLK1，另一输入端接时钟CLK3，A1输出端接PMOS管M1的栅端，PMOS管M1源端接电源电压VDD，漏端与不感光二极管D1的负端相接，二极管D1的正端接地；不感光二极管D1在制造过程中，将由多层金属与绝缘层交替覆盖其上，阻挡其受到光照射；电容C1上极板A与二极管D1的负端相接，下极板接地；开关S1一端与电容C1上极板A相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连；开关S1控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开。

感光亮元由PMOS管M2、感光二极管D2、电容C2、开关S2、二输入与门A2构成，二输入与门A2一个输入端接时钟CLK2，另一输入端接时钟CLK3，A2输出端接PMOS管M2的栅端，PMOS管M2源端接电源电压VDD，漏端与感光二极管D2的负端相接，二极管D2的正端接地，感光二极管D2在制造过程中，其上无遮挡物，电容C2上极板B与二极管D2的负端相接，下极板接地，开关S2一端与电容C2上极板B相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连，开关S2控制端接CLK2，当CLK2为高电平时，开关导通，当CLK2为低电平时，开关断开。

电压跟随器由PMOS管M3、NMOS管M4、电容C3、比较器CMP1、电流源I1、缓冲器BUFF构成。PMOS管M3栅端接时钟CLK3，M3源端接电源电压VDD，漏端与电容C3下极板C相接，电容C3上极板接电源电压VDD，电容C3下极板C与比较器CMP1的正向输入端相接，比较器CMP1的负向输入端与暗元中的开关S1以及亮元中的开关S2相接，比较器CMP1的输出端接NMOS管M4的栅端，NMOS管M4漏端接电容下极板C，M4源端接电流源I1的电流输入端，电流源I1的电流输出端接地，缓冲器BUFF输入端接电容C3下极板C，输出端接减法器中的开关S3一端。

减法器由开关S3、S4、电容C4、C5、C6以及运放AMP2构成，开关S3一端接电压跟随器中的缓冲器BUFF输出端，另一端接电容C4上极板D，开关S3控制端接CLK3，当CLK3为高电平时，开关导通，当CLK3为低电平时，开关断开；电容C4下极板接地，电容C5上极板接电容C4上极板D，C5下极板接运放AMP2负向输入端，运放AMP2正向输入端接参考电压VREF，电容C6上极板接运放AMP2负向输入端，下极板接AMP2的输出端VOUT，开关S4一端接运放AMP2负向输入端，另一端接AMP2的输出端VOUT，开关S4控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开；运放AMP2的输出端VOUT即为整个光敏检测电路的检测结果输出端。

本发明的特点及有益效果是：

本发明提出的消除暗电流影响的光敏检测电路，结构简单，与标准CMOS工艺完全兼容，检测精度高，功耗小，输出电压与光电流大小线性相关，且输出具有温度稳定性。

附图说明：

图1光敏检测电路结构。

图2光敏检测波形图。

具体实施方式

本发明提出一种消除了暗电流影响的光敏检测电路，该电路分别采样不感光暗元与感光亮元相同时间内的积分电压并做差，最后输出做差后的电压。通过减去暗元的积分电压，从而消除了暗电流的影响，使得检测结果更加准确。

本发明为解决光敏二极管暗电流对光敏检测电路检测结果的影响，提出一种消除暗电流(反向饱和电流)影响的光敏检测电路。通过将感光亮元积分电压与不感光暗元积分电压做差，得到与暗电流无关的积分电压，从而消除暗电流影响。

如图1所示，为本发明提出的消除暗电流影响的光敏检测电路。该检测电路由不感光暗元、感光亮元、电压跟随器、减法器四部分构成。

不感光暗元由PMOS管M1、不感光二极管D1、电容C1、开关S1、二输入与门A1构成。二输入与门A1一个输入端接时钟CLK1，另一输入端接时钟CLK3，A1输出端接PMOS管M1的栅端，PMOS管M1源端接电源电压VDD，漏端与不感光二极管D1的负端相接。二极管D1的正端接地。不感光二极管D1在制造过程中，将由多层金属与绝缘层交替覆盖其上，阻挡其受到光照射。电容C1上极板A与二极管D1的负端相接，下极板接地。开关S1一端与电容C1上极板A相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连。开关S1控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开。

感光亮元由PMOS管M2、感光二极管D2、电容C2、开关S2、二输入与门A2构成。二输入与门A2一个输入端接时钟CLK2，另一输入端接时钟CLK3，A2输出端接PMOS管M2的栅端，PMOS管M2源端接电源电压VDD，漏端与感光二极管D2的负端相接。二极管D2的正端接地。感光二极管D2在制造过程中，其上无遮挡物，故可以受到光照射。电容C2上极板B与二极管D2的负端相接，下极板接地。开关S2一端与电容C2上极板B相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连。开关S2控制端接CLK2，当CLK2为高电平时，开关导通，当CLK2为低电平时，开关断开。

电压跟随器由PMOS管M3、NMOS管M4、电容C3、比较器CMP1、电流源I1、缓冲器BUFF构成。PMOS管M3栅端接时钟CLK3，M3源端接电源电压VDD，漏端与电容C3下极板C相接。电容C3上极板接电源电压VDD。电容C3下极板C与比较器CMP1的正向输入端相接，比较器CMP1的负向输入端与暗元中的开关S1以及亮元中的开关S2相接。比较器CMP1的输出端接NMOS管M4的栅端。NMOS管M4漏端接电容下极板C，M4源端接电流源I1的电流输入端，电流源I1的电流输出端接地。缓冲器BUFF输入端接电容C3下极板C，输出端接减法器中的开关S3一端。

减法器由开关S3、S4、电容C4、C5、C6以及运放AMP2构成。开关S3一端接电压跟随器中的缓冲器BUFF输出端，另一端接电容C4上极板D。开关S3控制端接CLK3，当CLK3为高电平时，开关导通，当CLK3为低电平时，开关断开。电容C4下极板接地。电容C5上极板接电容C4上极板D，C5下极板接运放AMP2负向输入端。运放AMP2正向输入端接参考电压VREF。电容C6上极板接运放AMP2负向输入端，下极板接AMP2的输出端VOUT。开关S4一端接运放AMP2负向输入端，另一端接AMP2的输出端VOUT。开关S4控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开。运放AMP2的输出端VOUT即为整个光敏检测电路的检测结果输出端。

不感光暗元用于提供暗电流积分电压，其输出为温度以及二极管D1面积的函数。感光亮元含有光敏二极管D2，用于检测光照强度，当其受到光照时，会产生光生电流。光敏二极管D2电流既包括光生电流，也包括暗电流。对D2电流积分得到的电压为光电流积分电压与暗电流积分电压的线性叠加。二极管D1与二极管D2面积相同，故其产生的暗电流积分电压相同。通过将同等积分时间段内的二极管D2积分电压中减去二极管D1积分电压，即可得到该积分时间段内的光电流积分电压，从而消除暗电流对检测结果的影响。

电压跟随器用于采样不感光暗元与感光亮元的输出积分电压，并使其输出时刻保持与采样得到的电压相同。即缓冲器BUFF的输出与该时段内处于检测状态的暗元或亮元的积分电压一致。减法器用于将暗元积分电压与亮元积分电压做差，得到与暗电流无关的光敏检测输出电压。

以下将结合图2光敏检测波形图，对光敏检测电路工作过程进行详细说明。T1到T6时间段，为一个完整检测周期。T1到T2时间段，为复位阶段；T2到T3时间段，为暗元检测阶段；T3到T5时间段，为亮元检测阶段；T5到T6时间段，为输出保持阶段。

复位阶段，CLK2、CLK3都处于低电平状态，CLK1处于高电平状态。PMOS管M1、M2、M3皆处于导通状态，电容C1上极板A、电容C2上极板B、电容C3下极板C被充电到电源电压VDD。开关S1、S4导通，S2、S3关断。S1导通，使得比较器CMP1负向输入端与电容C1上极板A等电位，为VDD。S3断开，使得电容C4上极板D浮空，其电位为某一不确定值VX1。S4闭合，使得运放AMP2连接形成单位增益缓冲器形式，输出VOUT将由原先某一不确定电位VX2转变为VREF。

暗元检测阶段，CLK2处于低电平状态，CLK1、CLK3处于高电平状态。PMOS管M1、M3处于关闭状态，PMOS管M2处于导通状态。开关S1、S3、S4导通，S2关断。由于M1关断，使得电容C1上极板A浮空，同时S1导通，使得比较器CMP1负向输入端电位与电容C1上极板A电位相同。在T2时刻，由于M1刚关断，电容C1上极板A电位为VDD；此后，由于反偏二极管D1暗电流对电容C1进行放电，使得上极板A电位不断下降；若温度保持稳定，则暗电流大小不变，故上极板A电位将从VDD开始线性下降。同时，T2时刻M3也刚关断，电容C3下极板C电位为VDD；此后，由于D1暗电流对电容C1进行放电，使得比较器CMP1负向输入端电位不断下降，当负向输入端电位低于正向输入端电位，即低于电容C3下极板C电位，比较器CMP1输出高电平，NMOS管M4开启，通过电流源I1对电容C3进行放电，使得电容C3下极板C电位下降。当电容C3下极板C电位下降到等于电容C1上极板A电位时，比较器CMP1输出低电平，M4关闭，停止对电容C3的放电。当电容C1上极板A电位继续下降时，比较器CMP1又输出高电平，M4开启，对电容C3放电，使其下极板C电位等于C1上极板A电位。故通过电压跟随器，使得电容C3下极板C电位跟随C1上极板A电位变化，且一直相等。由于S3导通，使得电容C3下极板C电位通过缓冲器BUFF输出至C4上极板D，使得D电位与C相同。由于S4导通，使得输出VOUT仍为VREF。T3时刻，假设电容C3下极板C电位下降到V1，则在电容C5下极板E累积的电荷量Q1可由下式表示

Q1＝C5*(V1-VREF)

亮元检测阶段，CLK1处于低电平状态，CLK2、CLK3处于高电平状态。PMOS管M2、M3处于关闭状态，PMOS管M1处于导通状态。开关S2、S3导通，S1、S4关断。由于M2关断，使得电容C2上极板B浮空，同时S2导通，使得比较器CMP1负向输入端电位与电容C2上极板B电位相同。在T3时刻，由于M2刚关断，电容C2上极板B电位为VDD；同时由于M3保持关断，电容C3下极板C电位仍为V1，故比较器CMP1输出保持低电平。此后，由于反偏二极管D2光生电流与暗电流共同对电容C2进行放电，使得C2上极板B电位不断下降；若光强保持稳定，则光生电流大小不变，故C2上极板B电位将从VDD开始线性下降。T3到T4时间段，C2上极板B电位将从VDD下降到V1，比较器CMP1负向输入端电位一直大于正向输入端，比较器输出保持低电平不变，故电容C3下极板C保持电位V1不变，C4上极板D电位V1保持不变，运放AMP2输出VOUT保持VREF不变。T4时刻，C2上极板B电位等于V1。T4时刻后，比较器CMP1负向输入端电位低于正向输入端电位，比较器CMP1输出高电平，NMOS管M4开启，通过电流源I1对电容C3进行放电，使得电容C3下极板C电位下降。当电容C3下极板C电位等于电容C2上极板B电位时，比较器CMP1输出低电平，M4关闭，停止对电容C3的放电。故T4到T5时间段，电容C3下极板C电位将跟随电容C2上极板B电位变化，且一直相等。由于S3导通，使得电容C3下极板C电位通过缓冲器BUFF输出至C4上极板D，使得D电位与C相同。T5时刻，假设电容C3下极板C电位下降到V2，则在电容C5下极板E累积的电荷量Q2可由下式表示

Q2＝C5*(V2-VREF)+C6*(VOUT-VREF)

由于S4关断，电容C5下极板E电荷守恒，T3时刻电容C5下极板E累积的电荷与T5时刻电容C5下极板E与C6上极板累积电荷总量相等，即Q1＝Q2。当电容C5＝C6时，由此可得

VOUT＝V1-V2+VREF

输出保持阶段，CLK1、CLK3都处于低电平状态，CLK2处于高电平状态。PMOS管M1、M2、M3皆处于导通状态，电容C1上极板A、电容C2上极板B、电容C3下极板C被充电到电源电压VDD。开关S2导通，S1、S3、S4关断。S3断开，使得电容C4上极板D浮空，其电位保持V2不变。S4关断，使得电容C5下极板E浮空，其上电荷总量保持不变。故运放AMP2输出VOUT保持不变，恒为(V1-V2+VREF)。在此阶段内，可读取光敏检测结果电压值。

本发明提出的光敏检测电路，通过暗元积分得到暗电流积分电压V1，亮元积分得到光电流与暗电流积分电压和V2，通过做差得到与暗电流无关的光电流积分电压(V1-V2)，从而消除了暗电流对检测结果的影响。

本发明的一个实例是，使用前，首先需依照图1所示完成光敏检测电路搭建。在使用时，按照图2所示提供时钟CLK1、CLK2、CLK3，并依据后续读出电路的实际要求，提供输出基准电位VREF。在一个完整检测周期内，CLK3的第二个低电平时期，即可读取光敏检测结果电压值。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。。

Claims (5)

1.一种消除暗电流影响的光敏检测电路，其特征是，由不感光暗元、感光亮元、电压跟随器、减法器四部分构成；电压跟随器用于采样不感光暗元与感光亮元的输出积分电压，并将采样电压输出至减法器；减法器用于将暗元积分电压与亮元积分电压做差，得到与暗电流无关的光敏检测输出电压。

2.如权利要求1所述的消除暗电流影响的光敏检测电路，其特征是，不感光暗元由PMOS管M1、不感光二极管D1、电容C1、开关S1、二输入与门A1构成；二输入与门A1一个输入端接时钟CLK1，另一输入端接时钟CLK3，A1输出端接PMOS管M1的栅端，PMOS管M1源端接电源电压VDD，漏端与不感光二极管D1的负端相接，二极管D1的正端接地；不感光二极管D1在制造过程中，将由多层金属与绝缘层交替覆盖其上，阻挡其受到光照射；电容C1上极板A与二极管D1的负端相接，下极板接地；开关S1一端与电容C1上极板A相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连；开关S1控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开。

3.如权利要求1所述的消除暗电流影响的光敏检测电路，其特征是，感光亮元由PMOS管M2、感光二极管D2、电容C2、开关S2、二输入与门A2构成，二输入与门A2一个输入端接时钟CLK2，另一输入端接时钟CLK3，A2输出端接PMOS管M2的栅端，PMOS管M2源端接电源电压VDD，漏端与感光二极管D2的负端相接，二极管D2的正端接地，感光二极管D2在制造过程中，其上无遮挡物，电容C2上极板B与二极管D2的负端相接，下极板接地，开关S2一端与电容C2上极板B相连，另一端与电压跟随器中的比较器CMP1的负向输入端相连，开关S2控制端接CLK2，当CLK2为高电平时，开关导通，当CLK2为低电平时，开关断开。

4.如权利要求1所述的消除暗电流影响的光敏检测电路，其特征是，电压跟随器由PMOS管M3、NMOS管M4、电容C3、比较器CMP1、电流源I1、缓冲器BUFF构成。PMOS管M3栅端接时钟CLK3，M3源端接电源电压VDD，漏端与电容C3下极板C相接，电容C3上极板接电源电压VDD，电容C3下极板C与比较器CMP1的正向输入端相接，比较器CMP1的负向输入端与暗元中的开关S1以及亮元中的开关S2相接，比较器CMP1的输出端接NMOS管M4的栅端，NMOS管M4漏端接电容下极板C，M4源端接电流源I1的电流输入端，电流源I1的电流输出端接地，缓冲器BUFF输入端接电容C3下极板C，输出端接减法器中的开关S3一端。

5.如权利要求1所述的消除暗电流影响的光敏检测电路，其特征是，减法器由开关S3、S4、电容C4、C5、C6以及运放AMP2构成，开关S3一端接电压跟随器中的缓冲器BUFF输出端，另一端接电容C4上极板D，开关S3控制端接CLK3，当CLK3为高电平时，开关导通，当CLK3为低电平时，开关断开；电容C4下极板接地，电容C5上极板接电容C4上极板D，C5下极板接运放AMP2负向输入端，运放AMP2正向输入端接参考电压VREF，电容C6上极板接运放AMP2负向输入端，下极板接AMP2的输出端VOUT，开关S4一端接运放AMP2负向输入端，另一端接AMP2的输出端VOUT，开关S4控制端接CLK1，当CLK1为高电平时，开关导通，当CLK1为低电平时，开关断开；运放AMP2的输出端VOUT即为整个光敏检测电路的检测结果输出端。