CN106506141A - 一种基于fpga的dcs数据加密方法 - Google Patents
一种基于fpga的dcs数据加密方法 Download PDFInfo
- Publication number
- CN106506141A CN106506141A CN201610905577.6A CN201610905577A CN106506141A CN 106506141 A CN106506141 A CN 106506141A CN 201610905577 A CN201610905577 A CN 201610905577A CN 106506141 A CN106506141 A CN 106506141A
- Authority
- CN
- China
- Prior art keywords
- data
- submodule
- fpga
- dcs
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
Abstract
本发明公开了一种基于FPGA的DCS数据加密方法，AES加解密模块包括输入输出子模块、时序控制子模块、轮运算子模块和密钥扩展子模块，密钥扩展子模块连接轮运算子模块，且轮运算子模块连接时序控制子模块和输入输出子模块，轮运算子模块包括S盒变换子模块、行位移子模块、混合列运算子模块和轮密钥加子模块。本发明的有益效果是：本发明提供了一种用于DCS系统中数据加密的方法，相比于现有的基于软件的DCS数据加密方法，该方法使用模块化的加密设计方法，利用FPGA的可编程性和易操作性，使得DCS系统的数据信息更加安全和快速，从而使DCS系统工作更加高效和灵活。
Description
技术领域
本发明涉及一种数据加密方法，具体为一种基于FPGA的DCS数据加密方法，属于网络安全应用技术领域。
背景技术
一般来说，由于DCS在建设之初很少有与外网进行信息交互的需求，所以DCS普遍在设计之初就较少考虑信息安全方面的问题，而主要关注的是功能安全，系统的稳定性和可靠性方面。随着互联网的发展，DCS与互联网的信息交互变得越来越频繁，DCS也面临更多的风险。
面对这种情况，主要采用以下这些方法来应对。
第一、采用隔离式的方式，主要是在工控以太网与管理网络之间部署隔离类产品。包括协议隔离产品，采用双机架构，两机之间不使用传统的TCP/IP协议进行通信，而是对协议进行剥离，只是将原始数据以私有协议格式进行传输。其次还有网闸(比较典型的是OPC网闸)，它的工作原理是中断两侧网络的直接相连，剥离网络协议并将其还原成原始数据，用特殊的内部协议封装后传输到对端网络。同时，网闸可通过附加检测模块对数据进行扫描，从而防止恶意代码和病毒，甚至可以设置特殊的数据属性结构实现通过限制。网闸不依赖于TCP/IP和操作系统，而由内嵌仲裁系统对OSI的七层协议进行全面分析，在异构介质上重组所有的数据，实现了“协议落地、内容检测”。因此，网闸真正实现了网络隔离，在阻断各种网络攻击的前提下，为用户提供安全的网络操作、邮件访问以及基于文件和数据库的数据交换。另外还有单向导入设备，比如采用单向光钎，从物理上保证传输的单向性。
第二、采用工控防火墙的方式，根据防护需要，通常用在各层级之间，各区域之间的访问控制，也可以部署在单一或者某一组重要的控制器前方提供保护。主要是对基于TCP/IP工业控制协议进行防护，通过链路层、网络层、传输层及应用层的过滤规则分别实现对MAC地址、IP地址、传输协议和端口、以及工控协议的控制命令和参数的访问控制。比如在传统的IT防火墙的基础上增加工控防护功能模块，对工控协议做深度检查过滤。
第三、采用白名单的方式。DCS中如工程师站、操作员站等，这些设备有认为误操作、病毒入侵的威胁，通过白名单机制，在主机上安装代理程序，限制只有可信的程序、进程才能允许运行，防止恶意程序的侵入。
目前大多数集散控制系统都是基于微处理器实现的，FPGA技术比微处理器技术相对简单，FPGA仅仅与应用功能直接相关，其应用系统的复杂性圆圆低于基于微处理器的系统应用。并且现有的DCS加密手段都是从应用层上对数据进行加密，属于典型的软件加密方式，这种方式对DCS系统处理速率会带来一定的影响同时增加延时，影响DCS的工作状态。并且一般情况软件加密方法对不同的数据包采用相同的密钥，若某一个数据包的密钥被非法获得或授权，那么传输的所有数据都将会被破解，因此，针对上述问题提出一种基于FPGA的DCS数据加密方法。
发明内容
本发明的目的就在于为了解决上述问题而提供一种基于FPGA的DCS数据加密方法。
本发明通过以下技术方案来实现上述目的，一种基于FPGA的DCS数据加密方法，AES加解密模块包括输入输出子模块、时序控制子模块、轮运算子模块和密钥扩展子模块，密钥扩展子模块连接轮运算子模块，且轮运算子模块连接时序控制子模块和输入输出子模块，轮运算子模块包括S盒变换子模块、行位移子模块、混合列运算子模块和轮密钥加子模块，采用FPGA的硬件方案实现AES加解密算法，将硬件算法封装在FPGA芯片内实现避免被外部攻击者接触或修改，FPGA将DCS系统中的下层的实时数据安全的传输到上层的管理网络中，在他们中间起到数据传输和加解密功能，轮运算子模块完成加密和解密过程中不断迭代的循环运算，输入端为DCS系统收集的明文数据、时钟信号、各轮运算中不断产生的新的子密钥；其加密过程具体步骤如下：
步骤A、将加密或解密数据进行缓存，然后以128bit进行分组，当不够128bit的时候以0填满为止；
步骤B、进行第一次密钥扩展，将步骤A分组之后的数据进行轮密钥加子模块处理，在轮密钥加子模块的S盒变换子模块下进行S盒变换；
步骤C、将步骤B中经过S盒变换后的数据判断是否为加密或者解密，
其中，当数据为加密数据时，将数据进行行移位，将行移位的数据进行混合列运算，再进行缓存；
当数据为解密数据时，将数据进行逆行移位，再进行缓存；
步骤D、进行第二步密钥扩展，将步骤C缓存的数据通过轮密钥加子模块进行加密；将轮密钥加子模块加密的数据进行缓存或者通过逆混合列运算之后再进行缓存；
步骤E、步骤D中缓存的数据判断是否为第N-1轮，当缓存的数据为第N-1轮时，则进行S盒运算；当缓存的数据不是第N-1轮时，则返回判断是否数据为加密或者解密；
步骤F、将步骤E中经过第N-1轮判断后的S盒运算的数据一部分进行行移位，一部分进行逆行移位，将行移位和逆行移位的数据进行缓存；
步骤G、进行第三步密钥扩展，将步骤F中缓存的数据通过轮密钥加子模块，得到输出处理后的数据。
优选的，步骤A至步骤G加密过程中包括一个初始轮的初始密钥加法，接着进行十次轮变换。
优选的，每个轮变换由四层组成：第一层S盒变换模块，进行字节代换，并且第一层为非线性层。
优选的，第二层和第三层是行移和列混合变换，并且第二层和第三层为线性层，将4*4状态矩阵按行移位，按列混合。
优选的，步骤A中将128bit的分组数据转换为字节存储在4*4矩阵中，然后进行查找表操作，进行字节代换。
优选的，第四层轮密钥加层是将轮密钥的每个字节和状态矩阵中相对应的字节进行异或运算。
优选的，在加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率。
本发明的有益效果是：本发明提供了一种用于DCS系统中数据加密的方法，相比于现有的基于软件的DCS数据加密方法，该方法使用模块化的加密设计方法，利用FPGA的可编程性和易操作性，使得DCS系统的数据信息更加安全和快速，从而使DCS系统工作更加高效和灵活，使用AES加解密算法，将硬件算法封装在FPGA芯片内实现避免被外部攻击者接触或修改，FPGA的作用是将DCS系统中的下层的实时数据安全的传输到上层的管理网络中，在他们中间起到数据传输和加解密功能，加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率，可以使加解密模块工作在不同的时钟频率下，从而可以根据不同的数据采集速度来简单的改变加密速率。
附图说明
图1为本发明的整体结构模块图；
图2为本发明的AES加解密模块加密流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种基于FPGA的DCS数据加密方法，AES加解密模块包括输入输出子模块、时序控制子模块、轮运算子模块和密钥扩展子模块，密钥扩展子模块连接轮运算子模块，且轮运算子模块连接时序控制子模块和输入输出子模块，轮运算子模块包括S盒变换子模块、行位移子模块、混合列运算子模块和轮密钥加子模块，采用FPGA的硬件方案实现AES加解密算法，将硬件算法封装在FPGA芯片内实现避免被外部攻击者接触或修改，FPGA将DCS系统中的下层的实时数据安全的传输到上层的管理网络中，在他们中间起到数据传输和加解密功能，轮运算子模块完成加密和解密过程中不断迭代的循环运算，输入端为DCS系统收集的明文数据、时钟信号、各轮运算中不断产生的新的子密钥；
实施例一：
其加密过程具体步骤如下：
步骤A、将加密或解密数据进行缓存，然后以128bit进行分组，当不够128bit的时候以0填满为止；
步骤B、进行第一次密钥扩展，将步骤A分组之后的数据进行轮密钥加子模块处理，在轮密钥加子模块的S盒变换子模块下进行S盒变换；
步骤C、将步骤B中经过S盒变换后的数据判断是否为加密或者解密，
数据为加密数据，将数据进行行移位，将行移位的数据进行混合列运算，再进行缓存；
步骤D、进行第二步密钥扩展，将步骤C缓存的数据通过轮密钥加子模块进行加密；将轮密钥加子模块加密的数据进行缓存；
步骤E、步骤D中缓存的数据判断是否为第N-1轮，当缓存的数据为第N-1轮时，则进行S盒运算；当缓存的数据不是第N-1轮时，则返回判断是否数据为加密或者解密；
步骤F、将步骤E中经过第N-1轮判断后的S盒运算的数据一部分进行行移位，一部分进行逆行移位，将行移位和逆行移位的数据进行缓存；
步骤G、进行第三步密钥扩展，将步骤F中缓存的数据通过轮密钥加子模块，得到输出处理后的数据。
其中，步骤A至步骤G加密过程中包括一个初始轮的初始密钥加法，接着进行十次轮变换；每个轮变换由四层组成：第一层S盒变换模块，进行字节代换，并且第一层为非线性层；第二层和第三层是行移和列混合变换，并且第二层和第三层为线性层，将4*4状态矩阵按行移位，按列混合；第四层轮密钥加层是将轮密钥的每个字节和状态矩阵中相对应的字节进行异或运算。
其中，步骤A中将128bit的分组数据转换为字节存储在4*4矩阵中，然后进行查找表操作，进行字节代换，在加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率。
实施例二：
其加密过程具体步骤如下：
步骤A、将加密或解密数据进行缓存，然后以128bit进行分组，当不够128bit的时候以0填满为止；
步骤B、进行第一次密钥扩展，将步骤A分组之后的数据进行轮密钥加子模块处理，在轮密钥加子模块的S盒变换子模块下进行S盒变换；
步骤C、将步骤B中经过S盒变换后的数据判断是否为加密或者解密，
其中，数据为解密数据，将数据进行逆行移位，再进行缓存，
步骤D、进行第二步密钥扩展，将步骤C缓存的数据通过轮密钥加子模块进行加密；将轮密钥加子模块加密的数据通过逆混合列运算之后再进行缓存；
步骤E、步骤D中缓存的数据判断是否为第N-1轮，当缓存的数据为第N-1轮时，则进行S盒运算；当缓存的数据不是第N-1轮时，则返回判断是否数据为加密或者解密；
步骤F、将步骤E中经过第N-1轮判断后的S盒运算的数据一部分进行行移位，一部分进行逆行移位，将行移位和逆行移位的数据进行缓存；
步骤G、进行第三步密钥扩展，将步骤F中缓存的数据通过轮密钥加子模块，得到输出处理后的数据。
其中，步骤A至步骤G加密过程中包括一个初始轮的初始密钥加法，接着进行十次轮变换；每个轮变换由四层组成：第一层S盒变换模块，进行字节代换，并且第一层为非线性层；第二层和第三层是行移和列混合变换，并且第二层和第三层为线性层，将4*4状态矩阵按行移位，按列混合；第四层轮密钥加层是将轮密钥的每个字节和状态矩阵中相对应的字节进行异或运算。
其中，步骤A中将128bit的分组数据转换为字节存储在4*4矩阵中，然后进行查找表操作，进行字节代换，在加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率。
相比于现有的基于软件的DCS数据加密方法，本发明使用模块化的加密设计方法，利用FPGA的可编程性和易操作性，使得DCS系统的数据信息更加安全和快速，从而使DCS系统工作更加高效和灵活，使用AES加解密算法，将硬件算法封装在FPGA芯片内实现避免被外部攻击者接触或修改，FPGA的作用是将DCS系统中的下层的实时数据安全的传输到上层的管理网络中，在他们中间起到数据传输和加解密功能，加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率，可以使加解密模块工作在不同的时钟频率下，从而可以根据不同的数据采集速度来简单的改变加密速率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.一种基于FPGA的DCS数据加密方法，AES加解密模块包括输入输出子模块、时序控制子模块、轮运算子模块和密钥扩展子模块，其特征在于：密钥扩展子模块连接轮运算子模块，且轮运算子模块连接时序控制子模块和输入输出子模块，轮运算子模块包括S盒变换子模块、行位移子模块、混合列运算子模块和轮密钥加子模块，采用FPGA的硬件方案实现AES加解密算法，将硬件算法封装在FPGA芯片内实现避免被外部攻击者接触或修改，FPGA将DCS系统中的下层的实时数据安全的传输到上层的管理网络中，在他们中间起到数据传输和加解密功能，轮运算子模块完成加密和解密过程中不断迭代的循环运算，输入端为DCS系统收集的明文数据、时钟信号、各轮运算中不断产生的新的子密钥；其加密过程具体步骤如下：
步骤A、将加密或解密数据进行缓存，然后以128bit进行分组，当不够128bit的时候以0填满为止；
步骤B、进行第一次密钥扩展，将步骤A分组之后的数据进行轮密钥加子模块处理，在轮密钥加子模块的S盒变换子模块下进行S盒变换；
步骤C、将步骤B中经过S盒变换后的数据判断是否为加密或者解密，
其中，当数据为加密数据时，将数据进行行移位，将行移位的数据进行混合列运算，再进行缓存；
当数据为解密数据时，将数据进行逆行移位，再进行缓存；
步骤D、进行第二步密钥扩展，将步骤C缓存的数据通过轮密钥加子模块进行加密；将轮密钥加子模块加密的数据进行缓存或者通过逆混合列运算之后再进行缓存；
步骤E、步骤D中缓存的数据判断是否为第N-1轮，当缓存的数据为第N-1轮时，则进行S盒运算；当缓存的数据不是第N-1轮时，则返回判断是否数据为加密或者解密；
步骤F、将步骤E中经过第N-1轮判断后的S盒运算的数据一部分进行行移位，一部分进行逆行移位，将行移位和逆行移位的数据进行缓存；
步骤G、进行第三步密钥扩展，将步骤F中缓存的数据通过轮密钥加子模块，得到输出处理后的数据。
2.根据权利要求1所述的一种基于FPGA的DCS数据加密方法，其特征在于：步骤A至步骤G加密过程中包括一个初始轮的初始密钥加法，接着进行十次轮变换。
3.根据权利要求1或2所述的一种基于FPGA的DCS数据加密方法，其特征在于：每个轮变换由四层组成：第一层S盒变换模块，进行字节代换，并且第一层为非线性层。
4.根据权利要求2所述的一种基于FPGA的DCS数据加密方法，其特征在于：第二层和第三层是行移和列混合变换，并且第二层和第三层为线性层，将4*4状态矩阵按行移位，按列混合。
5.根据权利要求1所述的一种基于FPGA的DCS数据加密方法，其特征在于：步骤A中将128bit的分组数据转换为字节存储在4*4矩阵中，然后进行查找表操作，进行字节代换。
6.根据权利要求1所述的一种基于FPGA的DCS数据加密方法，其特征在于：第四层轮密钥加层是将轮密钥的每个字节和状态矩阵中相对应的字节进行异或运算。
7.根据权利要求1所述的一种基于FPGA的DCS数据加密方法，其特征在于：在加密和解密过程，通过流水线技术和使用FPGA的内核资源提高FPGA的时钟频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905577.6A CN106506141A (zh) | 2016-10-17 | 2016-10-17 | 一种基于fpga的dcs数据加密方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905577.6A CN106506141A (zh) | 2016-10-17 | 2016-10-17 | 一种基于fpga的dcs数据加密方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106506141A true CN106506141A (zh) | 2017-03-15 |
Family
ID=58293760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610905577.6A Pending CN106506141A (zh) | 2016-10-17 | 2016-10-17 | 一种基于fpga的dcs数据加密方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106506141A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107086910A (zh) * | 2017-03-24 | 2017-08-22 | 中国科学院计算技术研究所 | 一种针对神经网络处理的权重加解密方法和系统 |
| CN107437990A (zh) * | 2017-09-14 | 2017-12-05 | 山东浪潮通软信息科技有限公司 | 加密方法、解密方法、加密装置和解密装置 |
| CN107566113A (zh) * | 2017-09-29 | 2018-01-09 | 郑州云海信息技术有限公司 | 3des对称加解密方法、系统及计算机可读存储介质 |
| CN108733134A (zh) * | 2017-04-21 | 2018-11-02 | 涂骏飞 | 芯片 |
| CN114301618A (zh) * | 2021-11-11 | 2022-04-08 | 北京蜂云科创信息技术有限公司 | 一种基于区块链的商用车联网数据加密传输方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030198345A1 (en) * | 2002-04-15 | 2003-10-23 | Van Buer Darrel J. | Method and apparatus for high speed implementation of data encryption and decryption utilizing, e.g. Rijndael or its subset AES, or other encryption/decryption algorithms having similar key expansion data flow |
| CN103607273A (zh) * | 2013-07-18 | 2014-02-26 | 焦点科技股份有限公司 | 一种基于时间期限控制的数据文件加解密方法 |
-
2016
- 2016-10-17 CN CN201610905577.6A patent/CN106506141A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030198345A1 (en) * | 2002-04-15 | 2003-10-23 | Van Buer Darrel J. | Method and apparatus for high speed implementation of data encryption and decryption utilizing, e.g. Rijndael or its subset AES, or other encryption/decryption algorithms having similar key expansion data flow |
| CN103607273A (zh) * | 2013-07-18 | 2014-02-26 | 焦点科技股份有限公司 | 一种基于时间期限控制的数据文件加解密方法 |
Non-Patent Citations (1)
| Title |
|---|
| 朱殷晨，陈适: ""基于DCS系统的AES算法应用与研究"", 《中国科技论文在线》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107086910A (zh) * | 2017-03-24 | 2017-08-22 | 中国科学院计算技术研究所 | 一种针对神经网络处理的权重加解密方法和系统 |
| US11521048B2 (en) | 2017-03-24 | 2022-12-06 | Institute Of Computing Technology, Chinese Academy Of Sciences | Weight management method and system for neural network processing, and neural network processor |
| CN108733134A (zh) * | 2017-04-21 | 2018-11-02 | 涂骏飞 | 芯片 |
| CN107437990A (zh) * | 2017-09-14 | 2017-12-05 | 山东浪潮通软信息科技有限公司 | 加密方法、解密方法、加密装置和解密装置 |
| CN107566113A (zh) * | 2017-09-29 | 2018-01-09 | 郑州云海信息技术有限公司 | 3des对称加解密方法、系统及计算机可读存储介质 |
| CN114301618A (zh) * | 2021-11-11 | 2022-04-08 | 北京蜂云科创信息技术有限公司 | 一种基于区块链的商用车联网数据加密传输方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hasan et al. | Lightweight cryptographic algorithms for guessing attack protection in complex internet of things applications | |
| CN106506141A (zh) | 一种基于fpga的dcs数据加密方法 | |
| EP2357763B1 (en) | Methods apparatuses for crossing virtual firewall to transmit and receive data | |
| Rizk et al. | Two-phase hybrid cryptography algorithm for wireless sensor networks | |
| CN102549998B (zh) | 密码引擎的聚集 | |
| CN101834840B (zh) | 具有业务可视性的用于端到端网络安全性的高效密钥推导系统、方法及设备 | |
| CN105592107B (zh) | 一种基于fpga的工业过程数据安全采集装置及方法 | |
| CN105827665A (zh) | 一种sdn网络控制器与交换机之间的流表消息敏感数据加密方法 | |
| CN1938980A (zh) | 用于密码加密处理数据的方法和设备 | |
| CN102882789A (zh) | 一种数据报文处理方法、系统及设备 | |
| Sajeesh et al. | An authenticated encryption based security framework for NoC architectures | |
| CN105357218A (zh) | 一种具备硬件加解密功能的路由器及其加解密方法 | |
| CN102932377A (zh) | 一种ip报文过滤方法及装置 | |
| Lu et al. | Ipsec implementation on xilinx virtex-ii pro fpga and its application | |
| CN107040536A (zh) | 数据加密方法、装置和系统 | |
| CN101222512A (zh) | 加解密卡及加密方法和解密方法 | |
| CN110011786B (zh) | 一种高安全的ip保密通信方法 | |
| CN102065021B (zh) | 基于NetFPGA的IPSecVPN实现系统及方法 | |
| Jingran et al. | Research and implementation of secure industrial communication protocols | |
| CN101179470A (zh) | 一种基于双协议vpn的实现方法 | |
| Rajput et al. | VLSI implementation of lightweight cryptography technique for FPGA-IOT application | |
| Li et al. | Mimic encryption system for network security | |
| CN106385423A (zh) | 一种数据加密传输方法及系统 | |
| CN101325486B (zh) | 域许可密钥的转移方法及设备 | |
| Kumar et al. | Cyber security threats in synchrophasor system in WAMS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170315 |