CN106502924B - 一种内存优化方法及系统 - Google Patents

一种内存优化方法及系统 Download PDF

Info

Publication number
CN106502924B
CN106502924B CN201610955230.2A CN201610955230A CN106502924B CN 106502924 B CN106502924 B CN 106502924B CN 201610955230 A CN201610955230 A CN 201610955230A CN 106502924 B CN106502924 B CN 106502924B
Authority
CN
China
Prior art keywords
address space
user
page
register
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610955230.2A
Other languages
English (en)
Other versions
CN106502924A (zh
Inventor
李小庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Skyworth Digital Technology Co Ltd
Original Assignee
Shenzhen Skyworth Digital Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Skyworth Digital Technology Co Ltd filed Critical Shenzhen Skyworth Digital Technology Co Ltd
Priority to CN201610955230.2A priority Critical patent/CN106502924B/zh
Publication of CN106502924A publication Critical patent/CN106502924A/zh
Priority to PCT/CN2017/107852 priority patent/WO2018077219A1/zh
Application granted granted Critical
Publication of CN106502924B publication Critical patent/CN106502924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种内存优化方法及系统，所述方法应用于具有内存管理单元MMU的终端设备，所述MMU设置有第一寄存器和第二寄存器，将线性地址空间划分为系统地址空间及用户地址空间，将系统地址空间的第一页目录写入第一寄存器；当启动第一用户进程时，将所述第一用户进程的用户地址空间的第二页目录写入第二寄存器；根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，将页表项分别存储于高速缓存器TLB。本发明通过在MMU上增设用于存储系统地址空间第一页目录的第二寄存器；系统启动之后，每个用户进程仅分配用户地址空间的第二页目录，根据第一页目录和第二页目录生成页表项，减少了系统内页目录所占用的内存，提供内存利用率。

Description

一种内存优化方法及系统
技术领域
本发明涉及智能终端技术领域，特别涉及一种内存优化方法及系统。
背景技术
目前很多终端使用虚拟内存技术实现小物理内存运行大程序。该技术主要利用MMU(Memory Management Unit，内存管理单元)将线性地址映射到物理内存地址，线性地址对应程序代码空间，程序代码实际存储在物理存储器中。
请参见图1，内存管理单元(MMU)用于把线性地址转换成物理地址的具体过程为：将线性地址划分为三个部分以便完成线性地址至物理地址转换。PDBR为用于存储页目录的基寄存器。页目录的基寄存器为包含有页目录的内存页的基址以及线性地址最高顺位或最高位的线性地址的“目录指针”部分的上限系，利用PDBR的页目录基址和线性地址的“目录指针”部分的上限在页目录内选择页目录条目。然后，根据页目录条目选择其对应的分页表，所述分页表包含有多个分页表条目。最后，根据分页表条目的页帧以及线性地址的偏移量获取所述线性地址对应的物理地址。
MMU将线性地址转换为物理地址时，将页目录保证在大小为4kb的页，并且系统中的每个进程需要一个页目录。而系统的进程数量一般较大，那么所有进程的页目录会占用较多的内存，造成内存的浪费。同时，当系统进行进程切换时，CPU是通过切换PDBR寄存器中的页目录来执行进程切换的，而修改PDBR的内容会造成高速缓存失效，影响系统性能。另外，在切换PDBR寄存器中的页目录之后，系统软件需要选择性的清空TLB高速缓存中的无效内容，而保持有效内容不变，而不同进程重复包含系统地址空间会造成系统地址空间同步的问题。
因而现有技术还有待改进和提高。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种内存优化方法及系统，以解决现有现有内存优化方法中页目录会占用较多的内存，造成内存的浪费的问题。
为了解决上述技术问题，本发明所采用的技术方案如下：
一种内存优化方法，应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，其包括：
当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器；
当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器；
根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
所述内存优化方法，其中，所述第一寄存器用于存储系统地址空间的页目录，所述二寄存器用于存储用户地址空间的页目录。
所述内存优化方法，其中，所述将线性地址空间划分为系统地址空间以及用户地址空间具体为:
将4G线性地址空间均分为系统地址空间和用户地址空间，其中，0-2G为用户地址空间，3-4G为系统地址空间。
所述内存优化方法，其中，所述根据第一页目录和第二页目录获取所述进程的页表项，并将所述页表项存储于高速缓存器之后还包括：
当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的页表项缓存；
将第二寄存器内第一用户进程的第二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存；
将所述用户地址空间的页表项缓存于TLB内。
所述内存优化方法，其中，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口；
所述清空所述TLB内第一用户进程的用户地址空间的页表项缓存具体为：
通过第一接口清空所述TLB内第一用户进程的用户地址空间的页表项缓存。
一种内存优化系统，应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，其包括：
划分模块，用于当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器；
写入模块，用于当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器；
存储模块，用于根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
所述内存优化系统，其中，所述第一寄存器用于存储系统地址空间的页目录，所述二寄存器用于存储用户地址空间的页目录。
所述内存优化系统，其中，所述将线性地址空间划分为系统地址空间以及用户地址空间具体为:
将4G线性地址空间均分为系统地址空间和用户地址空间，其中，0-2G为用户地址空间，3-4G为系统地址空间。
所述内存优化系统，其还包括：
清空模块，用于当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的页表项缓存；
修改模块，用于将第二寄存器内第一用户进程的第二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存；
缓存模块，用于将所述用户地址空间的页表项缓存于TLB内。
所述内存优化系统，其中，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口；
所述清空所述TLB内第一用户进程的用户地址空间的页表项缓存具体为：
通过第一接口清空所述TLB内第一用户进程的用户地址空间的页表项缓存。
有益效果：与现有技术相比，本发明提供了一种内存优化方法及系统，所述方法应用于具有内存管理单元MMU的终端设备，所述MMU设置有第一寄存器和第二寄存器，将线性地址空间划分为系统地址空间及用户地址空间，将系统地址空间的第一页目录写入第一寄存器；当启动第一用户进程时，将所述第一用户进程的用户地址空间的第二页目录写入第二寄存器；根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，将页表项分别存储于高速缓存器TLB。本发明通过在MMU上增设用于存储系统地址空间第一页目录的第二寄存器；系统启动之后，每个用户进程仅分配用户地址空间的第二页目录，根据第一页目录和第二页目录生成页表项，减少了系统内页目录所占用的内存，提供内存利用率。
附图说明
图1为现有MMU的工作原理图。
图2为本发明提供的内存优化方法较佳实施的流程图。
图3为本发明提供的内存优化方法中MMU的工作原理图。
图4为本发明提供的内存优化系统的结构原理图。
具体实施方式
本发明提供一种内存优化方法及系统，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身并没有特定的意义。因此，模块”、“部件”或“单元”可以混合地使用。
终端设备可以以各种形式来实施。例如，本发明中描述的终端可以包括诸如移动电话、智能电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、导航装置等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。然而，本领域技术人员将理解的是，除了特别用于移动目的的元件之外，根据本发明的实施方式的构造也能够应用于固定类型的终端。
本发明应用于应用于具有内存管理单元MMU的终端设备，并且所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，所述终端设备将线性地址空间划分为用户地址空间和系统地址空间；系统中仅有一个地址空间，每个进程配置一个地址空间，在将线性地址映射为物理地址时，可以用户地址空间和唯一的系统地址空间确定所述进程的物理地址，这样避免了对多个系统地址空间的页目录的存储而造成的内存浪费问题，同时也避免了多个系统地址空间之间的同步问题。所述MMU的高速缓存器TLB相应的设置清空用户地址空间的高速缓存的第一接口、清空系统地址空间的高速缓存的第二接口以及空页缓存的第三接口；在进程切换的时候，仅需要清空用户地址孔的缓存，提供了进程切换的速度。
下面结合附图，通过对实施例的描述，对发明内容作进一步说明。
请参照图2和图3，图2为本发明提供的内存优化方法的较佳实施例的流程图，图3为本发明提供的内存优化方法中MMU的工作原理图。所述方法应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，其包括：
S100、当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器。
具体地，所述线性地址空间划分为系统地址空间以及用户地址空间指的进行划分，固定用户地址空间的位置以及系统地址空间的位置。所述将所述线性地址空间进行划分为用户地址空间和系统地址空间；相应地，将一个进程的线性地址空间的页目录表分为2个页目录表，分别为用户地址空间页目录表和系统地址空间页目录表。并且将所述进程的系统页目录设置为同一个，即系统中仅存储一个系统空间页目录表。
在本实施例中，所述将4G的线性地址空间均分，其中，0-2G用户地址空间，3-4G系统地址空间。这样，系统中仅需要维护一个系统地址空间的页目录表和n个用户地址空间的n个页目录表。由于系统为每个进程分配4kb的页目录，其中，2kb用于用户地址空间，2kb用于系统地址空间。当将系统进程的页目录划分为用户地址空间页目录和系统地址空间页目录后，每个进程包含一个2kb的用户地址空间页目录和一个2kb系统地址空间页目录，而系统地址空间页目录为唯一的，那么每个进程仅包含一个2kb的用户地址空间页目录。因此，在一个有n个进程的系统中，操作系统需要使用2kb+2kb*n的内存来保存页目录，比现有技术方案节约了2kb+2kb*n大小的内存。相对于现有的内存优化方法中操作系统需要使用4kb*n的内存来保存页目录而言，节约了2kb*(n-1)大小的内存，从而避免了内存的浪费。
所述将所述系统地址空间的第一页目录写入第一寄存器指的是在系统启动时经系统地址空间的第一页目录写入第一寄存器SPDBR中，在系统运行过程中，所述SPDBR内的第一页目录是不会被修改的。也就是说，所述SPDBR仅用于存储系统地址的第一页目录，并且系统中仅具有唯一的第一页目录。
S200、当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器。
具体地，所述启动第一用户进程指的是系统启动第一用户进程，在启动所述第一用户进程之前，系统中没有用户进程运行。也就是说，用于存储用户地址空间的第二页目录的第二寄存器UPDBR为存储页目录。
当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器，所述第一用户进程并不需要将其系统地址空间的页目录写入第一寄存器，而是直接将第一寄存器内存储的系统地址空间的第一页目录作为其自身的系统地址空间的页目录。
S300、根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
具体地，所述根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项指的是MMU根据第一页目录和第二页目录确定所述进程的页表项，并将所述页表项存储与高速缓存器TLB中，以供所述进程使用。
在本实施例中，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口。这样可以对其存储的系统地址空间的高速缓存、用户地址空间的高速缓存以及页表项缓存进行分别清空。在实际用中，可以仅清空用户地址空间的高速缓存，而保留系统地址空间的高速缓存，这里可以避免了系统地址空间在多个进程间同步问题，而且只清楚进程用户地址空间的TLB高速缓存，系统地址空间的TLB高速缓存没有被清除，从而提升了进程切换的效率。
在发明的另一个实施中，在根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项存储于高速缓存器TLB之后还可以包括：
S400、当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的高速缓存；
S500、将第二寄存器内第一用户进程的第二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存，并将所述用户地址空间的页表项缓存于TLB内。
具体地，当系统切换用户进程时，进程在用户空间运行时，使用的是UPDBR指向的页表；在系统空间运行时，使用的是SPDBR指向的页表，一个进程对系统空间的修改，都会通过SPDBR一致性地呈现给其他进程，执行进程切换，只需修改UPDBR寄存器即可，进而提供了进程切换的效率。
本发明通过将线性空间划分为系统地址空间和用户地址空间，并在MMU上设置用于存储系统地址空间的第一寄存器SPDBR以及用户存储用户地址空间的第二寄存器UPDBR；在系统启动时，将系统地址空间的第一页目录存储与SPDBR，在系统启动第一用户进程时，仅需要将所述第一用户进程的用户地址空间的第二页目录写入UPDBR。用户进程在用户态运行时，使用的是UPDBR指向的页表；在系统态运行时，使用的是SPDBR指向的页表。当需要对系统空间的修改，通过SPDBR一致性地呈现给其他进程，解决了系统空间地址的同步行问题。
本发明还提供了一种内存优化系统，如图4所示，所述系统应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，其包括：
划分模块100，用于当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器；
写入模块200，用于当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器；
存储模块300，用于根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
所述内存优化系统，其中，所述第一寄存器用于存储系统地址空间的页目录，所述二寄存器用于存储用户地址空间的页目录。
所述内存优化系统，其中，所述将线性地址空间划分为系统地址空间以及用户地址空间具体为:
将4G线性地址空间均分为系统地址空间和用户地址空间，其中，0-2G为用户地址空间，3-4G为系统地址空间。
所述内存优化系统，其还包括：
清空模块，用于当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的页表项缓存；
修改模块，用于将第二寄存器内第一用户进程的第二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存；
缓存模块，用于将所述用户地址空间的页表项缓存于TLB内。
所述内存优化系统，其中，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口；
所述清空所述TLB内第一用户进程的用户地址空间的页表项缓存具体为：
通过第一接口清空所述TLB内第一用户进程的用户地址空间的页表项缓存。
上述内存优化方法的各个模块在上述方法中已经详细说明，在这里就不再一一陈述。
在本发明所提供的实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种内存优化方法，其特征在于，应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，其包括：
当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器；
当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器；
根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
2.根据权利要求1所述内存优化方法，其特征在于，所述第一寄存器用于存储系统地址空间的页目录，所述二寄存器用于存储用户地址空间的页目录。
3.根据权利要求1所述内存优化方法，其特征在于，所述将线性地址空间划分为系统地址空间以及用户地址空间具体为:
将4G线性地址空间均分为系统地址空间和用户地址空间，其中，0-2G为用户地址空间，3-4G为系统地址空间。
4.根据权利要求1所述内存优化方法，其特征在于，所述根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB之后还包括：
当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的页表项缓存；
将第二寄存器内第二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存；
将所述用户地址空间的页表项缓存于TLB内。
5.根据权利要求4所述内存优化方法，其特征在于，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口；
所述清空所述TLB内第一用户进程的用户地址空间的页表项缓存具体为：
通过第一接口清空所述TLB内第一用户进程的用户地址空间的页表项缓存。
6.一种内存优化系统，其特征在于，应用于具有内存管理单元MMU的终端设备，所述MMU设置有两个寄存器，分别为第一寄存器和第二寄存器，所述系统包括：
划分模块，用于当系统启动时，将线性地址空间划分为系统地址空间以及用户地址空间，并将所述系统地址空间的第一页目录写入第一寄存器；
写入模块，用于当启动第一用户进程时，将所述第一用户进程对应的用户地址空间的第二页目录写入第二寄存器；
存储模块，用于根据第一页目录和第二页目录分别获取系统空间的页表项及第一用户进程的页表项，并将所述页表项分别存储于高速缓存器TLB。
7.根据权利要求6所述内存优化系统，其特征在于，所述第一寄存器用于存储系统地址空间的页目录，所述二寄存器用于存储用户地址空间的页目录。
8.根据权利要求6所述内存优化系统，其特征在于，所述将线性地址空间划分为系统地址空间以及用户地址空间具体为:
将4G线性地址空间均分为系统地址空间和用户地址空间，其中，0-2G为用户地址空间，3-4G为系统地址空间。
9.根据权利要求6所述内存优化系统，其特征在于，其还包括：
清空模块，用于当将第一用户进程切换为第二用户进程时，清空所述TLB内第一用户进程的用户地址空间的页表项缓存；
修改模块，用于将第二寄存器内二页目录修改为第二用户进程的第三页目录，并根据所述第三页目录获取第二用户进程的用户地址空间的页表项缓存；
缓存模块，用于将所述用户地址空间的页表项缓存于TLB内。
10.根据权利要求9所述内存优化系统，其特征在于，所述TLB设置有用于清空用户地址空间的高速缓存的第一接口、用于清空系统地址空间的高速缓存的第二接口和用于清空页表项缓存的第三接口；
所述清空所述TLB内第一用户进程的用户地址空间的页表项缓存具体为：
通过第一接口清空所述TLB内第一用户进程的用户地址空间的页表项缓存。
CN201610955230.2A 2016-10-27 2016-10-27 一种内存优化方法及系统 Expired - Fee Related CN106502924B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610955230.2A CN106502924B (zh) 2016-10-27 2016-10-27 一种内存优化方法及系统
PCT/CN2017/107852 WO2018077219A1 (zh) 2016-10-27 2017-10-26 内存管理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610955230.2A CN106502924B (zh) 2016-10-27 2016-10-27 一种内存优化方法及系统

Publications (2)

Publication Number Publication Date
CN106502924A CN106502924A (zh) 2017-03-15
CN106502924B true CN106502924B (zh) 2020-02-07

Family

ID=58322360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610955230.2A Expired - Fee Related CN106502924B (zh) 2016-10-27 2016-10-27 一种内存优化方法及系统

Country Status (2)

Country Link
CN (1) CN106502924B (zh)
WO (1) WO2018077219A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502924B (zh) * 2016-10-27 2020-02-07 深圳创维数字技术有限公司 一种内存优化方法及系统
CN109766286A (zh) * 2018-11-26 2019-05-17 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种内存访问方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828557A (zh) * 2006-04-07 2006-09-06 浙江大学 嵌入式操作系统中进程映射实现方法
CN102306108A (zh) * 2011-08-01 2012-01-04 西安交通大学 Arm 虚拟机中基于mmu 的外设访问控制的实现方法
WO2013090594A2 (en) * 2011-12-14 2013-06-20 Advanced Micro Devices, Inc. Infrastructure support for gpu memory paging without operating system integration
WO2015161506A1 (zh) * 2014-04-25 2015-10-29 华为技术有限公司 一种寻址方法及装置
CN105488388A (zh) * 2015-12-22 2016-04-13 中软信息系统工程有限公司 一种基于cpu时空隔离机制实现应用软件行为监控系统的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100541454C (zh) * 2007-12-14 2009-09-16 东软集团股份有限公司 一种数据缓存方法及系统
US8352705B2 (en) * 2008-01-15 2013-01-08 Vmware, Inc. Large-page optimization in virtual memory paging systems
US8799592B2 (en) * 2011-04-20 2014-08-05 International Business Machines Corporation Direct memory access-like data transfer between guest operating systems
CN102662869B (zh) * 2012-04-01 2015-08-26 龙芯中科技术有限公司 虚拟机中的内存访问方法和装置及查找器
US9330017B2 (en) * 2012-11-02 2016-05-03 International Business Machines Corporation Suppressing virtual address translation utilizing bits and instruction tagging
CN103164348B (zh) * 2013-02-28 2016-06-08 浙江大学 一种多系统下对实时操作系统所占用内存的保护方法
CN105988875B (zh) * 2015-03-04 2020-08-14 华为技术有限公司 一种运行进程的方法及装置
CN106502924B (zh) * 2016-10-27 2020-02-07 深圳创维数字技术有限公司 一种内存优化方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828557A (zh) * 2006-04-07 2006-09-06 浙江大学 嵌入式操作系统中进程映射实现方法
CN102306108A (zh) * 2011-08-01 2012-01-04 西安交通大学 Arm 虚拟机中基于mmu 的外设访问控制的实现方法
WO2013090594A2 (en) * 2011-12-14 2013-06-20 Advanced Micro Devices, Inc. Infrastructure support for gpu memory paging without operating system integration
WO2015161506A1 (zh) * 2014-04-25 2015-10-29 华为技术有限公司 一种寻址方法及装置
CN105488388A (zh) * 2015-12-22 2016-04-13 中软信息系统工程有限公司 一种基于cpu时空隔离机制实现应用软件行为监控系统的方法

Also Published As

Publication number Publication date
CN106502924A (zh) 2017-03-15
WO2018077219A1 (zh) 2018-05-03

Similar Documents

Publication Publication Date Title
US20170177497A1 (en) Compressed caching of a logical-to-physical address table for nand-type flash memory
US9569349B2 (en) Method and apparatus for reallocating memory content
US11256445B2 (en) Virtual disk file format conversion method and apparatus
US9858198B2 (en) 64KB page system that supports 4KB page operations
US9588902B2 (en) Flexible page sizes for virtual memory
CN104346294A (zh) 基于多级缓存的数据读/写方法、装置和计算机系统
WO2021061465A1 (en) Address translation methods and systems
US20240086323A1 (en) Storage management apparatus, storage management method, processor, and computer system
US8898429B2 (en) Application processor and a computing system having the same
WO2006063270A1 (en) Utilizing paging to support dynamic code updates
WO2019012254A1 (en) MEMORY NODE CONTROLLER
WO2021218502A1 (zh) 一种页交换的方法、存储系统和电子设备
CN106502924B (zh) 一种内存优化方法及系统
CN117707998A (zh) 用于分配缓存资源的方法、系统和存储介质
CN115481054A (zh) 数据处理方法、装置及系统、系统级soc芯片及计算机设备
CN115543532A (zh) 缺页异常的处理方法、装置、电子设备以及存储介质
CN112465689A (zh) 基于可见显存交换区的gpu不可见显存管理方法及系统
WO2005078590A2 (en) Address conversion technique in a context switching environment
CN201259670Y (zh) 一种文本信息处理装置和设备
CN109727183B (zh) 一种图形渲染缓冲区压缩表的调度方法及装置
US8700865B1 (en) Compressed data access system and method
CN105808453B (zh) 嵌入式装置及其存储器管理方法
CN117851290B (zh) 页表管理方法、系统、电子组件及电子设备
CN112527698B (zh) 一种处理方法、装置及设备
JP2014048895A (ja) 仮想記憶管理システム、仮想記憶管理装置、仮想記憶初期化方法および仮想記憶初期化プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200207