CN106487390A - Dtmb中二级部分并行输入右移累加的ldpc编码器 - Google Patents

Abstract

本发明提供了一种DTMB中基于二级流水线的QC‑LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用部分并行输入右移累加机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的DTMB系统中4/5码率QC‑LDPC编码器具有成本低、吞吐量大等优点。

Description

DTMB中二级部分并行输入右移累加的LDPC编码器

技术领域

本发明涉及信道编码领域，特别涉及一种DTMB系统中二级部分并行输入右移累加的QC-LDPC编码器。

背景技术

低密度奇偶校验(Low-Density Parity-Check,LDPC)码是高效的信道编码技术之一，而准循环LDPC(Quasi-Cyclic LDPC，QC-LDPC)码是一种特殊的LDPC码。QC-LDPC码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移1位的结果，其余各行都是其上一行循环右移1位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。

DTMB标准采用了系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵，右半部分是由e×c个b×b阶循环矩阵G_i,j(1≤i≤e,e<j≤t,t＝e+c)构成的阵列，如下所示：

其中，I是b×b阶单位矩阵，0是b×b阶全零矩阵。G的连续b行和b列分别被称为块行和块列。由式(1)可知，G有e块行和t块列。DTMB标准采用了一种码率η＝4/5的QC-LDPC码，对于该码，t＝59，e＝48，c＝11，b＝127。

DTMB标准中4/5码率QC-LDPC编码器的现有解决方案是基于11个I型移位寄存器加累加器(Type-I Shift-Register-Adder-Accumulator,SRAA-I)电路的串行编码器。由11个SRAA-I电路构成的串行编码器，在6096个时钟周期内完成编码。该方案需要2794个寄存器、1397个二输入与门和1397个二输入异或门，还需要67056比特ROM存储循环矩阵的生成多项式。该方案有两个缺点：一是需要大量存储器，导致电路成本高；二是串行输入信息比特，编码速度慢。

发明内容

DTMB系统中4/5码率QC-LDPC编码器的现有实现方案存在成本高、编码速度慢的缺点，针对这些技术问题，本发明提供了一种基于二级流水线的QC-LDPC编码器。

如图1所示，DTMB系统中基于二级流水线的QC-LDPC编码器主要由2部分组成：稀疏矩阵与向量的乘法器和向量与高密度矩阵的乘法器。编码过程分2步完成：第1步，使用稀疏矩阵与向量的乘法器计算向量s；第2步，使用向量与高密度矩阵的乘法器计算校验向量p。

关于本发明的优势与方法可通过下面的发明详述及附图得到进一步的了解。

附图说明

图1是基于二级流水线的QC-LDPC编码过程；

图2是稀疏矩阵与向量的乘法器；

图3是II型移位寄存器加累加器SRAA-II电路的功能框图；

图4是由c个SRAA-II电路构成的一种基于部分并行输入右移累加的向量与高密度矩阵乘法器；

图5总结了编码器各编码步骤以及整个编码过程所需的硬件资源和处理时间。

具体实施方式

下面结合附图对本发明的较佳实施例作详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。

循环矩阵的行重和列重相同，记作w。如果w＝0，那么该循环矩阵是全零矩阵。如果w＝1，那么该循环矩阵是可置换的，称为置换矩阵，它可通过对单位矩阵I循环右移若干位得到。QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵H_j,k(1≤j≤c,1≤k≤t,t＝e+c)构成的如下阵列：

通常情况下，校验矩阵H中的任一循环矩阵要么是全零矩阵(w＝0)要么是置换矩阵(w＝1)。令循环矩阵H_j,k的首行h_j,k＝(h_j,k,1,h_j,k,2,…,h_j,k,b)是其生成多项式，其中h_j,k,m＝0或1(1≤m≤b)。因为H是稀疏的，所以h_j,k只有1个‘1’，甚至没有‘1’。

H的前e块列对应的是信息向量a，后c块列对应的是校验向量p，码字v＝(a,p)。以b比特为一段，信息向量a被等分为e段，即a＝(a₁,a₂,…,a_e)；校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)。将H的前e块列和后c块列构成的矩阵分别记作C和D，则

H＝[C D] (3)

C是由c×e个b×b阶循环矩阵构成，D是由c×c个b×b阶循环矩阵构成。将式(3)和码字v＝(a,p)代入Hv^Τ＝0，整理可得

p^Τ＝Φ^ΤCa^Τ (4)

其中，Φ^T＝D^–1，上标^T和^–1分别表示转置和矩阵的逆，D必须满秩。众所周知，循环矩阵的逆、乘积、和仍然是循环矩阵。因此，Φ也是由循环矩阵构成的阵列。然而，虽然矩阵D是稀疏的，但Φ通常不再稀疏而是高密度的。

令s^T＝Ca^T和p^T＝Φ^Ts^T，则p＝sΦ。使用C计算s涉及稀疏矩阵与向量的乘法，使用Φ计算p涉及向量与高密度矩阵的乘法。根据以上讨论，可给出一种基于二级流水线的QC-LDPC编码过程，如图1所示。

令s＝(s₁,s₂,…,s_c)，则s_j ^T是矩阵C的第j块行与a^T的乘积，即

其中，1≤i≤e，1≤j≤c。s_j的第n比特s_j,n(1≤n≤b)为

其中，上标^rs(n–1)和^ls(n–1)分别表示循环右移n–1位和循环左移n–1位。既然任一循环矩阵生成多项式h_j,i只有少量的‘1’甚至是全零，那么式(6)中的内积可通过对循环左移寄存器的抽头求和来实现，如图2所示的稀疏矩阵与向量的乘法器。稀疏矩阵与向量的乘法器由t个b比特寄存器R_1,1,R_1,2,…,R_1,t和c个多输入异或门X_1,1,X_1,2,…,X_1,c组成。寄存器R_1,1,R_1,2,…,R_1,e用于加载和循环左移信息段a₁,a₂,…,a_e，寄存器R_1,e+1,R_1,e+2,…,R_1,t用于存储s的向量段s₁,s₂,…,s_c。图2中的稀疏连接取决于矩阵C中的所有循环矩阵生成多项式。如果h_j,i,m＝1(1≤m≤b)，那么信息段a_i的第m比特连接到异或门X_1,j。因此，寄存器R_1,i的所有抽头取决于矩阵C第i块列中所有循环矩阵生成多项式的非零元素所在位置，而多输入异或门X_1,j的输入取决于矩阵C第j块行中所有循环矩阵生成多项式的非零元素所在位置。如果C中的所有循环矩阵生成多项式共有α个‘1’，那么稀疏矩阵与向量的乘法器需要使用(α–c)个二输入异或门同时计算s_1,n,s_2,n,…,s_c,n。s可在b个时钟周期内计算完毕。使用稀疏矩阵与向量的乘法器计算向量s的步骤如下：

第1步，输入信息段a₁,a₂,…,a_e，将它们分别存入寄存器R_1,1,R_1,2,…,R_1,e中；

第2步，寄存器R_1,1,R_1,2,…,R_1,e同时循环左移1次，异或门X_1,1,X_1,2,…,X_1,c分别将异或结果左移入寄存器R_1,e+1,R_1,e+2,…,R_1,t中；

第3步，重复第2步b-1次，完成后，寄存器R_1,e+1,R_1,e+2,…,R_1,t存储的内容分别是向量段s₁,s₂,…,s_c，它们构成了向量s。

p^T＝Φ^Ts^T等价于p＝sΦ。Φ是由c×c个b×b阶循环矩阵Φ_j,u(1≤j≤c,1≤u≤c)构成的阵列。令循环矩阵Φ_j,u的首行g_j,u是其生成多项式。由p＝sΦ可知，第u段校验向量满足

p_u＝s₁Φ_1,u+s₂Φ_2,u+…+s_jΦ_j,u+…+s_cΦ_c,u (7)

令生成多项式g_j,u＝(g_j,u,1,g_j,u,2,…,g_j,u,b)，则Φ_j,u可视为单位矩阵循环右移版本的加权和，即

Φ_j,u＝g_j,u,1I^r(0)+g_j,u,2I^r(1)+…+g_j,u,bI^r(b-1) (8)

其中，上标^r()表示循环右移。那么，式(7)等号右边的第j项可展开为

式(9)是一个右移-乘-加-存储的过程，其实现用II型移位寄存器加累加器(Type-IIShift-Register-Adder-Accumulator,SRAA-II)电路。图3是SRAA-II电路的功能框图，向量s以b比特为一段并行送入该电路。当用SRAA-II电路对校验段p_u(1≤u≤c)进行编码时，生成多项式查找表预先存储矩阵Φ的第u块列的所有生成多项式，累加器被清零初始化。当第1个时钟周期到来时，向量段s₁移入移位寄存器，生成多项式查找表输出Φ的第1块行、第u块列的生成多项式Φ_1,u的第1个比特g_1,u,1，并与移位寄存器的内容进行标量乘，乘积与累加器的内容0模2加，和存回累加器。当第2个时钟周期到来时，移位寄存器循环右移1位，内容变为生成多项式查找表输出Φ_1,u的第2个比特g_1,u,2，并与移位寄存器的内容进行标量乘，乘积与累加器的内容模2加，和存回累加器。上述右移-乘-加-存储过程继续进行下去。当第b个时钟周期结束时，生成多项式查找表已输出Φ_1,u的最后一个比特g_1,u,b，此时累加器存储的是部分和s₁Φ_1,u，这是向量段s₁对p_u的贡献。当第b+1个时钟周期到来时，向量段s₂移入移位寄存器，重复上述右移-乘-加-存储过程。当生成多项式查找表已输出Φ_2,u的最后一个比特g_2,u,b时，累加器存储的是部分和s₁Φ_1,u+s₂Φ_2,u。重复上述过程，直到整个向量s全部并行移入电路。此时，累加器存储的是校验段p_u。

图4给出了由c个SRAA-II电路构成的一种基于部分并行输入右移累加的向量与高密度矩阵乘法器，由移位寄存器、生成多项式查找表、b位二进制乘法器、b位二进制加法器和累加器五种功能模块组成。移位寄存器对向量段s_j(1≤j≤c)循环右移。生成多项式查找表L₁,L₂,…,L_c分别预存矩阵Φ第1,2,…,c块列中的所有循环矩阵生成多项式。生成多项式查找表L₁,L₂,…,L_c输出的生成多项式比特分别与移位寄存器的内容进行标量乘，这c个标量乘法分别通过b位二进制乘法器M₁,M₂,…,M_c完成。b位二进制乘法器M₁,M₂,…,M_c的乘积分别与累加器R₁,R₂,…,R_c的内容相加，这c个模2加法分别通过b位二进制加法器A₁,A₂,…,A_c完成。b位二进制加法器A₁,A₂,…,A_c的和分别存入累加器R₁,R₂,…,R_c。

生成多项式查找表L₁,L₂,…,L_c存储矩阵Φ中的循环矩阵生成多项式。生成多项式查找表L₁～L_c分别存储Φ的第1～c块列中的所有生成多项式，对于任一块列，依次存储第1,2,…,c块行对应的生成多项式。生成多项式查找表L₁～L_c串行输出生成多项式的比特。

使用向量与高密度矩阵的乘法器计算校验向量p的步骤如下：

第1步，清零累加器R₁,R₂,…,R_c；

第2步，移位寄存器输入向量段s_j(1≤j≤c)；

第3步，生成多项式查找表L₁,L₂,…,L_c分别输出矩阵Φ第j块行中第1,2,…,c块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₁,M₂,…,M_c与移位寄存器的内容进行标量乘，b位二进制乘法器M₁,M₂,…,M_c的乘积分别通过b位二进制加法器A₁,A₂,…,A_c与累加器R₁,R₂,…,R_c的内容相加，b位二进制加法器A₁,A₂,…,A_c的和分别存入累加器R₁,R₂,…,R_c；

第4步，移位寄存器循环右移一位，重复第3步b-1次；

第5步，以1为步长递增改变j的取值，重复第2～4步c-1次，直到整个向量s输入完毕，此时，累加器R₁,R₂,…,R_c存储的分别是校验段p₁,p₂,…,p_c，它们构成了校验向量p＝(p₁,p₂,…,p_c)。

本发明提供了一种基于二级流水线的QC-LDPC编码方法，适用于DTMB系统中的4/5码率QC-LDPC码，其编码步骤描述如下：

第1步，使用稀疏矩阵与向量的乘法器计算向量s；

第2步，使用向量与高密度矩阵的乘法器计算校验向量p。

图5总结了编码器各编码步骤以及整个编码过程所需的硬件资源消耗和处理时间。

从图5不难看出，流水线充满时，整个编码过程共需max(t–c+b,cb)＝cb个时钟周期，小于基于c个SRAA-I电路的串行编码方法所需的e×b个时钟周期。对于DTMB标准中4/5码率QC-LDPC编码器，本发明的编码速度是后者的4倍。

DTMB标准中4/5码率QC-LDPC编码器的现有解决方案需要e×c×b比特ROM，而本发明需要c²b比特ROM。本发明需要较少的ROM，是现有解决方案的1/4。

综上可见，对于DTMB标准中4/5码率QC-LDPC编码器，与传统的串行SRAA法相比，本发明具有编码速度快、存储器消耗少等优点。

以上所述，仅为本发明的具体实施方式之一，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (4)

1.一种DTMB中基于二级流水线的QC-LDPC编码器，4/5码率QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝11，t＝59，b＝127，e＝t-c＝48，校验矩阵H可划分为2个子矩阵，H＝[C D]，C是由c×e个b×b阶循环矩阵构成，D是由c×c个b×b阶循环矩阵构成，Φ^T＝D^–1，其中，上标^Τ和^-1分别表示转置和逆，矩阵C对应信息向量a，矩阵D对应校验向量p，以b比特为一段，信息向量a被等分为e段，即a＝(a₁,a₂,…,a_e)，校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)，s^T＝Ca^T，p＝sΦ，向量s被等分为c段，即s＝(s₁,s₂,…,s_c)，其特征在于，所述编码器包括以下部件：

稀疏矩阵与向量的乘法器，由t个b比特寄存器R_1,1,R_1,2,…,R_1,t和c个多输入异或门X_1,1,X_1,2,…,X_1,c组成，用于计算向量s；

向量与高密度矩阵的乘法器，基于部分并行输入右移累加机制，由移位寄存器、生成多项式查找表、b位二进制乘法器、b位二进制加法器和累加器组成，用于计算校验向量p，移位寄存器对向量段s_j循环右移，生成多项式查找表L₁,L₂,…,L_c分别预存矩阵Φ第1,2,…,c块列中的所有循环矩阵生成多项式，生成多项式查找表L₁,L₂,…,L_c输出的生成多项式比特分别与移位寄存器的内容进行标量乘，这c个标量乘法分别通过b位二进制乘法器M₁,M₂,…,M_c完成，b位二进制乘法器M₁,M₂,…,M_c的乘积分别与累加器R₁,R₂,…,R_c的内容相加，这c个模2加法分别通过b位二进制加法器A₁,A₂,…,A_c完成，b位二进制加法器A₁,A₂,…,A_c的和分别存入累加器R₁,R₂,…,R_c，其中，1≤j≤c。

2.根据权利要求1所述的一种DTMB中基于二级流水线的QC-LDPC编码器，其特征在于，所述稀疏矩阵与向量的乘法器计算向量s的步骤如下：

第1步，输入信息段a₁,a₂,…,a_e，将它们分别存入寄存器R_1,1,R_1,2,…,R_1,e中；

第2步，寄存器R_1,1,R_1,2,…,R_1,e同时循环左移1次，异或门X_1,1,X_1,2,…,X_1,c分别将异或结果左移入寄存器R_1,e+1,R_1,e+2,…,R_1,t中；

第3步，重复第2步b-1次，完成后，寄存器R_1,e+1,R_1,e+2,…,R_1,t存储的内容分别是向量段s₁,s₂,…,s_c，它们构成了向量s。

3.根据权利要求1所述的一种DTMB中基于二级流水线的QC-LDPC编码器，其特征在于，所述向量与高密度矩阵的乘法器计算校验向量p的步骤如下：

第1步，清零累加器R₁,R₂,…,R_c；

第2步，移位寄存器输入向量段s_j，其中，1≤j≤c；

第3步，生成多项式查找表L₁,L₂,…,L_c分别输出矩阵Φ第j块行中第1,2,…,c块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M₁,M₂,…,M_c与移位寄存器的内容进行标量乘，b位二进制乘法器M₁,M₂,…,M_c的乘积分别通过b位二进制加法器A₁,A₂,…,A_c与累加器R₁,R₂,…,R_c的内容相加，b位二进制加法器A₁,A₂,…,A_c的和分别存入累加器R₁,R₂,…,R_c；

第4步，移位寄存器循环右移一位，重复第3步b-1次；

第5步，以1为步长递增改变j的取值，重复第2～4步c-1次，直到整个向量s输入完毕，此时，累加器R₁,R₂,…,R_c存储的分别是校验段p₁,p₂,…,p_c，它们构成了校验向量p＝(p₁,p₂,…,p_c)。

4.一种DTMB中基于二级流水线的QC-LDPC编码方法，4/5码率QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝11，t＝59，b＝127，e＝t-c＝48，校验矩阵H可划分为2个子矩阵，H＝[C D]，C是由c×e个b×b阶循环矩阵构成，D是由c×c个b×b阶循环矩阵构成，Φ^T＝D^–1，其中，上标^Τ和-¹分别表示转置和逆，矩阵C对应信息向量a，矩阵D对应校验向量p，以b比特为一段，信息向量a被等分为e段，即a＝(a₁,a₂,…,a_e)，校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)，s^T＝Ca^T，p＝sΦ，向量s被等分为c段，即s＝(s₁,s₂,…,s_c)，其特征在于，所述编码方法包括以下步骤：

第1步，使用稀疏矩阵与向量的乘法器计算向量s；

第2步，使用向量与高密度矩阵的乘法器计算校验向量p。