CN106469118B - 一种存储器内存分配访问方法及装置 - Google Patents

Abstract

本发明公开了一种存储器内存分配访问方法及装置，该方法包括：为处理器中各存储器线性分配不同的访问地址，该访问地址中包括直接寻址地址段；根据该直接寻址地址段为该处理器设置直接寻址指令，该直接寻址指令表示将低11位数据地址作为该直接寻址地址段；若该处理器接收到该直接寻址指令，则解析该直接寻址指令以获得该直接寻址地址；访问该直接寻址地址并根据该直接寻址指令执行数据操作。本发明通过为处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，以扩大直接寻址地址段，提高了访问速度。

Description

一种存储器内存分配访问方法及装置

技术领域

本发明属于存储技术领域，尤其涉及一种存储器内存分配访问方法及装置。

背景技术

微控制单元(MCU，Microcontroller Unit)，又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是把中央处理器(CPU，Central Process Unit)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、通用串行总线(USB，Universal SerialBus)、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机。

现有技术中，在访问8位精简指令集计算机(RISC，Reduced Instruction SetComputer)核的MCU的随机存取存储器(RAM，Random-Access Memory)时，访问超过256BYTE(字节)的RAM则通常使用分页技术来实现，即，为MCU中不同RAM分配同一地址，但是页数不同，例如，将同一地址的RAM分为n+1个页(page)Page_0、Page_1、Page_2......Page_n，由页控制寄存器选择具体的页号进行数据读取。上述现有技术的缺点是，需要程序编写者清楚掌握对定义的变量的位置页号，在页与页之间变量传输数据时需注意页寄存器的切换，此外由于在数据传输出中增加了“切页”指令代码，使得程序的代码量被增加，导致代码执行效率低下。

发明内容

本发明提供一种存储器内存分配访问方法及装置，通过为处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，以扩大直接寻址地址段，提高了访问速度。

本发明提供一种存储器内存分配访问方法，包括：

为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段；根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段；若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址；访问所述直接寻址地址并根据所述直接寻址指令执行数据操作。

本发明提供一种存储器内存分配访问装置，包括：

分配模块，用于为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段；设置模块，用于根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段；解析模块，用于若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址；处理模块，用于访问所述直接寻址地址并根据所述直接寻址指令执行数据操作。

从上述本发明实施例可知，本发明通过为处理器中各存储器线性分配不同的访问地址，并根据其中划分的直接寻址地址段为该处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，扩大了直接寻址地址段，解决了现有技术中访问超过256个字节便需要通过单独控制的页控制寄存器进行数据访问，从而带来的程序代码量增加及代码执行效率低下的问题，提高了访问速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明第一实施例提供的存储器内存分配访问方法的实现流程示意图；

图2是本发明实施例的存储器内存分配方式示意图；

图3是本发明第二实施例提供的存储器内存分配访问装置的结构示意图；

图4是本发明第三实施例提供的存储器内存分配访问装置的结构示意图。

具体实施方式

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明第一实施例提供的存储器内存分配访问方法的实现流程示意图，该存储器内存分配访问方法可应用于处理器中，为便于描述，以下各实施例中该处理器可以是精简指令集计算机(RISC，Reduced Instruction Set Computer)核的MCU，可以是其他类型单片机，也可以是其他具备数据处理功能的处理器。主要包括以下步骤S101至步骤S104：

S101、为处理器中各存储器线性分配不同的访问地址，该访问地址中包括直接寻址地址段。

为处理器中各存储器线性分配不同的访问地址，即，为每个存储器分配的访问地址均不同。处理器中的存储器可划分为多个存储器(存储区域)，为它们分配访问地址的具体地分配方式为：将第一地址段分配给该处理器的第一存储器作为位寻址地址段、直接寻址地址段以及间接寻址地址段；将第二地址段分配给该处理器的第二存储器作为直接寻址地址段以及间接寻址地址段，将第三地址段分配给该处理器的第三存储器作为间接寻址地址段；将第四地址段分配给该处理器作为特殊功能寄存器(SFR，Special FunctionRegister)，SFR是该处理器中各功能部件对应的寄存器，用于存放相应功能部件的控制命令、状态或数据。

其中，该第一地址段、该第二地址段以及该第三地址段中的地址呈线性分布。地址呈线性分布尤其适用于RISC核中的RAM地址分配，统一的线性的地址分配方式方便程序书写，在访问时只需要根据不同的地址范围采用不同的寻址指令进行访问。

直接寻址是在寻址指令格式的地址的字段中直接指出操作数在内存的地址。由于操作数的地址直接给出而不需要经过某种变换，所以称这种寻址方式为直接寻址方式。在寻址指令中直接给出参与运算的操作数及运算结果所存放的主存地址，即在寻址指令中直接给出有效地址。

间接寻址是相对于直接寻址而言的，寻址指令地址字段的形式地址不是操作数的真正地址，而是操作数地址的指示器，或者说是地址数据的内容才是操作数的有效地址。

位寻址是对字节地址中的位地址进行寻址。采用位寻址方式的寻址指令，其操作数是8位二进制数中的某一位，在寻址指令中要给出的是内部RAM单元中的某一位，即位地址，其在指令中用bit(位或比特)表示。

请参阅图2，图2是本发明实施例的存储器内存分配方式示意图。将处理器中的存储器划分为RAM1、RAM2、RAM3以及SFR等存储器(存储区域)。

其中，将0x50-0xff地址段分配给RAM1区域，在此区域可使用位寻址、直接寻址，及间接寻址；

将0x100-0x7ff地址段分配给RAM2区域，在此区域可使用直接寻址，也可以通过地址寄存器间接寻址；

将0x800-0xffff地址段分配给RAM3区域，在此区域只能通过地址寄存器进行间接寻址；

此外，将0x00-0x4F地址段分配给该处理器作为SFR，此地址段并不限于本实施例所记载，可根据实际需求进行设定。

S102、根据该直接寻址地址段为该处理器设置直接寻址指令，该直接寻址指令表示将低11位数据地址作为该直接寻址地址段。

本实施例中在直接寻址指令中设置直接寻址地址段时，将低11位数据地址作为直接寻址地址，即用直接寻址指令对应的直接寻址指令码中的低11位来表示直接寻址地址段，这样可增加直接寻址范围。

以RISC核的MCU寻址指令为例，其寻址指令被编译器编译为指令码后的长度为16位，在不改变原有处理器的寻址指令结构的基础上新增加以下两条直接寻址指令，该直接寻址指令用于根据该直接寻址地址段执行直接寻址，即，根据为MCU分配的直接寻址地址段为该MCU设置直接寻址指令，用于MCU根据该直接寻址地址段执行直接寻址，可增加MCU直接寻址的地址范围。

需要说明的是，直接寻址指令码在编译器编译前，即用户输入的直接寻址指令(指令码的助记符)的具体形式不受限制，可由用户自定义，只要在编译器编译后生成的机器码中，具备低11位用来表示直接寻址地址段，高5位用来表示固定指令，并且具有数据传输含义即可。下面以MOVX的形式作为直接寻址指令的为例：

第一条直接寻址指令：MOVX A，R；

第二条直接寻址指令：MOVX R，A。

其中，以上两条指令中的R均表示RAM地址。A均表示累加器(Acc，Accumulator)。

累加器Acc是一个具有特殊用途的二进制8位寄存器，专门用来存放操作数或运算结果。在CPU执行运算前，操作数中的一个通常应放在累加器Acc中，运算完成后累加器Acc中便可得到运算结果。

该第一条直接寻址指令的含义：将存储在RAM地址的数据在MCU内部传送到累加器Acc中。

该第二条直接寻址指令的含义：将累加器Acc中的数据传到指定的RAM地址中进行存储。

以上两条直接寻址指令对应的指令码均由16bit数据组成，将此两条直接寻址指令对应的指令码中的低11位用于表示RAM地址，高5位作为固定指令。

仍参见图2，SFR区域、RAM1区域和RAM2区域中可通过上述两条直接寻址指令“MOVXA，R”和“MOVX R，A”对直接寻址地址段进行直接访问，直接寻址的最大寻址范围为2KB(千字节)。而在现有技术中，RAM区域的直接寻址指令中只有低8位数据地址表示RAM地址，直接寻址的最大寻址范围只可到256B(字节)。

进一步地，SFR区域、RAM1区域可进行位寻址，位寻址的最大寻址范围为256B。

RAM1区域、RAM2区域以及RAM3区域可通过16位地址寄存器进行间接寻址，间接寻址的最大寻址范围为64KB。

S103、若该处理器接收到该直接寻址指令，则解析该直接寻址指令以获得该直接寻址地址。

处理器接收寻址指令并进行识别，若该寻址指令为直接寻址指令，即，该寻址指令为MOVX指令，则解析该直接寻址指令以获得其中的该直接寻址地址，通过编译器将该MOVX指令编译成16位直接寻址指令码，将该16位直接寻址指令码的低11位作为存储器的直接寻址地址，即，获得第一存储器、第二存储器以及SFR各自对应的地址段，便是该直接寻址地址。

S104、访问该直接寻址地址并根据该直接寻址指令执行数据操作。

读取存储器的直接寻址地址存储数据，并与该处理器中的累加器进行数据交换。即，访问第一存储器、第二存储器以及SFR对应的该直接寻址地址，并根据直接寻址指令执行数据操作。

具体地，若直接寻址指令为“MOVX A，R”，则将存储在直接寻址地址的数据在MCU内部传送到累加器Acc中，若直接寻址指令为“MOVX R，A”，则将累加器Acc中的数据传到指定的RAM地址中进行存储。

本发明实施例提供的存储器内存分配访问方法，通过为处理器中各存储器线性分配不同的访问地址，并根据其中划分的直接寻址地址段为该处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，扩大了直接寻址地址段，解决了现有技术中访问超过256个字节便需要通过单独控制的页控制寄存器进行数据访问，从而带来的程序代码量增加及代码执行效率低下的问题，提高了访问速度。

请参阅图3，图3是本发明第二实施例提供的存储器内存分配访问装置的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。图3示例的存储器内存分配访问装置可以是前述实施例提供的存储器内存分配访问方法的执行主体，主要包括：分配模块301、设置模块302、解析模块303以及处理模块304，各功能模块详细说明如下：

分配模块301，用于为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段。

设置模块302，用于根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段。

解析模块303，用于若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址。

处理模块304，用于访问所述直接寻址地址并根据所述直接寻址指令执行数据操作。

需要说明的是，以上图3示例的存储器内存分配访问装置的实施方式中，各功能模块的划分仅是举例说明，实际应用中可以根据需要，例如相应硬件的配置要求或者软件的实现的便利考虑，而将上述功能分配由不同的功能模块完成，即将该访问装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。而且，实际应用中，本实施例中的相应的功能模块可以是由相应的硬件实现，也可以由相应的硬件执行相应的软件完成(本说明书提供的各个实施例都可应用上述描述原则)。未尽细节请参见前述图1所示实施例的描述。

从上述图3示例的存储器内存分配访问装置可知，本实施例提供的存储器内存分配访问方法，通过为处理器中各存储器线性分配不同的访问地址，并根据其中划分的直接寻址地址段为该处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，扩大了直接寻址地址段，解决了现有技术中访问超过256个字节便需要通过单独控制的页控制寄存器进行数据访问，从而带来的程序代码量增加及代码执行效率低下的问题，提高了访问速度。

请参阅图4，图4是本发明第三实施例提供的存储器内存分配访问装置的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。图4示例的存储器内存分配访问装置可以是前述实施例提供的存储器内存分配访问方法的执行主体。在图3示例的存储器内存分配访问装置的基础上，图4示例的存储器内存分配访问装置，主要包括：分配模块301、设置模块302、解析模块303、处理模块304。其中处理模块304进一步包括：读取模块3041以及交换模块3042。各功能模块详细说明如下：

分配模块301，用于为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段。

设置模块302，用于根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段。

解析模块303，用于若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址。

处理模块304，用于访问所述直接寻址地址并根据所述直接寻址指令执行数据操作。

进一步地，分配模块301，还用于将第一地址段分配给所述处理器的第一存储器作为位寻址地址段、直接寻址地址段以及间接寻址地址段，还用于将第二地址段分配给所述处理器的第二存储器作为直接寻址地址段以及间接寻址地址段，以及用于将第三地址段分配给所述处理器的第三存储器作为间接寻址地址段。其中，所述第一地址段、所述第二地址段以及所述第三地址段中的地址呈线性分布。

解析模块303，还用于若所述处理器接收到MOVX指令，则通过编译器将所述MOVX指令编译成16位直接寻址指令码，将所述16位直接寻址指令码的低11位作为存储器的直接寻址地址。

该处理模块304进一步包括：

读取模块3041，用于读取所述存储器的直接寻址地址存储数据。

交换模块3042，用于与所述处理器中的累加器进行数据交换。

进一步地，分配模块301，还用于将第四地址段分配给所述处理器作为特殊功能寄存器。

从上述附图4示例的存储器内存分配访问装置可知，本实施例提供的存储器内存分配访问方法，通过为处理器中各存储器线性分配不同的访问地址，并根据其中划分的直接寻址地址段为该处理器设置直接寻址指令，在直接寻址指令中用低11位表示直接寻址地址段，扩大了直接寻址地址段，解决了现有技术中访问超过256个字节便需要通过单独控制的页控制寄存器进行数据访问，从而带来的程序代码量增加及代码执行效率低下的问题，提高了访问速度。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上为对本发明所提供的一种存储器内存分配访问方法及装置的描述，对于本领域的技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种存储器内存分配访问方法，其特征在于，所述方法包括：

为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段；

根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段；

若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址；

访问所述直接寻址地址并根据所述直接寻址指令执行数据操作；

所述为处理器中各存储器线性分配不同的访问地址包括：

将第一地址段分配给所述处理器的第一存储器作为位寻址地址段、直接寻址地址段以及间接寻址地址段；

将第二地址段分配给所述处理器的第二存储器作为直接寻址地址段以及间接寻址地址段；

将第三地址段分配给所述处理器的第三存储器作为间接寻址地址段；

其中，所述第一地址段、所述第二地址段以及所述第三地址段中的地址呈线性分布；

将第四地址段分配给所述处理器作为特殊功能寄存器，用于存放所述处理器中相应功能部件的控制命令、状态或数据。

2.根据权利要求1所述的方法，其特征在于，所述若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址包括：

若所述处理器接收到MOVX指令，则通过编译器将所述MOVX指令编译成16位直接寻址指令码，将所述16位直接寻址指令码的低11位作为存储器的直接寻址地址。

3.根据权利要求2所述的方法，其特征在于，所述访问所述直接寻址地址并根据所述直接寻址指令执行数据操作包括：

读取所述存储器的直接寻址地址存储数据，并与所述处理器中的累加器进行数据交换。

4.一种存储器内存分配访问装置，其特征在于，所述装置包括：

分配模块，用于为处理器中各存储器线性分配不同的访问地址，所述访问地址中包括直接寻址地址段；

设置模块，用于根据所述直接寻址地址段为所述处理器设置直接寻址指令，所述直接寻址指令表示将低11位数据地址作为所述直接寻址地址段；

解析模块，用于若所述处理器接收到所述直接寻址指令，则解析所述直接寻址指令以获得所述直接寻址地址；

处理模块，用于访问所述直接寻址地址并根据所述直接寻址指令执行数据操作；

所述分配模块，还用于将第一地址段分配给所述处理器的第一存储器作为位寻址地址段、直接寻址地址段以及间接寻址地址段；将第二地址段分配给所述处理器的第二存储器作为直接寻址地址段以及间接寻址地址段；将第三地址段分配给所述处理器的第三存储器作为间接寻址地址段；将第四地址段分配给所述处理器作为特殊功能寄存器，用于存放所述处理器中相应功能部件的控制命令、状态或数据；

其中，所述第一地址段、所述第二地址段以及所述第三地址段中的地址呈线性分布。

5.根据权利要求4所述的装置，其特征在于，

所述解析模块，还用于若所述处理器接收到MOVX指令，则通过编译器将所述MOVX指令编译成16位直接寻址指令码，将所述16位直接寻址指令码的低11位作为存储器的直接寻址地址。

6.根据权利要求5所述的装置，其特征在于，所述处理模块包括：

读取模块，用于读取所述存储器的直接寻址地址存储数据；

交换模块，用于与所述处理器中的累加器进行数据交换。