CN106446420B - 一种包含自加热效应的soi电阻建模方法及装置 - Google Patents

一种包含自加热效应的soi电阻建模方法及装置 Download PDF

Info

Publication number
CN106446420B
CN106446420B CN201610857675.7A CN201610857675A CN106446420B CN 106446420 B CN106446420 B CN 106446420B CN 201610857675 A CN201610857675 A CN 201610857675A CN 106446420 B CN106446420 B CN 106446420B
Authority
CN
China
Prior art keywords
resistance
self
heating effect
calculating
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610857675.7A
Other languages
English (en)
Other versions
CN106446420A (zh
Inventor
卜建辉
李莹
罗家俊
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610857675.7A priority Critical patent/CN106446420B/zh
Publication of CN106446420A publication Critical patent/CN106446420A/zh
Application granted granted Critical
Publication of CN106446420B publication Critical patent/CN106446420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Heating Bodies (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

本发明提供了一种包含自加热效应的SOI电阻建模方法及装置，所述方法包括：根据电阻两端的电压及环境温度计算无自加热效应的电阻值；根据所述无自加热效应的电阻值计算电阻功率；根据所述电阻功率及电阻的热阻计算温度变化量；根据所述温度变化量计算包含自加热效应的电阻值；如此，可以计算出包含自加热效应的电阻值，在对SOI电阻模型进行仿真时可以体现出自加热效应的影响，确保了仿真结果的精度。

Description

一种包含自加热效应的SOI电阻建模方法及装置
技术领域
本发明属于器件建模技术领域，尤其涉及一种包含自加热效应的SOI电阻建模方法及装置。
背景技术
绝缘体上的硅(SOI，Silicon on Insulator)具有功耗低、速度快、集成密度高等优点，被广泛使用在电子领域。
由于在绝缘体衬底上，埋氧层BOX的导热性很差，约为硅的百分之一，因此妨碍了SOI器件的冷却，导致器件温度上升，进而产生严重的自加热效应。自加热效应使得MOSFET载流子迁移率退化、结漏电增加、碰撞电离几率增强、饱和区出现负的微分电导现象。并且自加热效应同样会使得电阻的温度升高，迁移率退化，进而电阻增大；但是现有技术中在SOI电阻模型中这种自加热效应完全体现不出，导致电路仿真的精度不高，误差偏大。
基于此，本发明提供一种包含自加热效应的SOI电阻建模方法及装置，以解决现有技术中的上述问题。
发明内容
针对现有技术存在的问题，本发明实施例提供了一种包含自加热效应的SOI电阻建模方法及装置，用于解决现有技术中SOI电阻模型中无法体现自加热效应对电阻带来的影响，导致在仿真SOI电阻模型时，误差偏大，精度不高的技术问题。
本发明提供一种包含自加热效应的SOI电阻建模方法，所述方法包括：
根据电阻两端的电压及环境温度计算无自加热效应的电阻值；
根据所述无自加热效应的电阻值计算电阻功率；
根据所述电阻功率及电阻的热阻计算温度变化量；
根据所述温度变化量计算包含自加热效应的电阻值。
上述方案中，所述根据电阻两端的电压及环境温度计算无自加热效应的电阻值具体包括：根据公式
计算无自加热效应的电阻值res0；其中，所述rsh为方阻，所述l为电阻理论长度，dl为电阻长度变化量，所述w为电阻理论宽度，dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值。
上述方案中，根据所述无自加热效应的电阻值计算电阻功率具体包括：
根据公式P＝V1*V1/res0计算所述电阻功率P。
上述方案中，根据所述电阻功率及电阻的热阻计算温度变化量具体包括：
根据公式计算fdtemp＝dtemp+P*(rth0/w)计算所述温度变化量fdtemp；其中，所述rth0为电阻热阻值。
上述方案中，所述根据所述温度变化量计算包含自加热效应的电阻值具体包括：根据公式计算所述包含自加热效应的电阻值res1。
本发明还提供一种包含自加热效应的SOI电阻建模装置，所述装置包括：
第一计算单元，用于根据电阻两端的电压及环境温度计算无自加热效应的电阻值；
第二计算单元，用于根据所述无自加热效应的电阻值计算电阻功率；
第三计算单元，用于根据所述电阻功率及电阻的热阻计算温度变化量；
第四计算单元，用于根据所述温度变化量计算包含自加热效应的电阻值。
上述方案中，所述第一计算单元具体用于：根据公式
计算无自加热效应的电阻值res0；其中，所述rsh为方阻，所述l为电阻理论长度，dl为电阻长度变化量，所述w为电阻理论宽度，dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值。
上述方案中，所述第二计算单元具体用于：根据公式P＝V1*V1/res0计算所述电阻功率P。
上述方案中，所述第三计算单元具体用于：
根据公式计算fdtemp＝dtemp+P*(rth0/w)计算所述温度变化量fdtemp。；其中，所述rth0为电阻热阻值。
上述方案中，所述第四计算单元具体用于：根据公式
计算所述包含自加热效应的电阻值res1。
本发明提供了一种包含自加热效应的SOI电阻建模方法及装置，所述方法包括：根据电阻两端的电压及环境温度计算无自加热效应的电阻值；根据所述无自加热效应的电阻值计算电阻功率；根据所述电阻功率及电阻的热阻计算温度变化量；根据所述温度变化量计算包含自加热效应的电阻值；如此，可以计算出包含自加热效应的电阻值，在对SOI电阻模型进行仿真时可以体现出自加热效应的影响，确保了仿真结果的精度。
附图说明
图1为本发明实施例一提供的包含自加热效应的SOI电阻建模方法流程示意图；
图2为本发明实施例二提供的包含自加热效应的SOI电阻建模装置结构示意图；
图3为本发明实施例三提供的包含自加热效应的SOI电阻模型的模拟值及测试值的曲线示意图。
具体实施方式
为了在仿真SOI电阻模型时，可以体现出自加热效应的影响，确保仿真结果的精度。本发明提供了一种包含自加热效应的SOI电阻建模方法及装置，所述方法包括：根据电阻两端的电压及环境温度计算无自加热效应的电阻值；根据所述无自加热效应的电阻值计算电阻功率；根据所述电阻功率及电阻的热阻计算温度变化量；根据所述温度变化量计算包含自加热效应的电阻值。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
实施例一
本实施例提供一种包含自加热效应的SOI电阻建模方法，如图1所示，所述方法包括以下步骤：
步骤110，根据电阻两端的电压及环境温度计算无自加热效应的电阻值。
本步骤中，可以根据电阻两端的电压及环境温度计算无自加热效应的电阻值。
具体地，可以根据公式(1)计算出无自加热效应的电阻值res0：
在公式(1)中，所述rsh为方阻，所述l为电阻理论长度，dl为电阻长度变化量，所述w为电阻理论宽度，dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述基准温度为25度；所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值。
步骤111，根据所述无自加热效应的电阻值计算电阻功率。
本步骤中，当计算出无自加热效应的电阻值后，根据所述无自加热效应的电阻值计算电阻功率。
具体地，可以根据公式(2)计算出电阻功率P：
P＝V1*V1/res0 (2)
步骤112，根据所述电阻功率及电阻的热阻计算温度变化量。
本步骤中，当计算出电阻功率P后，根据所述电阻功率P及电阻的热阻计算温度变化量。
具体地，可以根据公式(3)计算出温度变化量fdtemp：
fdtemp＝dtemp+P*(rth0/w) (3)
在公式(3)中，fdtemp为温度变化量，所述rth0为电阻热阻值。
步骤113，根据所述温度变化量计算包含自加热效应的电阻值。
本步骤中，当温度变化量fdtemp计算出之后，根据公式(4)计算出包含自加热效应的电阻值res1：
当计算出包含自加热效应的电阻值res1后，在后续对SOI电阻模型进行仿真时，可以体现出自加热效应的影响，确保仿真结果的精度。
本实施例提供的包含自加热效应的SOI电阻建模方法，可以计算出包含自加热效应的电阻值，在对SOI电阻模型进行仿真时可以体现出自加热效应的影响，确保了仿真结果的精度。
实施例二
相应于实施例一，本实施例还提供一种包含自加热效应的SOI电阻建模装置，如图2所示，所述装置包括：第一计算单元21、第二计算单元22、第三计算单元23及第四计算单元24；其中，
第一计算单元21用于根据电阻两端的电压及环境温度计算无自加热效应的电阻值。具体地，所述第一计算单元21可以根据公式(1)计算出无自加热效应的电阻值res0：
在公式(1)中，所述rsh为方阻，所述l为电阻理论长度，dl为电阻长度变化量，所述w为电阻理论宽度，dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述基准温度为25度；所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值。
当所述第一计算单元21将无自加热效应的电阻值res0计算出之后，所述第二计算单元22用于根据所述无自加热效应的电阻值计算电阻功率。
具体地，所述第二计算单元22可以根据公式(2)计算出电阻功率P：
P＝V1*V1/res0 (2)
当所述第二计算单元22将电阻功率P计算出之后，所述第三计算单元23用于根据所述电阻功率及电阻的热阻计算温度变化量；具体地，所述第三计算单元23可以根据公式(3)计算出温度变化量fdtemp：
fdtemp＝dtemp+P*(rth0/w) (3)
在公式(3)中，fdtemp为温度变化量，所述rth0为电阻热阻值。
当第三计算单元23将温度变化量计算出之后，所述第四计算单元24用于根据温度变化量计算包含自加热效应的电阻值。具体地，所述第四计算单元24可以更公式(4)计算出包含自加热效应的电阻值res1：
当第四计算单元24计算出包含自加热效应的电阻值res1后，在后续对SOI电阻模型进行仿真时，可以体现出自加热效应的影响，确保仿真结果的精度。
本实施例提供的包含自加热效应的SOI电阻建模装置，可以计算出包含自加热效应的电阻值，在对SOI电阻模型进行仿真时可以体现出自加热效应的影响，确保了仿真结果的精度。
实施例三
实际应用中，利用实施例一提供的方法及实施例二提供的装置计算包含自加热效应的电阻值时，具体实施如下：
首先根据可以根据公式(1)计算出无自加热效应的电阻值res0：
在公式(1)中，所述rsh为方阻，所述l为电阻理论长度，dl为电阻长度变化量，所述w为电阻理论宽度，dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述基准温度为25度；所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值。上述各参数是根据电阻实际测试结果提取出来的，其中，本实施例中l＝20，w＝2，dtemp＝0，rsh＝5.6，tc1＝2.65e-3，tc2＝0，pvc1＝0.034，pvc2＝0，dw＝6e-7，dl＝-2e-6；V1的值为-3.3～3.3v。
将上述参数代入公式(1)中，计算出无自加热效应的电阻值res0后，根据公式(2)计算计算出电阻功率P：
P＝V1*V1/res0 (2)
将电阻功率P计算出之后，可以根据公式(3)计算出温度变化量fdtemp：
fdtemp＝dtemp+P*(rth0/w) (3)
在公式(3)中，fdtemp为温度变化量，所述rth0为电阻热阻值，本实施例中rth0＝3.1e-3。
将当温度变化量fdtemp计算出之后，根据公式(4)计算出包含自加热效应的电阻值res1：
当计算出包含自加热效应的电阻值res1后，在后续对SOI电阻模型进行仿真时，其仿真结果如图3所示，曲线代表电阻测试值，曲线“-”代表电阻模拟值，从图3中可以看出，本实施例可以体现出自加热效应的影响，所述电阻测试值与电阻模拟值才可以很好地拟合，确保了仿真结果的精度。
本发明在此提供的包含自加热效应的SOI电阻建模方法不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类装置所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器中的一些或者全部部件的一些或者第一计算单元、第二计算单元、第三计算单元及第四计算单元中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种包含自加热效应的SOI电阻建模方法，其特征在于，所述方法包括：
根据公式
计算无自加热效应的电阻值res0；
根据根据公式P＝V1*V1/res0计算电阻功率P；
根据公式计算fdtemp＝dtemp+P*(rth0/w)计算温度变化量fdtemp；
根据公式
计算包含自加热效应的电阻值res1；
其中，所述rsh为方阻，所述l为电阻理论长度，所述dl为电阻长度变化量，所述w为电阻理论宽度，所述dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值，所述rth0为电阻热阻值。
2.一种包含自加热效应的SOI电阻建模装置，其特征在于，所述装置包括：
第一计算单元，用于根据公式
计算无自加热效应的电阻值res0；
第二计算单元，用于根据公式P＝V1*V1/res0计算电阻功率P；
第三计算单元，用于根据公式计算fdtemp＝dtemp+P*(rth0/w)计算温度变化量fdtemp；
第四计算单元，用于根据公式
计算包含自加热效应的电阻值res1；
其中，所述rsh为方阻，所述l为电阻理论长度，所述dl为电阻长度变化量，所述w为电阻理论宽度，所述dw为电阻宽度变化量，所述tc1为第一温度系数，所述tc2为第二温度系数，所述dtemp为环境温度与基准温度的差值，所述pvc1为第一电压系数，所述pvc2为第二电压系数，所述V1为电阻两端的电压，所述abs(V1)为电压V1的绝对值，所述rth0为电阻热阻值。
CN201610857675.7A 2016-09-27 2016-09-27 一种包含自加热效应的soi电阻建模方法及装置 Active CN106446420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610857675.7A CN106446420B (zh) 2016-09-27 2016-09-27 一种包含自加热效应的soi电阻建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610857675.7A CN106446420B (zh) 2016-09-27 2016-09-27 一种包含自加热效应的soi电阻建模方法及装置

Publications (2)

Publication Number Publication Date
CN106446420A CN106446420A (zh) 2017-02-22
CN106446420B true CN106446420B (zh) 2019-10-18

Family

ID=58169500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610857675.7A Active CN106446420B (zh) 2016-09-27 2016-09-27 一种包含自加热效应的soi电阻建模方法及装置

Country Status (1)

Country Link
CN (1) CN106446420B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111044873B (zh) * 2019-12-24 2021-02-05 北京大学 一种基于共享串联电阻的自热效应测试方法和电路
CN116224009A (zh) * 2023-04-11 2023-06-06 中芯先锋集成电路制造(绍兴)有限公司 Soi自热效应的测量结构及测量方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789530A (zh) * 2012-07-17 2012-11-21 中国科学院微电子研究所 Soi mos器件的建模方法
CN103020371A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 自加热效应的模型参数提取方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928335B2 (en) * 2015-06-02 2018-03-27 Globalfoundries Inc. Temperature-compliant integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789530A (zh) * 2012-07-17 2012-11-21 中国科学院微电子研究所 Soi mos器件的建模方法
CN103020371A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 自加热效应的模型参数提取方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A New Self-heat Modeling Approach for LDMOS Devices;Hitoshi Aoki;《key engineering material》;20151231;第643卷;第177页 *
Investigation of Self-heating Effect in SOI-LDMOS by Device;Zhiyuan Lun;《2012 IEEE 11TH INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT-2012)》;20121029;第582-584页 *
一个基于BSIM3的LDMOS大信号模型;龚鸿雁;《微电子学》;20130220(第1期);第130-133页 *
大功率GaN基发光二极管等效串联电阻的功率耗散及其对发光效率的影响;李炳乾;《物理学报》;20080115(第1期);第477-481页 *
薄膜SOI LDMOS自加热效应的表征及相关因素探究;郑陶雷;《器件与测试》;20040108;第34卷(第2期);第51-53页 *

Also Published As

Publication number Publication date
CN106446420A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
Hatamzadeh-Varmazyar The error analysis and convergence evaluation of a computational technique for solving electromagnetic scattering problems
US11018084B2 (en) Managed integrated circuit power supply distribution
CN106446420B (zh) 一种包含自加热效应的soi电阻建模方法及装置
US9712054B2 (en) Voltage and current limits for electronic device based on temperature range
CN110750944B (zh) 一种仿真方法和装置及可读存储介质
Unno et al. HIE-FDTD method for hybrid system with lumped elements and conductive media
US9903764B2 (en) Integrated circuit for estimating power of at least one node using temperature and a system including the same
Sarangi et al. Lightsim: A leakage aware ultrafast temperature simulator
CN103744008A (zh) 确定电路老化性能的方法和装置
US20130246015A1 (en) Electronic Circuit Simulation Method With Adaptive Iteration
Raynaud Single kernel electro-thermal IC simulator
Henke et al. Fast analytical approaches for the transient axial temperature distribution in single wire cables
Wang et al. The mixed layer problem and quasi-neutral limit of the drift-diffusion model for semiconductors
CN103823172A (zh) 检查电路中电迁移的方法和装置
Bargieł et al. Evaluation of accuracy of SiC-JFET macromodel
Duan et al. Efficient DC analysis of power planes using contour integral method with circular elements
Arnold et al. On one-dimensional cohomology of the Lie algebra of divergence-free vector fields and on rotation numbers of dynamic systems
Jiang et al. Foundation and application of electronic map multi-scale display models of different density areas
Košel et al. Non-linear thermal simulations of semiconductor devices on system level
Lee et al. Structure-aware time-domain finite-element method for efficient simulation of VLSI circuits
Hajj Beyond SPICE
Chen et al. A CMOS Smart Temperature Sensor with One Homogeneous Delay Line and Curvature Compensation
Yao et al. Modified AUSMPW+ scheme and its application
Elouafi et al. A New Algorithm for the Determinant and the Inverse of Banded Matrices
Niu et al. Global convergence of the newton fixed-point homotopy method for MOS transistor circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201224

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220427

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.