CN106444194A - 像素阵列结构及其制作方法和显示面板 - Google Patents

像素阵列结构及其制作方法和显示面板 Download PDF

Info

Publication number
CN106444194A
CN106444194A CN201611047194.6A CN201611047194A CN106444194A CN 106444194 A CN106444194 A CN 106444194A CN 201611047194 A CN201611047194 A CN 201611047194A CN 106444194 A CN106444194 A CN 106444194A
Authority
CN
China
Prior art keywords
pixel
sub
tft
data wire
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611047194.6A
Other languages
English (en)
Other versions
CN106444194B (zh
Inventor
刘锦
李森龙
康海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201611047194.6A priority Critical patent/CN106444194B/zh
Publication of CN106444194A publication Critical patent/CN106444194A/zh
Application granted granted Critical
Publication of CN106444194B publication Critical patent/CN106444194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素阵列结构及其制作方法和显示面板，其中该像素阵列结构包括：m条扫描线；n条数据线；多个子像素，由该m条扫描线和该n条数据线相互交叉限定形成，以矩阵方式排列成多行与多列；上下每相邻两行子像素，其中一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连，另一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x‑1)相连；其中，m、n、x为正整数，且2≤x≤(n‑2)。本实施例通过巧妙安排各子像素与各数据线之间的连接关系，使得显示面板可以利用列反转的驱动方式实现点反转的显示效果；同时，每一条数据线上只连接同一颜色的子像素，显示纯色画面时只需占三分之一数量的数据线开启，从而在显示纯色画面时更省功耗。

Description

像素阵列结构及其制作方法和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种像素阵列结构及其制作方法和具有该像素阵列结构的显示面板。
背景技术
薄膜晶体管液晶显示面板(TFT-LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，在平板显示领域占主导地位。
液晶显示面板在正常显示时，为了避免液晶极化，施加于像素电极的电压相对于公共电极而交替翻转，即像素电极的电压在正极性及负极性之间来回变化，称之为反转驱动。当像素电极的电压高于公共电极的电压时，称之为正极性(+)，当像素电极的电压低于公共电极的电压时，称之为负极性(-)。反转驱动包括帧反转驱动(frame inversion)、行反转驱动(row inversion)、列反转驱动(column inversion)及点反转驱动(dotinversion)。
目前，点反转驱动是显示效果最佳的驱动方式。但是，在每帧(frame)画面显示过程中，点反转驱动需要数据线上的电压极性频繁地在正极性(+)与负极性(-)之间变动，因此点反转驱动的功耗最大。现有技术中，有一种方案是利用列反转的驱动方式来实现点反转的显示效果，以降低极性反转的功耗。
图1为现有显示面板中一种像素阵列结构的等效电路图，请参图1，该像素阵列结构包括多条扫描线11和多条数据线12，扫描线11与数据线12相互交叉形成多个子像素(sub-pixel)14，每个子像素14通过TFT 13与对应的扫描线11和数据线12相连。以位于相邻两条数据线12之间的一列子像素14而言，处在奇数行的子像素14与该两条数据线12中的其中一条数据线12相连，处在偶数行的子像素14与该两条数据线12中的另一条数据线12相连。具体地，以位于相邻两条数据线D1、D2之间的一列子像素14为例进行说明，处在奇数行的子像素14与数据线D1相连，处在偶数行的子像素14与数据线D2相连。从而，使与同一条数据线12相连的各个子像素14分布在该数据线12两侧且交替排布，且与同一条数据线12相连的各个子像素14具有相同的极性(正极线或负极性)。因此，上述像素阵列结构在驱动时，可以采取列反转(column inversion)的驱动方式来实现点反转(dot inversion)的显示效果，有利于降低驱动功耗。
但是上述的像素阵列结构在显示纯色画面时，例如只利用红色子像素R来显示红色纯画面时，每三列RGB子像素中，需要两条数据线开启。以前面三列RGB子像素为例，由于各子像素R分别连在两条数据线D1、D2上，因此前面三列RGB子像素在显示红色画面时，需要数据线D1、D2均参与驱动。也就是说，为了显示纯色画面，整个显示面板中需要占三分之二数量的数据线开启，导致显示纯色画面下的功耗较高。而为了达到显示纯色画面时节省功耗的目的，可以采取将数据线开启条数减半，例如两条数据线D1、D2中只开启数据线D1来显示红色画面，但这样只能使一半的子像素R参与显示，使得画面显示品质不佳。
发明内容
本发明的目的在于提供一种像素阵列结构及其制作方法，在利用列反转的驱动方式来实现点反转显示效果的同时，还可以降低纯色画面的功耗。
本发明实施例提供一种像素阵列结构，包括：
m条扫描线；
n条数据线；
多个子像素，由该m条扫描线和该n条数据线相互交叉限定形成，以矩阵方式排列成多行与多列；
上下每相邻两行子像素，其中一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连，另一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连；其中，m、n、x为正整数，且2≤x≤(n-2)。
进一步地，针对奇数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连；针对偶数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连。
进一步地，针对偶数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连；针对奇数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连。
进一步地，该多个子像素排列成n-3列并位于数据线D2与数据线D(n-1)之间，两条数据线D1、D2之间以及两条数据线D(n-1)、Dn之间未设置子像素。
进一步地，位于相邻两条数据线Dx、D(x+1)之间的一列子像素均为同一颜色的子像素。
进一步地，该像素阵列结构还包括多个TFT，每个子像素通过一个TFT与对应的扫描线和数据线相连。
进一步地，每个TFT的栅极与对应的扫描线相连，每个TFT的漏极与对应子像素SP内的像素电极相连，每个TFT的源极跨过一条数据线并与对应的数据线相连，每个TFT的源极与被跨过的数据线之间相交叠且两者之间设有绝缘层。
本发明实施例还提供一种显示面板，包括上述的像素阵列结构。
本发明实施例还提供一种上述像素阵列结构的制作方法，包括如下步骤：
在衬底基板上制作各扫描线和各TFT的栅极；
制作覆盖各扫描线和各TFT的栅极的栅绝缘层；
制作各TFT的半导体层；
制作位于奇数位的各数据线以及与这些奇数位的数据线相连的各TFT的源极和漏极；
在每个TFT的源极与被跨过的数据线之间制作绝缘层；
制作位于偶数位的各数据线以及与这些偶数位的数据线相连的各TFT的源极和漏极；
制作覆盖各数据线和各TFT的源极和漏极的绝缘保护层，以及在该绝缘保护层中与每个TFT的漏极相对应的位置制作穿孔；
制作多个像素电极，每个像素电极填入对应的穿孔中与对应的TFT的漏极导电连接。
本发明实施例还提供一种上述像素阵列结构的制作方法，包括如下步骤：
在衬底基板上制作各扫描线和各TFT的栅极；
制作覆盖各扫描线和各TFT的栅极的栅绝缘层；
制作各TFT的半导体层；
制作位于偶数位的各数据线以及与这些偶数位的数据线相连的各TFT的源极和漏极；
在每个TFT的源极与被跨过的数据线之间制作绝缘层；
制作位于奇数位的各数据线以及与这些奇数位的数据线相连的各TFT的源极和漏极；
制作覆盖各数据线和各TFT的源极和漏极的绝缘保护层，以及在该绝缘保护层中与每个TFT的漏极相对应的位置制作穿孔；
制作多个像素电极，每个像素电极填入对应的穿孔中与对应的TFT的漏极导电连接。
本发明实施例提供的像素阵列结构及其制作方法，通过巧妙安排各子像素与各数据线之间的连接关系，使显示面板可以利用列反转的驱动方式实现点反转的显示效果，可以降低显示面板的整体功耗，提高画面的显示品质；同时，每一条数据线上只连接同一颜色的子像素，显示纯色画面时整个显示面板中只需占三分之一数量的数据线开启，从而在显示纯色画面时更省功耗。
附图说明
图1为现有显示面板中一种像素阵列结构的等效电路图。
图2为本发明其中一实施例中像素阵列结构的等效电路图。
图3为本发明另一实施例中像素阵列结构的等效电路图。
图4为图3中像素阵列结构的平面结构示意图。
图5为图4中像素阵列结构沿着V-V线的截面结构示意图。
图6a至图6f为图4中像素阵列结构在制作过程中的平面结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图2为本发明其中一实施例中像素阵列结构的等效电路图，请参图2，该像素阵列结构包括m条扫描线G1～Gm(图中仅示意四条扫描线G1～G4)、n条数据线D1～Dn(图中仅示意十六条数据线D1～D16)以及由该m条扫描线和该n条数据线相互交叉限定形成的多个子像素(sub-pixel)SP，所述多个子像素SP以矩阵方式排列成多行与多列。
上下每相邻两行子像素SP，其中一行子像素SP中位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x+2)相连，另一行子像素SP中位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x-1)相连，其中m、n、x为正整数，且2≤x≤(n-2)。
具体地，在本实施例中，针对奇数行(第1、3、5、7、…行)的子像素SP，位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x+2)相连；针对偶数行(第2、4、6、8、…行)的子像素SP，位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x-1)相连。如图2所示，第1行和第3行的子像素SP中，位于相邻两条数据线D2、D3之间的子像素SP与数据线D4相连，位于相邻两条数据线D3、D4之间的子像素SP与数据线D5相连，其余类推；第2行和第4行的子像素SP中，位于相邻两条数据线D2、D3之间的子像素SP与数据线D1相连，位于相邻两条数据线D3、D4之间的子像素SP与数据线D2相连，其余类推。
图3为本发明另一实施例中像素阵列结构的等效电路图，请参图3，在该另一实施例中，针对偶数行(第2、4、6、8、…行)的子像素SP，位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x+2)相连；针对奇数行(第1、3、5、7、…行)的子像素SP，位于相邻两条数据线Dx、D(x+1)之间的子像素SP与数据线D(x-1)相连。如图3所示，第2行和第4行的子像素SP中，位于相邻两条数据线D2、D3之间的子像素SP与数据线D4相连，位于相邻两条数据线D3、D4之间的子像素SP与数据线D5相连，其余类推；第1行和第3行的子像素SP中，位于相邻两条数据线D2、D3之间的子像素SP与数据线D1相连，位于相邻两条数据线D3、D4之间的子像素SP与数据线D2相连，其余类推。
在上述实施例中，该多个子像素SP排列成n-3列并位于数据线D2与数据线D(n-1)之间，两条数据线D1、D2之间以及两条数据线D(n-1)、Dn之间未设置子像素SP。换言之，该n-3列子像素SP位于显示区，该两条数据线D1、D2之间以及该两条数据线D(n-1)、Dn之间的区域位于显示区外(即位于显示面板周边的非显示区)。
在上述实施例中，子像素SP包括红色(R)、绿色(G)和蓝色(B)子像素，位于相邻两条数据线Dx、D(x+1)之间的一列子像素SP均为同一颜色的子像素。例如，位于相邻两条数据线D2、D3之间的一列子像素SP均为R子像素，位于相邻两条数据线D3、D4之间的一列子像素SP均为G子像素，位于相邻两条数据线D4、D5之间的一列子像素SP均为B子像素。而且每一条数据线上只连接同一颜色的子像素，如数据线D1只连接R子像素，数据线D2只连接G子像素，数据线D3只连接B子像素，数据线D4只连接R子像素，数据线D5只连接G子像素，数据线D6只连接B子像素。因此，显示纯色画面时整个显示面板中只需占三分之一数量的数据线开启，例如显示红色画面时只需数据线D1、D4、D7、…开启，从而在显示纯色画面时更省功耗。
图4为图3中像素阵列结构的平面结构示意图，图5为图4中像素阵列结构沿着V-V线的截面结构示意图，请结合图2至图5，该像素阵列结构还包括多个TFT 30，每个子像素SP通过一个TFT 30与对应的扫描线和数据线相连。每个TFT 30包括栅极31、半导体层32、源极33和漏极34(参图6a至图6f)，每个TFT 30的栅极31与对应的扫描线相连，每个TFT 30的漏极34与对应子像素SP内的像素电极27相连，每个TFT 30的源极33跨过一条数据线并与对应的数据线相连，每个TFT 30的源极33与被跨过的数据线之间相交叠且两者之间设有绝缘层24。
本发明实施例还提供一种显示面板，包括上述的像素阵列结构。该像素阵列结构可制作在一薄膜晶体管阵列基板上，该薄膜晶体管阵列基板可与一彩色滤光片基板搭配制成该显示面板，该显示面板具体可以是液晶显示面板，在该薄膜晶体管阵列基板与该彩色滤光片基板之间还设置有液晶层。
图6a至图6f为图4中像素阵列结构在制作过程中的平面结构示意图，请参图6a至图6f，本发明实施例还提供一种上述像素阵列结构的制作方法，包括如下步骤：
如图6a所示，在衬底基板20上通过溅射等方法制作第一金属层21，对该第一金属层21进行图案化(如通过蚀刻工艺)以形成各扫描线和各TFT 30的栅极31，其中栅极31可以是扫描线的一部分；
然后，在衬底基板20上通过PECVD等方法制作栅绝缘层22，以覆盖各扫描线和各TFT 30的栅极31；
如图6b所示，在栅绝缘层22上通过PECVD等方法制作一层半导体薄膜，对该半导体薄膜进行图案化(如通过蚀刻工艺)以在对应各TFT 30的栅极31的位置制作半导体层32；
如图6c所示，在栅绝缘层22上通过溅射等方法制作第二金属层23，对该第二金属层23进行图案化(如通过蚀刻工艺)以形成位于奇数位的各数据线(即D1、D3、D5、D7、…)以及与这些奇数位的数据线相连的各TFT 30的源极33和漏极34；
如图6d所示，在栅绝缘层22上通过PECVD等方法制作一层绝缘薄膜，对该绝缘薄膜进行图案化(如通过曝光显影制程或蚀刻工艺)以在每个TFT 30的源极33与被跨过的数据线之间形成绝缘层24，该绝缘层24可以采用有机绝缘材料(如光阻)或无机绝缘材料(如氧化硅、氮化硅)；
如图6e所示，在栅绝缘层22上通过溅射等方法制作第三金属层25，对该第三金属层25进行图案化(如通过蚀刻工艺)以形成位于偶数位的各数据线(即D2、D4、D6、D8、…)以及与这些偶数位的数据线相连的各TFT 30的源极33和漏极34，由于在每个TFT 30的源极33与被跨过的数据线之间形成有绝缘层24，因此每个TFT 30在跨过对应的数据线时，不会与被跨过的数据线之间发生短路；
如图6f所示，在栅绝缘层22上制作绝缘保护层26，以覆盖各数据线和各TFT 30的源极33和漏极34，对该绝缘保护层26进行图案化(如通过蚀刻工艺)以在与每个TFT 30的漏极34相对应的位置形成穿孔261；
进一步地，在绝缘保护层26上通过溅射等方法制作一层透明导电材料层(如ITO)，对该透明导电材料层进行图案化(如通过蚀刻工艺)以形成多个像素电极27，每个像素电极27填入对应的穿孔261中与对应的TFT 30的漏极34导电连接。
在另一实施例中，上述制作方法中在对该第二金属层23进行图案化(如通过蚀刻工艺)时也可以先制作位于偶数位的各数据线(即D2、D4、D6、D8、…)以及与这些偶数位的数据线相连的各TFT 30的源极33和漏极34，然后在对该第三金属层25进行图案化(如通过蚀刻工艺)时再制作位于奇数位的各数据线(即D1、D3、D5、D7、…)以及与这些奇数位的数据线相连的各TFT 30的源极33和漏极34。
上述实施例提供的像素阵列结构，通过巧妙安排各子像素与各数据线之间的连接关系，使显示面板可以利用列反转(column inversion)的驱动方式实现点反转(dotinversion)的显示效果，可以降低显示面板的整体功耗，提高画面的显示品质；同时，每一条数据线上只连接同一颜色的子像素，显示纯色画面时整个显示面板中只需占三分之一数量的数据线开启，从而在显示纯色画面时更省功耗。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种像素阵列结构，包括：
m条扫描线；
n条数据线；
多个子像素，由该m条扫描线和该n条数据线相互交叉限定形成，以矩阵方式排列成多行与多列；
其特征在于，
上下每相邻两行子像素，其中一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连，另一行子像素中位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连；其中，m、n、x为正整数，且2≤x≤(n-2)。
2.根据权利要求1所述的像素阵列结构，其特征在于，针对奇数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连；针对偶数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连。
3.根据权利要求1所述的像素阵列结构，其特征在于，针对偶数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x+2)相连；针对奇数行的子像素，位于相邻两条数据线Dx、D(x+1)之间的子像素与数据线D(x-1)相连。
4.根据权利要求1所述的像素阵列结构，其特征在于，该多个子像素排列成n-3列并位于数据线D2与数据线D(n-1)之间，两条数据线D1、D2之间以及两条数据线D(n-1)、Dn之间未设置子像素。
5.根据权利要求1所述的像素阵列结构，其特征在于，位于相邻两条数据线Dx、D(x+1)之间的一列子像素均为同一颜色的子像素。
6.根据权利要求1所述的像素阵列结构，其特征在于，该像素阵列结构还包括多个TFT，每个子像素通过一个TFT与对应的扫描线和数据线相连。
7.根据权利要求6所述的像素阵列结构，其特征在于，每个TFT的栅极与对应的扫描线相连，每个TFT的漏极与对应子像素SP内的像素电极相连，每个TFT的源极跨过一条数据线并与对应的数据线相连，每个TFT的源极与被跨过的数据线之间相交叠且两者之间设有绝缘层。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的像素阵列结构。
9.一种如权利要求1至7任一项所述的像素阵列结构的制作方法，其特征在于，包括如下步骤：
在衬底基板上制作各扫描线和各TFT的栅极；
制作覆盖各扫描线和各TFT的栅极的栅绝缘层；
制作各TFT的半导体层；
制作位于奇数位的各数据线以及与这些奇数位的数据线相连的各TFT的源极和漏极；
在每个TFT的源极与被跨过的数据线之间制作绝缘层；
制作位于偶数位的各数据线以及与这些偶数位的数据线相连的各TFT的源极和漏极；
制作覆盖各数据线和各TFT的源极和漏极的绝缘保护层，以及在该绝缘保护层中与每个TFT的漏极相对应的位置制作穿孔；
制作多个像素电极，每个像素电极填入对应的穿孔中与对应的TFT的漏极导电连接。
10.一种如权利要求1至7任一项所述的像素阵列结构的制作方法，其特征在于，包括如下步骤：
在衬底基板上制作各扫描线和各TFT的栅极；
制作覆盖各扫描线和各TFT的栅极的栅绝缘层；
制作各TFT的半导体层；
制作位于偶数位的各数据线以及与这些偶数位的数据线相连的各TFT的源极和漏极；
在每个TFT的源极与被跨过的数据线之间制作绝缘层；
制作位于奇数位的各数据线以及与这些奇数位的数据线相连的各TFT的源极和漏极；
制作覆盖各数据线和各TFT的源极和漏极的绝缘保护层，以及在该绝缘保护层中与每个TFT的漏极相对应的位置制作穿孔；
制作多个像素电极，每个像素电极填入对应的穿孔中与对应的TFT的漏极导电连接。
CN201611047194.6A 2016-11-22 2016-11-22 像素阵列结构及其制作方法和显示面板 Active CN106444194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611047194.6A CN106444194B (zh) 2016-11-22 2016-11-22 像素阵列结构及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611047194.6A CN106444194B (zh) 2016-11-22 2016-11-22 像素阵列结构及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN106444194A true CN106444194A (zh) 2017-02-22
CN106444194B CN106444194B (zh) 2019-07-12

Family

ID=58218346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611047194.6A Active CN106444194B (zh) 2016-11-22 2016-11-22 像素阵列结构及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN106444194B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450225A (zh) * 2017-09-22 2017-12-08 昆山龙腾光电有限公司 显示面板及显示装置
CN110853595A (zh) * 2019-12-04 2020-02-28 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090047691A (ko) * 2007-11-08 2009-05-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR20110064114A (ko) * 2009-12-07 2011-06-15 엘지디스플레이 주식회사 액정표시장치
CN202837748U (zh) * 2012-06-25 2013-03-27 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN104090440A (zh) * 2014-06-30 2014-10-08 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
CN104317124A (zh) * 2014-11-05 2015-01-28 京东方科技集团股份有限公司 阵列基板、像素驱动方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090047691A (ko) * 2007-11-08 2009-05-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR20110064114A (ko) * 2009-12-07 2011-06-15 엘지디스플레이 주식회사 액정표시장치
CN202837748U (zh) * 2012-06-25 2013-03-27 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN104090440A (zh) * 2014-06-30 2014-10-08 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
CN104317124A (zh) * 2014-11-05 2015-01-28 京东方科技集团股份有限公司 阵列基板、像素驱动方法和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450225A (zh) * 2017-09-22 2017-12-08 昆山龙腾光电有限公司 显示面板及显示装置
CN107450225B (zh) * 2017-09-22 2020-03-24 昆山龙腾光电股份有限公司 显示面板及显示装置
CN110853595A (zh) * 2019-12-04 2020-02-28 厦门天马微电子有限公司 一种显示面板及显示装置
CN110853595B (zh) * 2019-12-04 2022-03-29 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN106444194B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN106444196A (zh) 像素排列结构、显示面板及制作方法
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
US8207924B2 (en) Display device
CN104820325B (zh) 薄膜晶体管液晶显示器及阵列基板
WO2019134613A1 (zh) 显示装置
WO2018054137A1 (zh) 像素阵列、显示面板、显示装置
CN105243980B (zh) 薄膜晶体管阵列基板、显示面板及检测纯色画面的方法
CN106409208B (zh) 一种阵列基板及其制造方法、以及显示装置
CN105446034A (zh) 双扫描线像素阵列结构、显示面板、显示装置及驱动方法
WO2019119580A1 (zh) 一种显示面板、显示装置及驱动方法
US7990497B2 (en) Active matrix type display device with different distances from pixel electrodes and gate lines
CN105158997A (zh) 薄膜晶体管阵列基板
WO2019134614A1 (zh) 显示装置
JPH11337911A (ja) 液晶表示素子
WO2019134616A1 (zh) 显示装置
WO2019119579A1 (zh) 一种显示面板、显示装置及驱动方法
WO2019119582A1 (zh) 一种显示面板、显示装置及驱动方法
CN104280938A (zh) 彩色显示面板及显示装置
WO2022057027A1 (zh) 一种阵列基板及液晶显示面板
CN107272290A (zh) 一种阵列基板以及显示面板
CN106710538A (zh) 阵列基板及其像素驱动方法、显示面板、显示装置
CN105022198A (zh) Z反转类型显示装置和制造该z反转类型显示装置的方法
WO2019192082A1 (zh) 一种液晶显示器
CN107422557A (zh) 一种rgbw液晶面板
CN104155821B (zh) Tft阵列基板及其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Patentee after: Kunshan Longteng Au Optronics Co

Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Patentee before: Kunshan Longteng Optronics Co., Ltd.