CN106409192A - 显示面板电路模块及其测试方法 - Google Patents

Abstract

本发明涉及一种显示面板电路模块及其测试方法，显示面板电路模块包含多个第一像素线路、第二像素线路、第一测试线路以及第二测试线路。其中，多个第一像素线路耦接于多个第一像素，第二像素线路耦接于多个第二像素，第一测试线路通过多个第一交换层与多个第一像素线路电连接，第二测试线路通过第二交换层与第二像素线路电连接。

Description

显示面板电路模块及其测试方法

技术领域

本发明有关一种显示面板电路模块及其测试方法，具体而言，特别是一种具有单一交换层的显示面板电路模块及其测试方法。

背景技术

随着科技的进步，显示设备的需求也日益增加，凡是需要呈现画面与文字信号的输出装置，例如显示器、手机等电子装置都具有面板的结构。在显示面板中一个影像的输出是由许多具不同颜色及明亮度的像素(pixel)所构成，且每一像素中包括有红(R)、绿(G)及蓝(B)三个子像素(sub-pixel)，而相邻二子像素之间的最短距离即所谓的间距(pitch)，当间距越小时，显示器的画面将越为清晰。

在做晶片接合(IC bonding)前测试像素是否有缺陷时，主要是将像素个别耦接至测试线路上做测试，如图1所示，显示面板1上具有多个像素P，像素P中包含红(Red)、绿(Green)及蓝(Blue)三个子像素，三种子像素分别耦接至测试线路T上进行测试，而中间通过交换层S进行导通，交换层S例如是利用两线路间贯孔(via)上的氧化铟锡(Indium Tin Oxide,ITO)进行导通。

然而，在电路布局上来看，因为线路较密集的缘故，使得交换层S的面积过小，并且彼此之间的间距也过小。如此一来，不但容易受到静电的影响，且当受到静电击伤时，过小面积的交换层S很容易产生无法驱动的问题。

发明内容

有鉴于此，本发明的一实施例提供一种显示面板电路模块，包含多个第一像素线路、第二像素线路、第一测试线路以及第二测试线路。其中，多个第一像素线路耦接于多个第一像素，第二像素线路耦接于多个第二像素，第一测试线路通过多个第一交换层与多个第一像素线路电连接，第二测试线路通过第二交换层与第二像素线路电连接。

于此实施例中，第二交换层较多个第一交换层更靠近面板边缘。

于此实施例中，第二像素线路包括与第二测试线路电连接的主线路，以及多个连接主线路与多个第二像素的副线路，其中多个第一像素线路及副线路为数据线路或闸极线路。

于其他实施例中，多个第一像素线路及第二像素线路为数据线路或闸极线路。

本发明的另一实施例，显示面板电路模块还包含多个第三像素线路，耦接多个第三像素，以及第三测试线路。第三测试线路通过多个第三交换层与多个第三像素线路电连接。

本发明的另一实施例，显示面板电路模块还包含第三像素线路、多个第三像素以及第三测试线路。第三像素线路包括主线路以及多个与主线路及多个第三像素连接的副线路，其中第三测试线路通过第三交换层与主线路电连接。

本发明的另一实施例，显示面板电路模块还包含多个第四像素线路，耦接多个第四像素，以及第四测试线路。其中第四测试线路通过多个第四交换层与多个第四像素线路电连接。

本发明的另一实施例，显示面板电路模块还包含第四像素线路、多个第四像素以及第四测试线路。第四像素线路包括主线路及多个与主线路及多个第四像素连接的副线路，其中第四测试线路通过第四交换层与主线路电连接。

本发明的另一实施例提供一种测试显示面板电路模块的方法，包含下列步骤：(S1)提供第一测试信号依序经由一第一测试线路、多个连接该第一测试线路的第一交换层、多个分别连接该多个第一交换层的第一像素线路，传递至多个与该多个第一像素线路耦接的第一像素；以及(S2)提供第二测试信号依序经由一第二测试线路、一连接第二测试线路的第二交换层、一连接该第二交换层的第二像素线路，传递至多个与该第二像素线路耦接的第二像素。

于此实施例中，第二像素线路包括与第二交换层连接的主线路，以及多个与主线路及多个第二像素连接的副线路。第二测试信号通过主线路及副线路传递至多个第二像素。

相较于现有技术，本发明的“显示面板电路模块及其测试方法”，改变测试线路与像素线路交换层的布设方式，使其包含仅具有单一交换层的测试线路，由以增加其他测试线路交换层的面积与间距，能够有效避免表面遭静电击伤时所导致无法驱动的问题。

附图说明

图1为现有的面板测试示意图。

图2A为本发明的一实施例示意图。

图2B为本发明的另一实施例示意图。

图3A为本发明的另一实施例示意图。

图3B为图3A与图1的比较示意图。

图3C为本发明的另一实施例示意图。

图4A为本发明的另一实施例示意图。

图4B为本发明的另一实施例示意图。

图5为本发明测试方法的实施例流程图。

主要组件符号说明

1 显示面板

11 第一像素线路

12 第二像素线路

13 第三像素线路

14 第四像素线路

121 主线路

122 副线路

131 主线路

132 副线路

141 主线路

142 副线路

S 交换层

S1 第一交换层

S2 第二交换层

S3 第三交换层

S4 第四交换层

T 测试线路

T1 第一测试线路

T2 第二测试线路

T3 第三测试线路

T4 第四测试线路

P 像素

P1 第一像素

P2 第二像素

P3 第三像素

P4 第四像素

具体实施方式

以下将以附图配合文字叙述公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。此外，为简化附图起见，一些公知的结构与元件在附图中将以简单示意的方式绘出。

请参阅图2A，显示面板电路模块较佳布设于显示面板1上，包含多个第一像素线路11、一个第二像素线路12、第一测试线路T1以及第二测试线路T2。多个第一像素线路11耦接于多个第一像素P1，第二像素线路12耦接于多个第二像素P2，第二像素线路12包含主线路121及多个连接该主线路121及多个第二像素P2的副线路122。第一像素P1和第二像素P2可以分别是不同颜色像素，以此实施例而言，第一像素P1可以是红色(Red)像素及蓝色(Blue)像素，第二像素P2可以是绿色(Green)像素，但不以此为限。第一测试线路T1通过多个第一交换层S1与多个第一像素线路11电连接，而第二测试线路T2通过一个第二交换层S2与第二像素线路12电连接，第一交换层S1与第二交换层S2可以利用贯孔(via)上的氧化铟锡(Indium TinOxide,ITO)进行导通，但不以此为限。

进一步来说，每一组第一像素P1通过第一像素线路11及第一交换层S1与第一测试线路T1耦接；而每一组第二像素P2则是分别通过第二像素线路12的副线路122连接至主线路121上，再通过主线路121与第二交换层S2耦接至第二测试线路T2。简单而言，第一测试线路T1会通过多组第一交换层S1与多个第一像素线路11电连接，而第二测试线路T2与第二像素线路12之间仅需要一个第二交换层S2做电连接，且第二交换层S2的布设位置会比第一交换层S1更靠近显示面板1的边缘。需说明的是，于此实施例中，多个第一像素线路11以及第二像素线路12为数据线路(data line)。

通过本实施例的设计，由于第二像素线路12至第二测试线路T2上仅设置单一个第二交换层S2，且第二交换层S2较靠近面板边缘，因此，所空出来的空间可提供第一交换层S1做运用。简单来看，于相同的空间下(虚线框所围之处)，因为第二交换层S2较靠近边缘，使得第一测试线路T1有空间能够下移，且能够让第一交换层S1的面积加大。于实际应用中，可以增加每个第一交换层S1的间距及/或面积，能够避免表面遭静电击伤时所导致无法驱动的问题。在其他较佳实施例中，如图2B所示，多个第一像素线路11以及第二像素线路12也可以是闸极线路(gate line)。于此情况下，可以将偶数列像素视为第一像素，并将奇数列像素视为第二像素。本发明的另一实施例，如图3A所示，显示面板电路模块包含多个第一像素线路11、一个第二像素线路12、多个第三像素线路13、第一测试线路T1、第二测试线路T2以及第三测试线路T3。多个第一像素线路11耦接于多个第一像素P1；第二像素线路12耦接于多个第二像素P2，第二像素线路12包含主线路121及多个副线路122，每一组第二像素P2分别通过第二像素线路12的副线路122连接至主线路121上；多个第三像素P3分别与多个第三像素线路13耦接，再分别通过多个第三交换层S3与第三测试线路T3电连接。其中，相较于第一交换层S1及第三交换层S3来说，第二交换层S2更靠近显示面板的边缘。第一像素P1、第二像素P2以及第三像素P3可以分别是不同颜色像素，于此实施例中，第一像素P1、第二像素P2以及第三像素P3分别是红色(Red)像素、蓝色(Blue)像素以及绿色(Green)像素，但不以此为限。据此，可以增加第一测试线路T1与第三测试线路T3之间的间距，进一步能增加第一交换层S1及第三交换层S3的面积。

如图3B所示，图3B为图3A与图1的比较示意图。通过本实施例的设计，由于第二像素线路12至第二测试线路T2上仅设置单一个第二交换层S2，且第二交换层S2较靠近面板边缘，因此，所空出来的空间可提供第一测试线路T1、第一交换层S1、第三测试线路T3以及第三交换层S3做运用。简单来看，于相同的空间下(虚线框所围之处)，因为第二交换层S2较靠近边缘，使得第一测试线路T1及第三测试线路T3有空间能够下移，且能够让第一交换层S1及第三交换层S3面积加大。于实际应用中，可以增加每个第一交换层S1及第三交换层S3的间距及/或面积，能够有效地避免表面遭静电击伤时所导致无法驱动的问题。本发明的另一实施例，请参阅图3C。其架构与图3A的实施例大致相同，主要的差异是在于第三像素线路13包含主线路131及多个副线路132，每一组第三像素P3分别先通过副线路132连接至主线路131上，再通过主线路131与第三交换层S3耦接至第三测试线路T3。简单而言，第三测试线路T3与第三像素线路13之间也仅需要一个第三交换层S3做电连接即可。于此实施例中，第二交换层S2与第三交换层S3的布设位置可以仅其中之一比第一交换层S1更靠近显示面板边缘，也可以两者皆比第一交换层S1更靠近显示面板边缘，并无特定限制。类似地，图3A及图3C实施例的像素线路也可以是数据线路或闸极线路。

本发明的另一实施例，主要应用于具有四种像素的显示面板结构。如图4A所示，显示面板电路模块包含多个第一像素线路11、第二像素线路12、多个第三像素线路13、多个第四像素线路14、第一测试线路T1、第二测试线路T2、第三测试线路T3以及第四测试线路T4。多个第四像素P4分别耦接于多个第四像素线路14，再分别通过多个第四交换层S4与第四测试线路T4电连接。第一像素P1、第二像素P2、第三像素P3以及第四像素P4可以分别是不同颜色像素。其余像素、交换层及线路的连接方式如同图3A的实施例，在此不另行赘述。当然，本实施例的第三交换层S3也可以如图3B的实施例做相同的设计，特此说明。

值得一提的是，本实施例中的第四像素P4可以是白色(White)像素或黄色(Yellow)像素，但并不以此限制。

本发明的另一实施例，请参阅图4B。其架构与图4A的实施例大致相同，主要的差异是在于第四像素线路14包含主线路141及副线路142，每一组第四像素P4分别先通过多个副线路142连接至主线路141上，再通过主线路141与第四交换层S4耦接至第四测试线路T4。简单来说，第四测试线路T4与第四像素线路14之间仅需要通过一个第四交换层S4供电连接即可。

类似地，通过设置单一交换层的布设方式，在实际应用于包含四种像素的显示面板结构时，亦可增加交换层的面积及/或间距，能有效地避免静电击伤无法驱动的问题。

在上述各个实施例中，均可看到将多个像素透过一个包含主、副线路的像素线路及一个交换层连接至测试线路的布线方式。需说明的是，透过此种方式连接至测试线路的像素并未有任何限制，可任意选择。例如图2A的第一个实施例也可选择红色(Red)像素及蓝色(Blue)像素透过此种方式连接至测试线路。又例如图2B的第二实施例也可选择偶数列像素以此种方式连接至测试线路。综上，此种布线方式可依需求任意布设连接所选择的像素。

本发明的另一实施例，用于测试上述显示面板电路模块的方法，例如用于图2A的实施例，其步骤包含：(S1)提供第一测试信号依序经由一第一测试线路、多个连接该第一测试线路的第一交换层、多个分别连接该多个第一交换层的第一像素线路，传递至多个与该多个第一像素线路耦接的第一像素；以及(S2)提供第二测试信号依序经由一第二测试线路、一连接第二测试线路的第二交换层、一连接该第二交换层的第二像素线路，传递至多个与该第二像素线路耦接的第二像素。其电路布局架构已说明于图2A的实施例中，在此不另行赘述。当然，本领域技术人员应能将本实施例的测试方法用于其他实施例的电路架构上，其细节亦不在此另行说明。

需说明的是，本实施例中所述S1及S2步骤，可同时、部分同时，亦可有任意其他顺序，并未有任何限定。

相较于现有技术，本发明的“显示面板电路模块及其测试方法”，改变测试线路与像素线路交换层的布设方式，使其包含仅具有单一交换层的测试线路，由以增加其他测试线路交换层的面积与间距。进一步来说，令其中一组像素电路共接一条线路，再通过单一交换层连接测试线路进行测试，据此，原先所需多个交换层所占据的空间即空出来，可以提供其他测试线路上交换层的使用空间，进而能够有效避免表面遭静电击伤时所导致无法驱动的问题。

通过以上具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做各种更动与润饰。因此，本发明的保护范围当视前附的权利要求范围为准。

Claims (10)

1.一种显示面板电路模块，其特征在于，包含：

多个第一像素线路，耦接多个第一像素；

一第二像素线路，耦接多个第二像素；

一第一测试线路，通过多个第一交换层与该多个第一像素线路电连接；以及

一第二测试线路，通过一第二交换层与该第二像素线路电连接。

2.如权利要求1所述的显示面板电路模块，其特征在于，该第二交换层较该多个第一交换层更靠近面板边缘。

3.如权利要求1所述的显示面板电路模块，其特征在于，该第二像素线路包括与该第二测试线路电连接的一主线路，以及多个连接该主线路与该多个第二像素的副线路，该多个第一像素线路及副线路为数据线路或闸极线路。

4.如权利要求1所述的显示面板电路模块，其特征在于，该多个第一像素线路及该第二像素线路为数据线路或闸极线路。

5.如权利要求1所述的显示面板电路模块，其特征在于，还包含多个第三像素线路，耦接多个第三像素，以及一第三测试线路，该第三测试线路通过多个第三交换层与该多个第三像素线路电连接。

6.如权利要求1所述的显示面板电路模块，其特征在于，还包含一第三像素线路、多个第三像素以及一第三测试线路，该第三像素线路包括一主线路以及多个与该主线路及该多个第三像素连接的副线路，其中该第三测试线路通过一第三交换层与该主线路电连接。

7.如权利要求5或6所述的显示面板电路模块，其特征在于，还包含多个第四像素线路，耦接多个第四像素，以及一第四测试线路，其中该第四测试线路通过多个第四交换层与该多个第四像素线路电连接。

8.如权利要求5或6所述的显示面板电路模块，其特征在于，还包含一第四像素线路、多个第四像素以及一第四测试线路，该第四像素线路包括一主线路及多个与该主线路及该多个第四像素连接的副线路，其中该第四测试线路通过一第四交换层与该主线路电连接。

9.一种测试显示面板电路模块的方法，其特征在于，包含：

(S1)提供第一测试信号依序经由一第一测试线路、多个连接该第一测试线路的第一交换层、多个分别连接该多个第一交换层的第一像素线路，传递至多个与该多个第一像素线路耦接的第一像素；以及

(S2)提供第二测试信号依序经由一第二测试线路、一连接第二测试线路的第二交换层、一连接该第二交换层的第二像素线路，传递至多个与该第二像素线路耦接的第二像素；

其中，S1及S2可同时、部分同时，或为其他任意次序。

10.如权利要求9所述的测试显示面板电路模块的方法，其特征在于，该第二像素线路包括一与该第二交换层连接的主线路，以及多个与该主线路及该多个第二像素连接的副线路，该第二测试信号通过该主线路及该副线路传递至该多个第二像素。