CN106385281A - 一种实现光纤通道链路恢复协议的方法及链路恢复模块 - Google Patents

一种实现光纤通道链路恢复协议的方法及链路恢复模块 Download PDF

Info

Publication number
CN106385281A
CN106385281A CN201610797142.4A CN201610797142A CN106385281A CN 106385281 A CN106385281 A CN 106385281A CN 201610797142 A CN201610797142 A CN 201610797142A CN 106385281 A CN106385281 A CN 106385281A
Authority
CN
China
Prior art keywords
state
described port
port
receive
trigger condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610797142.4A
Other languages
English (en)
Inventor
尚震
杨水华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Watertek Information Technology Co Ltd
Original Assignee
Beijing Watertek Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Watertek Information Technology Co Ltd filed Critical Beijing Watertek Information Technology Co Ltd
Priority to CN201610797142.4A priority Critical patent/CN106385281A/zh
Publication of CN106385281A publication Critical patent/CN106385281A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/03—Arrangements for fault recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种实现光纤通道链路恢复协议的方法及链路恢复模块，包括：按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。本发明实施例通过生成的状态转换映射信息，实现了链路恢复的设计。

Description

一种实现光纤通道链路恢复协议的方法及链路恢复模块
技术领域
本文涉及但不限于光纤通道(FC，Fibre Channel)总线协议技术，尤指一种实现光纤通道链路恢复协议的方法及链路恢复模块。
背景技术
目前，国内光纤通道(FC，Fibre Channel)总线协议的多种应用已逐渐展开，并呈上升趋势。尤其是军用领域方面，航空航天系统都开始为下一代新型航天器考虑具备更高带宽、更高可靠性、更好抗辐噪性能、多上层协议并行使用的通讯主干网络。据近两年的市场调研与客户反馈，光纤通道-航空电子环境-匿名订户消息传输通讯协议(FC-AE-ASM)通讯协议与光纤通道-航空电子环境-时分制指令/响应式多路传输通讯协议(FC-AE-1553)通讯协议会成为科研院所主要采用的航空航天总线通讯协议形式。其中，航空系统已基本定型采用FC-AE-ASM通讯协议，而航天系统更倾向于使用FC-AE-1553通讯协议。
FC总线是一种全双工高速串行总线，传输介质一般采用波长850纳米(nm)或1310nm的多模、单模光纤，端口传输速率最高可达8吉比特(Gbps)以上。为了保证超高速传输下的数据传输质量，高速串行总线一般采用数据编码的形式将时钟分量调制进链路上的字符串(如：8比特(B)/10B编码)。同时，为了实时维护接收端的接收同步时钟，或为使链路具备热插拔能力，发送端也会在非数据传输阶段不间断的发送有规律的填充字符。FC总线协议采用的就是一种名为“链路恢复原语序列”的填充字符系统。
实现FC总线协议栈的设备，一般都会包含链路恢复模块，用于产生恢复原语序列；主要包含以下功能：1、FC总线链路的上电自动初始化；2、链路空闲状态下的接收端接收同步时钟保持；3、链路物理连接器热插拔后的链路自动恢复；4、发送端或接收端，缓冲区信用值耗尽之后的自动复位；5、链路失步或超时后的自动恢复；6、链路故障的自动诊断。
目前，国内只有少数几家科研院所与科技公司具备设计研制FC总线协议相关设备的能力；而关于链路恢复模块的设计方法目前尚未公开，无法为相关设计提供实用的链路恢复模块。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种实现光纤通道链路恢复协议的方法及链路恢复模块，能够实现链路恢复方案的设计。
本发明实施例提供了一种实现光纤通道链路恢复协议的方法，包括：
按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
可选的，所述端口现态包括：无关N.C、活动状态AC、链路复位发送状态LR1、链路复位接收状态LR2、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态LF2、链路离线发送状态OL1、链路离线接收状态OL2、和/或等待链路离线状态OL3。
可选的，所述触发条件包括：接收到链路复位LR、接收到链路复位响应LRR、接收到链路失效NOS、接收到链路离线OLS、接收到休闲态Idle、接收到光纤通道FC帧、链路接收超时、信号丢失、接收到接收机准备好R_RDY、同步丢失超时、在OL1状态下小于或等于5毫秒ms和/或、在OL1状态下大于5毫秒ms且小于系统指定的接收机或发送机超时时间值R_T_TOV下相关条件；其中，所述在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到Idle、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
可选的，所述端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1。
可选的，所述端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
可选的，所述生成状态转换映射信息包括：
所述端口现态为N.C时，所述端口次态为OL1，所述端口输出为N.C；
所述端口现态为AC，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到Idle或FC帧时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR1，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到R_RDY时，所述端口次态为LR1，所述端口输出为LR；
所述端口现态为LR2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LRR；
所述端口现态为LR3，所述触发条件为接收到LR时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为Idle；
所述端口现态为LF1，所述触发条件为接收到NOS时，所述端口次态为LR2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为信号丢失、所述同步丢失超时或链路接收超时，所述端口次态为LF1，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到LRR、NOS或Idle时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于R_T_TOV时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，所述端口次态为LF2，所述端口输出为OLS；
端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，端口次态为OL1，所述端口输出为OLS；
端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，所述端口次态为LR1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，所述端口次态为OL2，所述端口输出为OLS；
所述端口现态为OL2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到OLS或Idle时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为同步丢失超时或信号丢失时，所述端口次态为OL3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为OL3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到Idle时，所述端口次态为OL3，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到LR或LRR时，所述端口次态为LF1，所述端口输出为NOS。
可选的，所述生成状态转换映射信息包括通过Verilog或超高速集成电路硬件描述语言VHDL编辑生成所述状态转换映射信息。
本发明实施例还提供一种链路恢复模块，包括：
生成单元，用于按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
获得及输出单元，用于将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
可选的，所述端口现态包括：无关N.C、活动状态AC、链路复位发送状态LR1、链路复位接收状态LR2、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态LF2、链路离线发送状态OL1、链路离线接收状态OL2、和/或等待链路离线状态OL3。
可选的，所述触发条件包括：接收到链路复位LR、接收到链路复位响应LRR、接收到链路失效NOS、接收到链路离线OLS、接收到休闲态Idle、接收到光纤通道FC帧、链路接收超时、信号丢失、接收到接收机准备好R_RDY、同步丢失超时、在OL1状态下小于或等于5毫秒ms和/或、在OL1状态下大于5毫秒ms且小于系统指定的接收机或发送机超时时间值R_T_TOV下相关条件；其中，所述在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到Idle、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
可选的，所述端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1。
可选的，所述端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
可选的，所述生成单元具体用于，按照以下对应关系生成所述状态转换映射信息：
所述端口现态为N.C时，所述端口次态为OL1，所述端口输出为N.C；
所述端口现态为AC，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到NOS时，所述端口次态为LF2，端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到Idle或FC帧时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR1，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到R_RDY时，所述端口次态为LR1，所述端口输出为LR；
所述端口现态为LR2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LRR；
所述端口现态为LR3，所述触发条件为接收到LR时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为Idle；
所述端口现态为LF1，所述触发条件为接收到NOS时，所述端口次态为LR2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为信号丢失、所述同步丢失超时或链路接收超时，所述端口次态为LF1，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到LRR、NOS或Idle时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于R_T_TOV时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，所述端口次态为LF2，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，所述端口次态为OL1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，所述端口次态为LR1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，所述端口次态为OL2，所述端口输出为OLS；
所述端口现态为OL2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到OLS或Idle时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为同步丢失超时或信号丢失时，所述端口次态为OL3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为OL3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到Idle时，所述端口次态为OL3，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到LR或LRR时，所述端口次态为LF1，所述端口输出为NOS。
可选的，所述生成单元具体用于，通过Verilog或超高速集成电路硬件描述语言VHDL编辑生成所述状态转换映射信息。
与相关技术相比，本发明实施例的技术方案包括：按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。本发明实施例通过生成的状态转换映射信息，实现了链路恢复的设计。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
图1为本发明实施例实现光纤通道链路恢复协议的方法的流程图；
图2为本发明实施例链路恢复模块的结构框图；
图3为本发明应用示例的方法示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为本发明实施例实现光纤通道链路恢复协议的方法的流程图，如图1所示，包括：
步骤100、按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
可选的，端口现态包括：无关(N.C)、活动状态(AC)、链路复位LR发送状态(LR1)、LR接收状态(LR2)、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态(LF2)、链路离线发送状态(OL1)、链路离线接收状态(OL2)、和/或等待链路离线状态(OL3)。
可选的，触发条件包括：接收到LR、接收到链路复位响应(LRR)、接收到链路失效(NOS)、接收到链路离线(OLS)、接收到休闲态(Idle)、接收到光纤通道(FC)帧、链路接收超时、信号丢失、接收到接收机准备好(R_RDY)、同步丢失超时、在OL1状态下小于或等于5毫秒(ms)和/或、在OL1状态下大于5ms且小于系统指定的接收机或发送机超时时间值(R_T_TOV)下相关条件；其中，在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到休闲态(Idle)、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
可选的，端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1。
端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
可选的，生成状态转换映射信息包括：
端口现态为N.C时，端口次态为OL1，端口输出为N.C；
端口现态为AC，触发条件为接收到LR时，端口次态为LR2，端口输出为Idle；
端口现态为AC，触发条件为接收到LRR时，端口次态为LR3，端口输出为Idle；
端口现态为AC，触发条件为接收到NOS时，端口次态为LF2，端口输出为Idle；
端口现态为AC，触发条件为接收到OLS时，端口次态为OL2，端口输出为Idle；
端口现态为AC，触发条件为接收到Idle或FC帧时，端口次态为AC，端口输出为Idle；
端口现态为LR1，触发条件为接收到LR时，端口次态为LR2，端口输出为LR；
端口现态为LR1，触发条件为接收到LRR时，端口次态为LR3，端口输出为LR；
端口现态为LR1，触发条件为接收到NOS时，端口次态为LF2，端口输出为LR；
端口现态为LR1，触发条件为接收到OLS时，端口次态为OL2，端口输出为LR；
端口现态为LR1，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为LR；
端口现态为LR1，触发条件为接收到R_RDY时，端口次态为LR1，端口输出为LR；
端口现态为LR2，触发条件为接收到LR时，端口次态为LR2，端口输出为LRR；
端口现态为LR2，触发条件为接收到LRR时，端口次态为LR3，端口输出为LRR；和/或，
端口现态为LR2，触发条件为接收到NOS时，端口次态为LF2，端口输出为LRR；
端口现态为LR2，触发条件为接收到OLS时，端口次态为OL2，端口输出为LRR；
端口现态为LR2，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为LRR；
端口现态为LR3，触发条件为接收到LR时，端口次态为AC，端口输出为Idle；
端口现态为LR3，触发条件为接收到LRR时，端口次态为LR3，端口输出为Idle；
端口现态为LR3，触发条件为接收到NOS时，端口次态为LF2，端口输出为Idle；
端口现态为LR3，触发条件为接收到OLS时，端口次态为OL2，端口输出为Idle；
端口现态为LR3，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为Idle；
端口现态为LF1，触发条件为接收到NOS时，端口次态为LR2，端口输出为NOS；
端口现态为LF1，触发条件为接收到OLS时，端口次态为OL2，端口输出为NOS；
端口现态为LF1，触发条件为信号丢失、同步丢失超时或链路接收超时，端口次态为LF1，端口输出为NOS；
端口现态为LF1，触发条件为接收到LRR、NOS或Idle时，端口次态为LF2，端口输出为NOS；
端口现态为OL1，触发条件为在OL1状态下大于R_T_TOV时，端口次态为OL3，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，端口次态为LF2，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，端口次态为OL1，端口输出为OLS；
端口现态为OL1，触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，端口次态为LR1，端口输出为OLS；
端口现态为OL1，触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，端口次态为OL3，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，端口次态为OL2，端口输出为OLS；
端口现态为OL2，触发条件为接收到NOS时，端口次态为LF2，端口输出为LR；
端口现态为OL2，触发条件为接收到OLS或Idle时，端口次态为OL2，端口输出为LR；
端口现态为OL2，触发条件为同步丢失超时或信号丢失时，端口次态为OL3，端口输出为LR；
端口现态为OL2，触发条件为接收到LRR时，端口次态为LR3，端口输出为LR；
端口现态为OL2，触发条件为接收到LR时，端口次态为LR2，端口输出为LR；
端口现态为OL3，触发条件为接收到NOS时，端口次态为LF2，端口输出为NOS；
端口现态为OL3，触发条件为接收到OLS时，端口次态为OL2，端口输出为NOS；
端口现态为OL3，触发条件为接收到Idle时，端口次态为OL3，端口输出为NOS；
端口现态为OL3，触发条件为接收到LR或LRR时，端口次态为LF1，端口输出为NOS。
可选的，生成状态转换映射信息包括通过Verilog(Verilog是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能)或超高速集成电路硬件描述语言(VHDL)编辑生成状态转换映射信息。
步骤101、将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
本发明实施例光纤通道的链路恢复的方法，通过生成的状态转换映射信息，实现了光纤通道链路恢复的设计。
图2为本发明实施例链路恢复模块的结构框图，如图2所示，包括：
生成单元，用于按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
可选的，端口现态包括：无关(N.C)、活动状态(AC)、链路复位LR发送状态(LR1)、LR接收状态(LR2)、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态(LF2)、链路离线发送状态(OL1)、链路离线接收状态(OL2)、和/或等待链路离线状态(OL3)。
可选的，触发条件包括：接收到LR、接收到链路复位响应(LRR)、接收到链路失效(NOS)、接收到链路离线(OLS)、接收到休闲态(Idle)、接收到光纤通道(FC)帧、链路接收超时、信号丢失、接收到接收机准备好(R_RDY)、同步丢失超时、在OL1状态下小于或等于5毫秒(ms)和/或、在OL1状态下大于5ms且小于系统指定的接收机或发送机超时时间值(R_T_TOV)下相关条件；其中，在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到休闲态(Idle)、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
可选的，端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1；
端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
可选的，生成单元具体用于，按照以下对应关系生成状态转换映射信息：
端口现态为N.C时，端口次态为OL1，端口输出为N.C；
端口现态为AC，触发条件为接收到LR时，端口次态为LR2，端口输出为Idle；
端口现态为AC，触发条件为接收到LRR时，端口次态为LR3，端口输出为Idle；
端口现态为AC，触发条件为接收到NOS时，端口次态为LF2，端口输出为Idle；
端口现态为AC，触发条件为接收到OLS时，端口次态为OL2，端口输出为Idle；
端口现态为AC，触发条件为接收到Idle或FC帧时，端口次态为AC，端口输出为Idle；
端口现态为LR1，触发条件为接收到LR时，端口次态为LR2，端口输出为LR；
端口现态为LR1，触发条件为接收到LRR时，端口次态为LR3，端口输出为LR；
端口现态为LR1，触发条件为接收到NOS时，端口次态为LF2，端口输出为LR；
端口现态为LR1，触发条件为接收到OLS时，端口次态为OL2，端口输出为LR；
端口现态为LR1，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为LR；
端口现态为LR1，触发条件为接收到R_RDY时，端口次态为LR1，端口输出为LR；
端口现态为LR2，触发条件为接收到LR时，端口次态为LR2，端口输出为LRR；
端口现态为LR2，触发条件为接收到LRR时，端口次态为LR3，端口输出为LRR；和/或，
端口现态为LR2，触发条件为接收到NOS时，端口次态为LF2，端口输出为LRR；
端口现态为LR2，触发条件为接收到OLS时，端口次态为OL2，端口输出为LRR；
端口现态为LR2，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为LRR；
端口现态为LR3，触发条件为接收到LR时，端口次态为AC，端口输出为Idle；
端口现态为LR3，触发条件为接收到LRR时，端口次态为LR3，端口输出为Idle；
端口现态为LR3，触发条件为接收到NOS时，端口次态为LF2，端口输出为Idle；
端口现态为LR3，触发条件为接收到OLS时，端口次态为OL2，端口输出为Idle；
端口现态为LR3，触发条件为链路接收超时或信号丢失时，端口次态为LF1，端口输出为Idle；
端口现态为LF1，触发条件为接收到NOS时，端口次态为LR2，端口输出为NOS；
端口现态为LF1，触发条件为接收到OLS时，端口次态为OL2，端口输出为NOS；
端口现态为LF1，触发条件为信号丢失、同步丢失超时或链路接收超时，端口次态为LF1，端口输出为NOS；
端口现态为LF1，触发条件为接收到LRR、NOS或Idle时，端口次态为LF2，端口输出为NOS；
端口现态为OL1，触发条件为在OL1状态下大于R_T_TOV时，端口次态为OL3，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，端口次态为LF2，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，端口次态为OL1，端口输出为OLS；
端口现态为OL1，触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，端口次态为LR1，端口输出为OLS；
端口现态为OL1，触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，端口次态为OL3，端口输出为OLS；
端口现态为OL1，触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，端口次态为OL2，端口输出为OLS；
端口现态为OL2，触发条件为接收到NOS时，端口次态为LF2，端口输出为LR；
端口现态为OL2，触发条件为接收到OLS或Idle时，端口次态为OL2，端口输出为LR；
端口现态为OL2，触发条件为同步丢失超时或信号丢失时，端口次态为OL3，端口输出为LR；
端口现态为OL2，触发条件为接收到LRR时，端口次态为LR3，端口输出为LR；
端口现态为OL2，触发条件为接收到LR时，端口次态为LR2，端口输出为LR；
端口现态为OL3，触发条件为接收到NOS时，端口次态为LF2，端口输出为NOS；
端口现态为OL3，触发条件为接收到OLS时，端口次态为OL2，端口输出为NOS；
端口现态为OL3，触发条件为接收到Idle时，端口次态为OL3，端口输出为NOS；
端口现态为OL3，触发条件为接收到LR或LRR时，端口次态为LF1，端口输出为NOS。
可选的，本发明实施例，生成单元具体用于，通过Verilog或VHDL编辑生成状态转换映射信息。
获得及输出单元，用于将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
以下通过应用示例对本发明方法进行清楚详细的说明，应用示例仅用于陈述本发明实施例，并不用于限定本发明的保护范围。
应用示例1
图3为本发明应用示例的协议栈架构示意图，如图3所示，包括：
光信号接收器接收到FC总线链路光信号后，转换为串行差分电信号，输出至现场可编程门阵列(FPGA，Field－Programmable Gate Array)内的接收部分逻辑模块(GTX-IN)；
GTX-IN将串行数据根据从数据编码中解调恢复出的时钟信号进行同步采样，并转换成10比特(bit)一组的并行数据，将10bit一组的并行数据解码成8bit一组的并行数据，并输出至数据对齐模块；
数据对齐模块按照K码规则将每4组8bit的并行数据对齐成1组32bit的并行数据；32bit数据为相关技术中可被正常识别成FC总线协议的原语或传输字；
数据对齐模块复制数组原语或传输字(32bit数据)，其中一组发往本发明实施例的链路恢复模块；
链路恢复模块根据状态转换映射信息生成输出原语或原语序列，并将生成的输出原语或原语序列发送至发送控制模块；
发送控制模块接收包括链路恢复模块的原语或原语序列的发送申请；发送控制模块根据仲裁结果，在FC数据帧间隙内，择机发送链路恢复模块生成的原语或原语序列至发送部分逻辑模块(GTX-OUT)；
GTX-OUT将发送队列内32bit并行数据按顺序分成4组8bit并行数据，然后对8bit并行数据做8B/10B编码，转换成10bit并行数据；
GTX-OUT将10bit并行数据转换成串行差分电信号输出至FPGA外部的光信号发送机；
光信号发送机将串行差分电信号转换成串行光信号发送至FC总线链路。
本应用实施例，状态转换映射信息可以包括按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成的信息；本应用示例生成的状态转换映射信息可以包含表1所示的内容：
表1
需要说明的是，本应用示例状态转换映射信息设计可以通过对现有的协议内容进行分析获得，例如、可参考《GJB6410.1-2008光纤通道物理和信号接口第1部分：FC-PH》。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种实现光纤通道链路恢复协议的方法，其特征在于，包括：
按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
2.根据权利要求1所述的方法，其特征在于，
所述端口现态包括：无关N.C、活动状态AC、链路复位发送状态LR1、链路复位接收状态LR2、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态LF2、链路离线发送状态OL1、链路离线接收状态OL2、和/或等待链路离线状态OL3。
3.根据权利要求1所述的方法，其特征在于，
所述触发条件包括：接收到链路复位LR、接收到链路复位响应LRR、接收到链路失效NOS、接收到链路离线OLS、接收到休闲态Idle、接收到光纤通道FC帧、链路接收超时、信号丢失、接收到接收机准备好R_RDY、同步丢失超时、在OL1状态下小于或等于5毫秒ms和/或、在OL1状态下大于5毫秒ms且小于系统指定的接收机或发送机超时时间值R_T_TOV下相关条件；其中，所述在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到Idle、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
4.根据权利要求1所述的方法，其特征在于，
所述端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1。
5.根据权利要求1所述的方法，其特征在于，
所述端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
6.根据权利要求1所述的方法，其特征在于，所述生成状态转换映射信息包括：
所述端口现态为N.C时，所述端口次态为OL1，所述端口输出为N.C；
所述端口现态为AC，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到Idle或FC帧时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR1，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到R_RDY时，所述端口次态为LR1，所述端口输出为LR；
所述端口现态为LR2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LRR；
所述端口现态为LR3，所述触发条件为接收到LR时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为Idle；
所述端口现态为LF1，所述触发条件为接收到NOS时，所述端口次态为LR2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为信号丢失、所述同步丢失超时或链路接收超时，所述端口次态为LF1，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到LRR、NOS或Idle时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于R_T_TOV时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，所述端口次态为LF2，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，所述端口次态为OL1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，所述端口次态为LR1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，所述端口次态为OL2，所述端口输出为OLS；
所述端口现态为OL2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到OLS或Idle时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为同步丢失超时或信号丢失时，所述端口次态为OL3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为OL3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到Idle时，所述端口次态为OL3，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到LR或LRR时，所述端口次态为LF1，所述端口输出为NOS。
7.根据权利要求1～6任意一项所述的方法，其特征在于，所述生成状态转换映射信息包括通过Verilog或超高速集成电路硬件描述语言VHDL编辑生成所述状态转换映射信息。
8.一种链路恢复模块，其特征在于，包括：
生成单元，用于按照预设的端口现态、触发条件、端口次态、和/或端口输出的转换关系生成状态转换映射信息；
获得及输出单元，用于将接收的输入原语与当前状态通过生成的状态转换映射信息获得输出原语或原语序列，并将获得的输出原语或原语序列输出。
9.根据权利要求8所述的链路恢复模块，其特征在于，
所述端口现态包括：无关N.C、活动状态AC、链路复位发送状态LR1、链路复位接收状态LR2、链路复位响应接收状态LR3、链路失效发送状态LF1、链路离线接收状态LF2、链路离线发送状态OL1、链路离线接收状态OL2、和/或等待链路离线状态OL3。
10.根据权利要求8所述的链路恢复模块，其特征在于，
所述触发条件包括：接收到链路复位LR、接收到链路复位响应LRR、接收到链路失效NOS、接收到链路离线OLS、接收到休闲态Idle、接收到光纤通道FC帧、链路接收超时、信号丢失、接收到接收机准备好R_RDY、同步丢失超时、在OL1状态下小于或等于5毫秒ms和/或、在OL1状态下大于5毫秒ms且小于系统指定的接收机或发送机超时时间值R_T_TOV下相关条件；其中，所述在OL1状态下大于5ms且小于R_T_TOV下相关条件包括：在OL1状态下大于5ms且小于R_T_TOV下接收到NOS、接收到LRR、接收到Idle、接收到LR、接收到OLS、信号丢失、和/或同步丢失超时。
11.根据权利要求8所述的链路恢复模块，其特征在于，
所述端口次态包括：OL1、LR2、LR3、LF2、OL2、AC、LF1、和/或LR1。
12.根据权利要求8所述的链路恢复模块，其特征在于，
所述端口输出包括：N.C、Idle、LR、LRR、NOS、OLS、和/或LR。
13.根据权利要求8所述的链路恢复模块，其特征在于，所述生成单元具体用于，按照以下对应关系生成所述状态转换映射信息：
所述端口现态为N.C时，所述端口次态为OL1，所述端口输出为N.C；
所述端口现态为AC，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到NOS时，所述端口次态为LF2，端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为AC，所述触发条件为接收到Idle或FC帧时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR1，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LR；
所述端口现态为LR1，所述触发条件为接收到R_RDY时，所述端口次态为LR1，所述端口输出为LR；
所述端口现态为LR2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为LRR；
所述端口现态为LR2，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为LRR；
所述端口现态为LR3，所述触发条件为接收到LR时，所述端口次态为AC，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为Idle；
所述端口现态为LR3，所述触发条件为链路接收超时或信号丢失时，所述端口次态为LF1，所述端口输出为Idle；
所述端口现态为LF1，所述触发条件为接收到NOS时，所述端口次态为LR2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为信号丢失、所述同步丢失超时或链路接收超时，所述端口次态为LF1，所述端口输出为NOS；
所述端口现态为LF1，所述触发条件为接收到LRR、NOS或Idle时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于R_T_TOV时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到NOS时，所述端口次态为LF2，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到LRR或Idle时，所述端口次态为OL1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下接收到LR时，所述端口次态为LR1，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为接收到在OL1状态下大于5ms且小于R_T_TOV下信号丢失或同步丢失超时时，所述端口次态为OL3，所述端口输出为OLS；
所述端口现态为OL1，所述触发条件为在OL1状态下大于5ms且小于R_T_TOV下接收到OLS时，所述端口次态为OL2，所述端口输出为OLS；
所述端口现态为OL2，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到OLS或Idle时，所述端口次态为OL2，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为同步丢失超时或信号丢失时，所述端口次态为OL3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LRR时，所述端口次态为LR3，所述端口输出为LR；
所述端口现态为OL2，所述触发条件为接收到LR时，所述端口次态为LR2，所述端口输出为LR；
所述端口现态为OL3，所述触发条件为接收到NOS时，所述端口次态为LF2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到OLS时，所述端口次态为OL2，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到Idle时，所述端口次态为OL3，所述端口输出为NOS；
所述端口现态为OL3，所述触发条件为接收到LR或LRR时，所述端口次态为LF1，所述端口输出为NOS。
14.根据权利要求8～13任一项所述的链路恢复模块，其特征在于，所述生成单元具体用于，通过Verilog或超高速集成电路硬件描述语言VHDL编辑生成所述状态转换映射信息。
CN201610797142.4A 2016-08-31 2016-08-31 一种实现光纤通道链路恢复协议的方法及链路恢复模块 Pending CN106385281A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610797142.4A CN106385281A (zh) 2016-08-31 2016-08-31 一种实现光纤通道链路恢复协议的方法及链路恢复模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610797142.4A CN106385281A (zh) 2016-08-31 2016-08-31 一种实现光纤通道链路恢复协议的方法及链路恢复模块

Publications (1)

Publication Number Publication Date
CN106385281A true CN106385281A (zh) 2017-02-08

Family

ID=57939593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610797142.4A Pending CN106385281A (zh) 2016-08-31 2016-08-31 一种实现光纤通道链路恢复协议的方法及链路恢复模块

Country Status (1)

Country Link
CN (1) CN106385281A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751715A (en) * 1996-08-08 1998-05-12 Gadzoox Microsystems, Inc. Accelerator fiber channel hub and protocol
US20040019833A1 (en) * 2002-07-25 2004-01-29 Riedl Daniel A. Method for validating operation of a fibre link
CN101175077A (zh) * 2007-10-26 2008-05-07 华中科技大学 光纤通道知识产权核

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751715A (en) * 1996-08-08 1998-05-12 Gadzoox Microsystems, Inc. Accelerator fiber channel hub and protocol
US20040019833A1 (en) * 2002-07-25 2004-01-29 Riedl Daniel A. Method for validating operation of a fibre link
CN101175077A (zh) * 2007-10-26 2008-05-07 华中科技大学 光纤通道知识产权核

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
仲昭华: "直通式光纤通道交换机的研究及测试", 《电子科技大学硕士学位论文》 *
刘小刚，周东: "光纤通道端口状态机的研究及FPGA实现", 《通信技术》 *
宣亮亮: "基于PC 机和FPGA 的光纤通道接口适配器的研究与实现", 《南昌航空大学硕士学位论文》 *
张敏，钱亮，赵士坤，徐伯夏: "FC交换机线卡数据转发层接口的研究", 《计算机工程与应用》 *

Similar Documents

Publication Publication Date Title
CN106612141B (zh) 一种光纤通道协议通用仿真测试卡及其数据交互方法
CN103825696B (zh) 一种基于fpga实现光纤高速实时通信的装置
CN108011694B (zh) 一种基于fc的高效数据交换方法
CN102681971B (zh) 一种基于aurora协议进行FPGA板间高速互连的方法
CN106817249B (zh) Fc-ae-1553仿真通信演示系统及数据发送方法
CN105281783B (zh) 基于fpga和dsp平台的信号解码单元及其实现方法
CN102523436B (zh) 发送终端、接收终端、多路视频光纤传输系统及传输方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
US9807036B2 (en) Apparatus and method for encoding MDIO into SGMII transmissions
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN104993982A (zh) 一种fpga芯片内置phy收发器功能的以太网实现系统
CN109889268A (zh) 一种基于fpga的usb远程传输系统及方法
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN102694603A (zh) 兼容不同速率光模块接口的方法和装置
CN102685091B (zh) 一种万兆以太网变速箱Fifo读写控制及容错系统
WO2017012517A1 (zh) 混合物理编码子层以及数据发送、接收方法、存储介质
CN109752999A (zh) 一种基于fpga的arinc429总线通信方法
CN109951750A (zh) 基于FlexE一层交叉架构的数据处理方法及系统
CN103049413A (zh) 基于FC与Camlink总线的数据转换与传输方法
US20230394006A1 (en) Fpga-based usb 3.0/3.1 control system
CN109800195A (zh) 一种基于fpga的光纤通道适配器及数据传输方法
CN113765582A (zh) 一种国产化设计的冗余光口单向传输数据实现系统和方法
EP1388952B1 (en) Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
CN106650128B (zh) 一种图形化显示时钟结构及时序相关性的方法
CN106385281A (zh) 一种实现光纤通道链路恢复协议的方法及链路恢复模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170208

RJ01 Rejection of invention patent application after publication