CN106354189A

CN106354189A - 一种具有迟滞功能的低阈值使能电路

Info

Publication number: CN106354189A
Application number: CN201610956642.8A
Authority: CN
Inventors: 廖建平; 林桂江; 陈跃鸿; 杨瑞聪; 任连峰; 杨凤炳; 吴丹; 沈滨旭
Original assignee: Xiamen Xinye Microelectronics Technology Co Ltd
Current assignee: Xiamen Xinye Microelectronics Technology Co Ltd
Priority date: 2016-10-27
Filing date: 2016-10-27
Publication date: 2017-01-25
Anticipated expiration: 2036-10-27
Also published as: CN106354189B

Abstract

本发明公开了一种具有迟滞功能的低阈值使能电路，利用PTAT基准电流源产生一个受工艺和电源电压影响较小的基准电压，用于迟滞比较器的比较基准，从而实现了使能电路的低阈值和迟滞功能，解决了现有使能电路存在无法满足部分芯片的低阈值要求以及在NMOS管的阈值电压附近存在振荡风险的问题。

Description

一种具有迟滞功能的低阈值使能电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种具有迟滞功能的低阈值使能电路。

背景技术

现有的使能电路，其翻转电平一般都会超过NMOS管的阈值电压，因此，无法满足部分芯片对使能电路低阈值的特殊要求，且一般的使能电路没有迟滞功能，这样会存在阈值附近有振荡的风险。

也就是说，现有使能电路存在无法满足部分芯片的低阈值要求以及在NMOS管的阈值电压附近存在振荡风险的问题。

发明内容

本发明提供了一种具有迟滞功能的低阈值使能电路，用以解决现有使能电路存在无法满足部分芯片的低阈值要求以及在NMOS管的阈值电压附近存在振荡风险的问题。

本发明提供了一种具有迟滞功能的低阈值使能电路，其特征在于，包括依次电性连接的偏置启动电路、偏置电路和低阈值使能电路；

所述偏置启动电路包括PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3；

所述偏置电路包括PMOS管MP3，PMOS管MP4，NMOS管MN4，NMOS管MN5，PNP型晶体管QP1，PNP型晶体管QP2，电阻R1；

所述低阈值使能电路包括PMOS管MP5，PMOS管MP6，PMOS管MP7，NMOS管MN6，NMOS管MN7，NMOS管MN8，NMOS管MN9，反相器INV1，反相器INV2，反相器INV3，反相器INV4，电阻R2，电阻R3；

所述偏置启动电路的连接关系如下：PMOS管MP1的源极和PMOS管MP2的源极均连接至电源VDD；PMOS管MP1的栅极、NMOS管MN1的源极、NMOS管MN2的源极和NMOS管MN3的源极均接地；PMOS管MP1的漏极与NMOS管MN3的栅极、NMOS管MN1的漏极相连；PMOS管MP2的漏极与NMOS管MN2的漏极相连；NMOS管MN2的漏极与栅极相连；NMOS管MN1的栅极与NMOS管MN2的栅极相连；PMOS管MP2的栅极、NMOS管MN3的漏极与所述低阈值使能电路中的PMOS管MP7的栅极相连；

所述偏置电路的连接关系如下：PMOS管MP3的源极和PMOS管MP4的源极均连接至电源VDD；PMOS管MP3的栅极、PMOS管MP4的栅极与所述低阈值使能电路中的PMOS管MP7的栅极相连；PMOS管MP4的栅极与漏极相连，漏极与NMOS管MN5的漏极相连；PMOS管MP3的漏极与NMOS管MN4的漏极相连；NMOS管MN4的漏极与栅极相连，源极与PNP型晶体管QP1的发射极相连，栅极与NMOS管MN5的栅极相连；NMOS管MN5的源极与电阻R1的第一端相连；电阻R1的第二端与PNP型晶体管QP2的发射极相连；PNP型晶体管QP2的基极与PNP型晶体管QP1的基极相连并接地；PNP型晶体管QP2的集电极与PNP型晶体管QP1的集电极均接地；

所述低阈值使能电路的连接关系如下：PMOS管MP5的源极、PMOS管MP6的源极和PMOS管MP7的源极均连接至电源VDD；PMOS管MP5的栅极、PMOS管MP6的栅极与PMOS管MP7的栅极相连；PMOS管MP5的漏极与NMOS管MN6的漏极、反相器INV1的第一端相连；反相器INV1的第二端与NMOS管MN9的栅极、反相器INV2的第一端相连；NMOS管MN6的栅极与NMOS管MN7的栅极相连，源极为电压输入端EN_in；PMOS管MP6的漏极与NMOS管MN7的漏极相连；NMOS管MN7的栅极与漏极相连，源极与电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、NMOS管MN8的漏极相连；NMOS管MN8的栅极与反相器INV2的第二端相连；反相器INV2的第一端与NMOS管MN8的栅极相连；电阻R3的第二端、NMOS管MN8的源极和NMOS管MN9的源极均接地；PMOS管MP7的漏极与反相器INV3的第一端、NMOS管MN9的漏极相连；反相器INV3的第二端与反相器INV4的第一端相连；反相器INV4的第二端为电压输出端EN_out。

进一步地，记(W/L)_MPn为第n个PMOS管的宽长比，n＝1，2，3...，(W/L)_MNn为第n个NMOS管的宽长比，n＝1，2，3...，则两个宽长比关系如下：

(W/L)_MP6＝2*(W/L)_MP4；

{(W / L)}_{M P 5} = \frac{1}{2} * {(W / L)}_{M P 4};

(W/L)_MN6＝4*(W/L)_MN7；

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MN4＝(W/L)_MN5。

进一步地，记A_E1，A_E2分别为PNP型晶体管QN1和PNP型晶体管QN2的发射区面积，则其发射区面积比如下：A_E1∶A_E2＝1∶N，其中，N为大于1的正整数。

本发明有益效果如下：

本发明提供了一种具有迟滞功能的低阈值使能电路，利用PTAT基准电流源产生一个受工艺和电源电压影响较小的基准电压，用于迟滞比较器的比较基准，从而实现了使能电路的低阈值和迟滞功能，解决了现有使能电路存在无法满足部分芯片的低阈值要求以及在NMOS管的阈值电压附近存在振荡风险的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1所示为本发明实施例中一种具有迟滞功能的低阈值使能电路的电路原理图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供了一种具有迟滞功能的低阈值使能电路，如图1所示，包括依次电性连接的偏置启动电路100、偏置电路200和低阈值使能电路300；

所述偏置启动电路100包括PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3。

所述偏置电路200包括PMOS管MP3，PMOS管MP4，NMOS管MN4，NMOS管MN5，PNP型晶体管QP1，PNP型晶体管QP2，电阻R1。

所述低阈值使能电路300包括PMOS管MP5，PMOS管MP6，PMOS管MP7，NMOS管MN6，NMOS管MN7，NMOS管MN8，NMOS管MN9，反相器INV1，反相器INV2，反相器INV3，反相器INV4，电阻R2，电阻R3。

具体地，所述偏置启动电路100的连接关系如下：PMOS管MP1的源极和PMOS管MP2的源极均连接至电源VDD；PMOS管MP1的栅极、NMOS管MN1的源极、NMOS管MN2的源极和NMOS管MN3的源极均接地；PMOS管MP1的漏极与NMOS管MN3的栅极、NMOS管MN1的漏极相连；PMOS管MP2的漏极与NMOS管MN2的漏极相连；NMOS管MN2的漏极与栅极相连；NMOS管MN1的栅极与NMOS管MN2的栅极相连；PMOS管MP2的栅极、NMOS管MN3的漏极与所述低阈值使能电路300中的PMOS管MP7的栅极相连。

所述偏置电路200的连接关系如下：PMOS管MP3的源极和PMOS管MP4的源极均连接至电源VDD；PMOS管MP3的栅极、PMOS管MP4的栅极与所述低阈值使能电路300中的PMOS管MP7的栅极相连；PMOS管MP4的栅极与漏极相连，漏极与NMOS管MN5的漏极相连；PMOS管MP3的漏极与NMOS管MN4的漏极相连；NMOS管MN4的漏极与栅极相连，源极与PNP型晶体管QP1的发射极相连，栅极与NMOS管MN5的栅极相连；NMOS管MN5的源极与电阻R1的第一端相连；电阻R1的第二端与PNP型晶体管QP2的发射极相连；PNP型晶体管QP2的基极与PNP型晶体管QP1的基极相连并接地；PNP型晶体管QP2的集电极与PNP型晶体管QP1的集电极均接地。

所述低阈值使能电路300的连接关系如下：PMOS管MP5的源极、PMOS管MP6的源极和PMOS管MP7的源极均连接至电源VDD；PMOS管MP5的栅极、PMOS管MP6的栅极与PMOS管MP7的栅极相连；PMOS管MP5的漏极与NMOS管MN6的漏极、反相器INV1的第一端相连；反相器INV1的第二端与NMOS管MN9的栅极、反相器INV2的第一端相连；NMOS管MN6的栅极与NMOS管MN7的栅极相连，源极为电压输入端EN_in；PMOS管MP6的漏极与NMOS管MN7的漏极相连；NMOS管MN7的栅极与漏极相连，源极与电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、NMOS管MN8的漏极相连；NMOS管MN8的栅极与反相器INV2的第二端相连；反相器INV2的第一端与NMOS管MN8的栅极相连；电阻R3的第二端、NMOS管MN8的源极和NMOS管MN9的源极均接地；PMOS管MP7的漏极与反相器INV3的第一端、NMOS管MN9的漏极相连；反相器INV3的第二端与反相器INV4的第一端相连；反相器INV4的第二端为电压输出端EN_out。

进一步地，为了保证低阈值使能电路300使能关断时电路正常输出低电平，器件参数设置如下：记(W/L)_MPn为第n个PMOS管的宽长比，n＝1,2,3…，(W/L)_MNn第n个NMOS管的宽长比，n＝1,2,3…，则其宽长比如下：

(W/L)_MP6＝2*(W/L)_MP4；

{(W / L)}_{M P 5} = \frac{1}{2} * {(W / L)}_{M P 4};

(W/L)_MN6＝4*(W/L)_MN7；

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MN4＝(W/L)_MN5。

较佳的：记A_E1，A_E2分别为PNP型晶体管QN1和PNP型晶体管QN2的发射区面积，则其发射区面积比如下：A_E1∶A_E2＝1∶N，其中，N为大于1的正整数。

进一步地，分别对带偏置启动电路100、偏置电路200和低阈值使能电路300的工作原理进行说明。

1、偏置启动电路100的工作原理：

具体地，偏置启动电路100的作用是消除偏置简并点，使偏置电路200能正常启动工作，其工作原理如下：当电源VDD上电时，VDD通过PMOS管MP1将a点电位拉高，则NMOS管MN3导通，使得偏置电路200中的PMOS管MP3和PMOS管MP4两条支路中均有电流流过，偏置电路200开始工作，此时PMOS管MP2、NMOS管MN2支路中也有电流流过，使得NMOS管MN1导通，将a点电位拉低，NMOS管MN3截止，使偏置启动电路100和偏置电路200脱离，偏置电路200开始正常工作。

2、偏置电路200的工作原理：

偏置电路200是一个PTAT基准电流源电路，给低阈值使能电路300提供电流源。其器件参数设置如下：

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MN4＝(W/L)_MN5；

A_E1:A_E2＝1:N。

其中，(W/L)_MPn为第n个PMOS管的宽长比，n＝1,2,3…，(W/L)_MNn第n个NMOS管的宽长比，n＝1,2,3…；A_E1，A_E2分别为PNP型晶体管QN1和PNP型晶体管QN2的发射区面积，N为大于1的正整数。

由于PMOS管MP3和PMOS管MP4的宽长比相等，NMOS管MN4和NMOS管MN5的宽长比也相等，则可得到当偏置电路200正常工作后，b点和c点电位相等，则：

{ΔV}_{R 1} = {ΔV}_{E B} = V_{E B 1} - V_{E B 2} = V_{T} l n \frac{I_{Q 1}}{I_{S 1}} - V_{T} l n \frac{I_{Q 2}}{I_{S 2}} = V_{T} l n \frac{I_{Q 1} * I_{S 2}}{I_{Q 2} * I_{S 1}} ... (1)

式中，V_EB是PNP型晶体管的发射极与基极电压差，V_T＝kT/q为热电压，k为玻尔兹曼常数，q为电荷量；I_Q1，I_Q2分别为流过PNP型晶体管QP1和PNP型晶体管QP2的集电极电流，I_S1，I_S2分别为PNP型晶体管QP1和PNP型晶体管QP2的集电极饱和电流。

由于PNP型晶体管QP1和PNP型晶体管QP2的发射区面积比A_E1:A_E2＝1:N，则：

I_S1:I_S2＝A_E1:A_E2＝1:N…………(2)

由于PMOS管MP1和PMOS管MP2的宽长比相等，且工作在饱和区，则：

I_Q1:I_Q2＝1:1…………(3)

将式(2)(3)代入到式(1)中，可得：

△V_R1＝V_TlnN，则：

I_{Q 2} = \frac{{ΔV}_{R 1}}{R 1} = \frac{V_{T} \ln N}{R 1};

因此，这是一个PTAT电流源，其大小与绝对温度成正比，与电源电压无关。

3、低阈值使能电路300的工作原理：

为保证使能关断时电路正常输出低电平，器件参数设置如下：

(W/L)_MP6＝2*(W/L)_MP4；

{(W / L)}_{M P 5} = \frac{1}{2} * {(W / L)}_{M P 4};

(W/L)_MN6＝4*(W/L)_MN7；

低阈值使能电路300主要通过一个低阈值的迟滞比较器实现，通过PTAT电流源流过电阻R2和电阻R3，在f点产生一个低位的基准电压V_f，当输入电压EN_in低于V_f时，电压输出端EN_out输出低电平信号，当输入电压EN_in高于V_f时，电压输出端EN_out输出高电平信号。

电路工作原理如下：

当输入电压EN_in为GND时，NMOS管MN6导通，将d点电位拉低，反相器INV1输出高电平，NMOS管MN9导通，将h点拉低，再经过反相器INV3和反相器INV4二级反相，电压输出端EN_out输出低电平，控制芯片关断，此时反相器INV2输出低电平，NMOS管MN8截止，电阻R3接入电路中，则：

V_f＝I_MP6*(R2+R3)；

由于(W/L)_MP6＝2*(W/L)_MP4，则有I_MP6＝2*I_Q2，可得：

V_f＝2I_Q2*(R2+R3)；

当输入电压EN_in从GND开始上升，上升到2I_Q2*(R2+R3)时，NMOS管MN6截止，则V_d变成高电平，反相器INV1输出低电平，NMOS管MN9截止，V_h变高电平，再经过反相器INV3和反相器INV4二级反相，电压输出端EN_out输出高电平，控制芯片开启，此时反相器INV2输出高电平，NMOS管MN8导通，电阻R3两端短接，则此时，

V_f＝I_MP6*R2＝2I_Q2*R2；

因此，低阈值使能电路300从开启到关断，需要输入电压EN_in下降到2I_Q2*R2，而从关断到开启，需要输入电压EN_in上升到2I_Q2*(R2+R3)，迟滞量为2I_Q2*R3

由于则可推知，

低阈值使能电路300的开启阈值V_TH+，关断阈值V_TH-以及迟滞量V_HYS分别是：

V_{T H +} = 2 V_{T} \ln N * \frac{(R 2 + R 3)}{R 1};

V_{T H -} = 2 V_{T} \ln N * \frac{R 2}{R 1};

V_{H Y S} = 2 V_{T} \ln N * \frac{R 3}{R 1};

可见，通过调整电阻R1、R2、R3的阻值比例即可得到不同的阈值电压，且能做到比NMOS管的阈值电压V_thn小得多的电压值，实现使能关断与开启低阈值的设置。分压电阻使用的是同种类型的电阻，对于同一晶圆上同种电阻的偏差配置在同一个比例，因此，电压V_TH+，V_TH-，V_HYS可以保持不变。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

Claims

1.一种具有迟滞功能的低阈值使能电路，其特征在于，包括依次电性连接的偏置启动电路、偏置电路和低阈值使能电路；

2.如权利要求1所述的具有迟滞功能的低阈值使能电路，其特征在于：记(W/L)_MPn为第n个PMOS管的宽长比，n＝1，2，3...，(W/L)_MNn为第n个NMOS管的宽长比，n＝1，2，3...，则其宽长比具有如下关系：

(W/L)_MP6＝2*(W/L)_MP4；

{(W / L)}_{M P 5} = \frac{1}{2} * {(W / L)}_{M P 4};

(W/L)_MN6＝4*(W/L)_MN7；

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MN4＝(W/L)_MN5。

3.如权利要求1所述的具有迟滞功能的低阈值使能电路，其特征在于：记A_E1，A_E2分别为PNP型晶体管QN1和PNP型晶体管QN2的发射区面积，则其发射区面积比如下：A_E1:A_E2＝1:N，其中，N为大于1的正整数。