CN106339337A - 连接装置 - Google Patents

连接装置 Download PDF

Info

Publication number
CN106339337A
CN106339337A CN201610523724.3A CN201610523724A CN106339337A CN 106339337 A CN106339337 A CN 106339337A CN 201610523724 A CN201610523724 A CN 201610523724A CN 106339337 A CN106339337 A CN 106339337A
Authority
CN
China
Prior art keywords
circuit
connection
connects
attachment means
connect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610523724.3A
Other languages
English (en)
Other versions
CN106339337B (zh
Inventor
林致群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106339337A publication Critical patent/CN106339337A/zh
Application granted granted Critical
Publication of CN106339337B publication Critical patent/CN106339337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供多种连接装置，其中一种连接装置包含：第一电路，包含第一连接和第二连接；多个通用串行总线类型C连接，包含至少SBU1连接和SBU2连接；以及多路复用器，耦接于所述第一电路和所述多个通用串行总线类型C连接之间，当接收切换信号时，所述多路复用器用于在所述通用串行总线类型C连接的所述SBU1连接和SBU2连接之间进行切换，以选择性地连接至所述第一电路的所述第一连接或所述第二连接。本发明的优点之一在于降低了成本。

Description

连接装置
技术领域
本发明时有关于装置连接和接口(interface)，更具体地，是有关于有效节约成本以用于数据输入和输出的装置接口。
背景技术
随着便携式装置和可穿戴式装置的发展流行，市场上出现了越来越多不同类型的传感器和辅助设备可用于便携式和可穿戴式装置。通常，便携式或可穿戴式装置配备有一个或多个通用串行总线(Universal Serial Bus,USB)连接器(connectors)，通过该一个或多个USB连接器，一个或多个传感器及/或辅助设备可连接至该便携式或可穿戴式装置以进行交互。然而，为了使能(enable)传统USB连接器的使用，经常需要额外的集成电路(Integrated-Circuit,IC)芯片(chip)来将传统USB连接器的差分数据对(differentialdata pair)连接至该便携式或可穿戴式装置的集成电路间(Inter-Integrated Circuit,IIC/I2C)总线，传统USB连接器的差分数据对也称为数据收发(Data Plus/Data Minus,DP/DM)差分线。对于额外的IC芯片的需要增加了成本。此外，当通过传统USB连接器进行调试以排除故障(debugging)时，通常需要USB切换器将USB DP/DM信号转换为通用异步接收器/发送器(Universal Asynchronous Receiver/Transmitter,UART)的发送(TX)信号和接收(RX)信号。USB切换器的需求增加了成本，并降低了信号质量。更进一步，尽管一些便携式和可穿戴式装置可具有内置传感器，低端便携式和可穿戴式装置可能无法装配诸如压力传感器，湿度计，气体检测器或紫外线(Ultraviolet,UV)传感器等的多种传感器。
发明内容
有鉴于此，本发明提供多种连接装置。
根据本发明一实施例的装置，包含：第一电路，包含第一连接和第二连接；多个USB类型C(Type C)连接，包含至少SBU1连接和SBU2连接；以及多路复用器(multiplexer)，耦接于所述第一电路和所述多个USB类型C连接之间，当接收切换信号时，所述多路复用器用于在所述USB类型C连接的所述SBU1连接和所述SBU2连接之间进行切换，以选择性地(alternatively)连接至所述第一电路的所述第一连接或所述第二连接。
根据本发明另一实施例的装置，包含：第一电路，包含第一连接和第二连接；可反向插入连接器(reversible-plug connector)，用于以至少两种方式连接外部装置(external device)，所述可反向插入连接器包含至少第一通信连接和第二通信连接；多路复用器，耦接于所述第一电路和所述可反向插入连接器之间，当接收到切换信号时，所述多路复用器用于在所述可反向插入连接器的所述第一通信连接和所述第二通信连接之间进行切换，以选择性地连接所述第一电路的所述第一连接或所述第二连接；以及逻辑，耦接于所述第一电路、所述可反向插入连接器和所述多路复用器中的至少一个，所述逻辑用于检测所述外部装置是否成功连接至所述可反向插入连接器，并根据检测结果产生切换信号。
根据本发明又一实施例的装置，包含：第一电路，包含I2C和UART中的一个或全部，所述I2C包含耦接于所述第一电路的第一连接的I2C-1连接，所述I2C进一步包含耦接于所述第一电路的第二连接的I2C-2连接，所述UART包含耦接于所述第一电路的所述第一连接的UART1连接，所述UART进一步包含耦接于所述第一电路的所述第二连接的UART2连接；多个USB类型C连接，包含至少SBU1连接和SBU2连接；以及多路复用器，耦接于所述第一电路和所述多个USB类型C连接，当接收到切换信号时，所述多路复用器用于在所述多个USB类型C连接的所述SBU1连接和所述SBU2连接之间进行切换，以选择性地连接至所述第一电路的所述第一连接或所述第二连接。
本发明所提供的多种连接装置，其优点之一在于降低了成本。
附图说明
图1为根据本发明一实施例的示例装置100的示意图。
图2为根据本发明一实施例的连接辅助设备220的示例装置210的示例场景200的示意图。
图3为根据本发明一实施方式的连接UART线320的示例装置310的示例场景300的示意图。
图4为根据本发明一实施方式的示例装置400的示意图。
图5为根据本发明一实施方式的示例算法500的示意图。
图6为连接辅助设备620的传统装置610的场景600的示意图。
图7为连接USB线720的传统装置710的场景700的示意图。
图8为连接UART线820的传统装置810的场景800的示意图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装置。“连接”一词在此包含任何直接及间接、有线及无线的连接手段。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。
概述
图1为根据本发明一实施例的示例装置100的示意图。请参考图1，装置100可包含第一电路110，可反向插入连接器120和多路复用器130。第一电路110可包含第一连接112和第二连接114。可反向插入连接器120可用于以至少两种方式连接至外部装置，例如附加(add-on)传感器，辅助设备或缆线。可反向插入连接器120可包含多个通信连接120(1)-120(N)，其中N为大于1的正整数。举例而言，可反向插入连接120可包含第一通信连接120(1)和第二通信连接120(2)。多路复用器130可耦接于第一电路110和可反向插入连接器120之间。多路复用器130可用于将可反向插入连接器120的第一通信连接120(1)和第二通信连接120(2)切换至选择性地连接于第一电路110的第一连接112或第二连接114。
装置100也可包含逻辑140。逻辑140可耦接于第一电路110、可反向插入连接器120和多路复用器130中的一个、一些或全部。逻辑140可用于检测外部装置是否成功连接至可反向插入连接器120，并根据检测结果产生切换信号。当接收到来自逻辑140地切换信号时，多路复用器130可用于将可反省插入连接器120的第一通信连接120(1)和第二通信连接120(2)切换至选择性地连接于第一电路110地第一连接112或第二连接114。举例而言，多路复用器130可从第一连接状态切换至第二连接状态，其中，第一连接状态为将第一连接112连接至第一通信连接120(1)以及将第二连接114连接至第二通信连接120(2)，第二连接状态为将第一连接112连接至第二通信连接120(2)以及将第二连接114连接至第一通信连接120(1)；反之，多路复用器130也可从上述第二连接状态切换至上述第一连接状态。
逻辑140可用于检测外部装置是否成功连接至可反向插入连接器120。例如，逻辑140可用于在指定次数内尝试读取外部装置的装置识别码，以检测外部装置是否成功连接至可反向插入连接器120，其中上述指定次数可以是大于等于1的整数。逻辑140也可用于产生切换信号，以通过多路复用器130在可反向插入连接器120的第一通信连接120(1)和第二通信连接120(2)与第一电路110的第一连接112和第二连接1147之间切换连接，以响应在指定次数内的尝试期间读取外部装置的装置识别码的每次不成功尝试。
在一些实施方式中，逻辑140可包含计数器142，计数器142用于在读取外部装置的装置识别码的每次不成功尝试之后改变计数值。举例而言，计数器142可在读取外部装置的装置识别码的每次不成功尝试之后增加计数值。一旦计数值超过阈值计数器，逻辑142可用于停止读取外部装置的装置识别码的尝试。换言之，当读取装置识别码的尝试次数达到阈值次数时，逻辑140可停止尝试读取外部装置的装置识别码。可选择地或者另外地，逻辑140可包含计时器144，计时器144用于在尝试读取外部装置的装置识别码的尝试期间测量经过的时间量。相应地，一旦在尝试读取外部装置的装置识别码期间经过的时间量超过阈值时间，逻辑140可用于停止尝试读取外部装置的装置识别码。换言之，当读取装置识别码的尝试时间达到阈值时间量时，逻辑140可停止尝试读取外部装置的装置识别码。
在一些实施方式中，第一电路110可包含I2C总线。对应地，第一连接112可包含I2C总线的I2C-1连接，以及第二连接114可包含I2C总线的I2C-2连接。在此情形下，第一电路110可用于通过I2C-1连接提供串行时钟线(Serial Clock Line,SCL)信号，并通过I2C-2连接提供串行数据线(Serial Data Line,SDL)信号。可选择地或者额外地，第一电路110可包含UART。对应地，第一连接112可包含UART的UART1连接，以及第二连接114可包含UART的UART2连接。在此情形下，第一电路110可用于通过UART1连接提供发送信号UART_TX，以及通过UART2连接提供接收信号UART_RX。
在一些实施方式中，可反向插入连接器120可包含USB类型C连接器。对应地，第一通信连接120(1)可包含USB类型C连接器的SBU1连接，以及第二通信连接120(2)可包含USB类型C连接器的SBU2连接。
有利的是，装置100的终端用户可插入一外部装置，将不论传感器、辅助设备或缆线，以至少两种方式中的一种(例如，当插入可反向插入连接器120时，以外部装置的连接器的某一侧面向上或者面向下)插入可反向插入连接器120中。此外，使用装置100，无需再使用额外的IC芯片转换，切换或将传统USB连接器的差分数据对连接至I2C总线，且无需额外的USB切换器将传统的USB DP/DM信号转换为UART TX/RX信号以用于调试来排除故障。
此外，装置100可兼容使用I2C总线的外部装置。当外部装置为具有内置温度传感器的充电线时，可反向插入连接器120的SBU1连接和SBU2连接可用于发送I2C数据，并基于此数据，逻辑140可降低充电电流量以防止过热，从而确保对外部装置和装置100的安全使用和保护。
为比较和有助于更好地理解装置100所提供的好处，传统装置及其通常的使用方式如图6-8中的每张图所示。图6为连接辅助设备620的传统装置610的场景600的示意图。图7为连接USB线720的传统装置710的场景700的示意图。图8为连接UART线820的传统装置810的场景800的示意图。
请参考图6，装置610包含传统USB连接器615，USB连接器615包含电源线(VBUS)连接，DM(D-)连接，DP(D+)连接和接地线(GND)连接。辅助设备620包含辅助电路625，辅助电路625用于执行一个或多个辅助功能，并通过SCL连接和SDA连接发送/接收信号。因此，辅助设备620需要额外的USB至I2C转换(USB-to-I2C)的IC芯片628以用作装置610的DM信号和DP信号收发与辅助电路625的SCL信号和SDA信号收发之间的桥梁。
请参考图7，装置710包含USB连接器712和UART 714连接器。为了将装置710连接至USB线720并通过USB线720收发数据，装置710需要额外的USB/UART切换器715。
请参考图8，装置810包含USB连接器812和UART 814连接器。为了将装置810连接至UART线820并通过UART线820收发数据，装置810需要额外的USB/UART切换器815。
在图7中，USB/UART切换器715用于发送数据和调试排除故障。当数据等待发送时，USB/UART切换器715进行切换以激活来自USB 712的USB路径，如图7中由USB 712指向USB/UART切换器715的箭头所示。在图8中，当执行调试排除故障时，USB/UART切换器815进行切换以激活来自UART 814的UART路径，如图8中由UART 814指向USB/UART切换器815的箭头所示。然而，USB/UART 715/815的实施方式需要额外的成本，更不必说这将降低USB信号的质量。
示例实施方式
图2为根据本发明一实施例的连接辅助设备220的示例装置210的示例场景200的示意图。请参考图2，装置210可包含第一电路211，包含至少SBU1连接216和SBU2连接218的多个USB类型C连接，以及耦接于第一电路211和多个USB类型C连接之间的多路复用器(Mux)215。第一电路211可包含第一连接212和第二连接214。第一电路211可包含I2C总线。对应地，第一连接212可包含I2C总线的I2C-1连接，以及第二连接214可包含I2C总线的I2C-2连接。第一电路211可用于通过I2C-1连接提供SCL信号，并通过I2C-2连接提供SDA信号。当接收到切换信号时，多路复用器215可用于将USB类型C连接的SBU1连接216和SBU2连接218切换至选择性地连接于第一电路211的第一连接212或第二连接214。举例而言，多路复用器215可从第一连接状态切换至第二连接状态，其中第一连接状态为将第一连接212连接至SBU1连接216以及将第二连接214连接至SBU2连接218，第二连接状态为将第一连接212连接至SBU2连接218以及将第二连接214连接至SBU1连接216；反之，多路复用器130也可从上述第二连接状态切换至上述第一连接状态。
装置210也可包含逻辑230，逻辑230耦接于第一电路211、多个USB类型C连接(例如，SBU1连接216和SBU2连接218)和多路复用器215中的至少一个。逻辑213可用于检测辅助设备220是否成功连接至USB类型C连接，并根据检测结果产生切换信号。逻辑230可用于在指定次数内尝试读取辅助设备220的装置识别码，以检测辅助设备220是否成功连接至USB类型C连接，其中上述指定次数可以是大于等于1的整数。逻辑230也可用于产生切换信号，以通过多路复用器215在多个USB类型C连接的SBU1连接216和SBU2连接218与第一电路211的第一连接212和第二连接214之间交换连接，以响应在指定次数内尝试读取辅助设备220的装置识别码期间的每次不成功尝试。
在一些实施方式中，逻辑230可包含计数器232，计数器232用于在读取辅助装置220的装置识别码的每次不成功尝试后改变计数值。一旦计数值超过阈值计数值，逻辑230可停止尝试读取辅助设备220的装置识别码。可选择地或者额外地，逻辑230可包含计时器234，计时器234用于测量在尝试读取辅助装置220的装置识别码期间经过的时间量。一旦在尝试读取辅助设备220的装置识别码期间经过的时间量超过阈值时间，则逻辑230可停止尝试读取辅助装置220的装置识别码。
因此，在装置210中，SCL信号和SDA信号可通过SBU1连接212和SBU2连接214发送至I2C总线。多路复用器215的使用允许辅助设备220以两种方式中的一种(例如，当连接至装置210的USB类型C连接时，以辅助设备220的连接器的某一侧面向上或者面向下)连接至USB类型C连接。为了装置210执行或者受益于辅助设备220的辅助功能225，可在装置210的部分上执行软件升级或更新，以提供用于装置210的支持或必要驱动来使用辅助功能225。
图3为根据本发明一实施方式的连接UART线320的示例装置310的示例场景300的示意图。请参考图3，装置310可包含第一电路311、包含至少SBU1连接316和SBU2连接318的多个USB类型C连接、以及耦接于第一电路311和USB类型C连接之间的多路复用器(Mux)315。第一电路311可包含第一连接312和第二连接314。第一电路311可包含UART。对应地，第一连接312可包含UART的UART1连接，以及第二连接314可包含UART的UART2连接。第一电路311可用于通过UART1连接提供UART_TX信号，并通过UART2连接提供UART_RX信号。当接收到切换信号时，多路复用器315可用于将USB类型C连接的SBU1连接316和SBU2连接318切换至选择性地连接于第一电路311的第一连接312或第二连接314。举例而言，多路复用器315可从第一连接状态切换至第二连接状态，其中第一连接状态为将第一连接312连接至SBU1连接316以及将第二连接314连接至SBU2连接318，第二连接状态为将第一连接312连接至SBU2连接318以及将第二连接314连接至SBU1连接316；反之，多路复用器315也可从上述第二连接状态切换至上述第一连接状态。
装置310也可包含逻辑330，逻辑330耦接于第一电路311、多个USB类型C连接(例如，SBU1连接316和SBU2连接318)和多路复用器315中的至少一个。逻辑330可用于检测UART线320是否成功连接至多个USB类型C连接，并根据检测结果产生切换信号。逻辑330可用于在指定次数内尝试读取UART线320的装置识别码，以检测UART线320是否成功连接至USB类型C连接，其中该指定次数可以是大于等于1的整数。逻辑330也可用于产生切换信号，以通过多路复用器315在多个USB类型C连接的SBU1连接316和SBU2连接318与第一电路311的第一连接312和第二连接314之间交换连接，以响应在指定次数内的尝试读取UART线320的装置识别码期间的每次不成功尝试。
在一些实施方式中，逻辑330可包含计数器332，计数器332用于在读取UART线320的装置识别码的每次不成功尝试之后改变计数值。一旦计数值超过阈值计数值，则逻辑330可停止尝试读取UART线320的装置识别码。可选择地或另外地，逻辑330可包含计时器334，计时器334用于测量在尝试读取UART线320的装置识别码期间经过的时间量。一旦在尝试读取UART线320的装置识别码期间经过的时间量超过阈值时间，则逻辑330可停止尝试读取UART线320的装置识别码。
因此，在装置310中，UART_TX信号和UART_RX信号可通过UART1连接312和UART2连接314发送至UART。多路复用器315的使用允许UART线320以两种方式之一(例如，当连接至装置310的USB类型C连接时，以UART线320的连接器的某一侧面向上或者面向下)连接至USB类型C连接。关于UART的电源域(power domain)，基于装置310的供应商(vendor)所提供的UART电源域，装置310可连接至UART线320并进行工作。一旦通电启动(power-power)，装置310可检测是否建立连接，当未检测到连接时，多路复用器315可在UART1连接312和UART2连接314与SBU1连接316和SBU2连接318之间进行切换，从而允许UART线320以两种方式之一连接至装置310。
图4为根据本发明一实施方式的示例装置400的示意图。请参考图4，装置400可包含第一电路410，包含至少SBU1连接462和SBU2连接464的多个USB类型C连接，以及耦接于第一电路410和USB类型C连接之间的多路复用器450。第一电路410可包含I2C总线420和UART430中的一个或全部。I2C总线420可包含耦接于第一电路410的第一连接412的I2C-1连接422。I2C总线也可包含耦接于第一电路410的第二连接414的I2C-2连接424。UART430可包含耦接于第一电路410的第一连接412的UART1连接432。UART430也可包含耦接于第一电路410的第二连接414的UART2连接434。当接收到切换信号时，多路复用器450可用于将USB类型C连接器的SBU1连接462和SBU2连接464切换为选择性地连接于第一电路410的第一连接412或第二连接414。
装置400也可包含逻辑470，逻辑470耦接于第一电路410、多个USB类型C连接和多路复用器450中的至少一个。逻辑470可用于在指定次数内尝试读取外部装置的装置识别码，以检测外部装置是否成功连接至USB类型C连接，其中上述指定次数可以是大于等于1的整数。逻辑470也可用于产生切换信号，以通过多路复用器450在USB类型C连接的SBU1连接462和SBU2连接464与第一电路410的第一连接412和第二连接414之间交换连接，以响应在指定次数内的尝试读取外部装置的装置识别码期间的每次不成功尝试。
在一些实施方式中，逻辑470可包含计数器472，计数器472用于在读取外部装置的装置识别码的每次不成功尝试之后改变计数值。一旦计数值超过阈值数值，逻辑470可停止尝试读取外部装置的装置识别码。可选择地或者另外地，逻辑470可包含计时器474，计时器474用于测量尝试读取外部装置的装置识别码期间经过的时间量。一旦在尝试读取外部装置的装置识别码期间经过的时间超过阈值时间时，逻辑470可停止尝试读取外部装置的装置识别码。
在一些实施方式中，第一电路410可用于通过I2C-1连接422提供SCL信号，并通过I2C-2连接424提供SDA信号。可选择地或者另外地，第一电路410可用于通过UART1连接432提供UART_TX信号，并通过UART2连接434提供UART_RX信号。
图5为根据本发明一实施方式的示例算法500的示意图。算法500可包含方块510、520、530、540、550和560中的一个或多个所代表的一个或多个操作、步骤或功能。尽管显示为分离的方块，根据所需的实施方式，算法500中的多个方块可进一步划分为另外的方块，组合为更少的方块，或者消除一些方块。此处为达到说明而非限制本发明的范围的目的，算法500的描述以下将结合装置100进行说明。算法500可从510开始。
在510中，算法500可包含连接至外部装置。例如，当装置100开机时，逻辑140可检测是否有外部装置插入可反向插入连接器120。算法500可从510前进至520。
在520中，算法500可包含尝试读取外部装置的装置识别码。例如，逻辑140可在指定次数内尝试读取外部装置的装置识别码，以检测外部装置是否成功连接至可反向插入连接器120。算法500可从520前进至530，其中，上述指定次数可以是大于等于1的整数。
在530中，算法500可包含确定是否成功读取外部装置的装置识别码。当成功读取外部装置的装置识别码时，算法500可从530前进至540，否则，算法500可从530前进至550。
在540中，算法500可包含与外部装置建立一个或多个I2C连接。例如，一旦成功读取外部装置的装置识别码，第一电路110可通过I2C-1连接提供SCL信号，以及通过I2C-2连接提供SDA信号。
在550中，算法500可包含将连接从I2C-1改变至I2C-2或者将连接从I2C-2改变至I2C-1。这将允许外部装置以一种或者两种方式插入可反向插入连接器120。算法500可从550前进至510以重复上述操作。可选择地，算法500可从550前进至560。
在560中，算法500可包含若计数器或计时器超过阈值，则停止连接。例如，逻辑140可包含计数器142，计数器142在读取外部装置的装置识别码的每次不成功尝试之后改变计数器，且一旦计数值超过阈值数值，则逻辑140可停止尝试读取外部装置的装置识别码。可选择地或者另外地，逻辑140可包含计时器144，计时器144用于测量在尝试读取外部装置的装置识别码期间经过的时间量，且一旦在尝试读取外部装置的装置识别码期间经过的时间量超过阈值时间，则逻辑140可停止尝试读取外部装置的装置识别码。
额外注意
本申请所述的发明有时会显示在不同的其他组件中包含不同的组件，或者不同组件与不同的其他组件相连。请理解，此处所述架构仅为举例说明，实际上也可实施为许多可达到相同功效的其他架构。从概念意义上，任意可实现相同功效的组件配置均为有效“相关”，从而可实现所需的功能。因此，此处可实现特定功能的任意两个组件的组合可视为彼此“相关”，以便实现所需功能，无关架构或中间组件。类似地，如此相关的任意两个组件可视为彼此“可操作的连接”或者“可操作的耦接”以实现所需功能，以及能够如此相关的任意两个组件也可视为彼此“可操作的兼容”以实现所需功能。可操作的兼容的特定实施例包含但不仅限于物理耦合(physically mateable)及/或物理交互(physically interacting)组件，及/或无线可交互及/或无线交互组件，及/或逻辑交互及/或逻辑可交互组件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (28)

1.一种连接装置，包含：
第一电路，包含第一连接和第二连接；
多个通用串行总线类型C连接，包含至少SBU1连接和SBU2连接；以及
多路复用器，耦接于所述第一电路和所述多个通用串行总线类型C连接之间，当接收切换信号时，所述多路复用器用于在所述通用串行总线类型C连接的所述SBU1连接和所述SBU2连接之间进行切换，以选择性地连接至所述第一电路的所述第一连接或所述第二连接。
2.根据权利要求1所述的连接装置，其特征在于进一步包含：
逻辑，耦接于所述第一电路、所述多个通用串行总线类型C连接及所述多路复用器中的至少一个，所述逻辑用于检测是否有外部装置成功连接至所述多个通用串行总线类型C连接，并根据检测结果产生所述切换信号。
3.根据权利要求2所述的连接装置，其特征在于，所述逻辑用于在指定次数内尝试读取所述外部装置的装置识别码，以检测所述外部装置是否成功连接至所述多个通用串行总线类型C连接。
4.根据权利要求3所述的连接装置，其特征在于，所述逻辑进一步用于产生所述切换信号，以通过所述多路复用器在所述多个通用串行总线类型C连接的所述SBU1连接和所述SBU2连接与所述第一电路的所述第一连接和所述第二连接之间交换连接，以响应在所述指定次数内读取所述外部装置的所述装置识别码的每次不成功尝试。
5.根据权利要求3所述的连接装置，其特征在于，所述逻辑包含计数器，所述计数器用于在读取所述外部装置的所述装置识别码的每次不成功尝试之后改变计数值，以及当所述计数值超过阈值计数值时，所述逻辑用于停止读取所述外部装置的所述装置识别码的尝试。
6.根据权利要求3所述的连接装置，其特征在于，所述逻辑包含计时器，所述计时器用于在读取所述外部装置的所述装置识别码的尝试期间测量经过的时间量，以及当在读取所述外部装置的所述装置识别码的所述尝试期间经过的所述时间量超过阈值时间时，所述逻辑用于停止读取所述外部装置的所述装置识别码的所述尝试。
7.根据权利要求1所述的连接装置，其特征在于，所述第一电路包含集成电路间总线，其中所述第一连接包含所述集成电路间总线的I2C-1连接，以及其中，所述第二连接包含所述集成电路间总线的I2C-2连接。
8.根据权利要求7所述的连接装置，其特征在于，所述第一电路用于通过所述I2C-1连接提供串行时钟线信号，并通过所述I2C-2连接提供串行数据线信号。
9.根据权利要求1所述的连接装置，其特征在于，所述第一电路包含通用异步接收器/发送器，其中，所述第一连接包含所述通用异步接收器/发送器的UART1连接，以及其中，所述第二连接包含所述通用异步接收器/发送器的UART2连接。
10.根据权利要求9所述的连接装置，其特征在于，所述第一电路用于通过所述UART1连接提供发送信号(UART_TX)，并通过所述UART2连接提供接收信号(UART_RX)。
11.根据权利要求9所述的连接装置，其特征在于，所述第一电路进一步包含集成电路间总线，第三连接和第四连接，其中，所述第三连接包含所述集成电路间总线的I2C-1连接，以及其中，所述第四连接包含所述集成电路间总线的I2C-2连接。
12.根据权利要求11所述的连接装置，其特征在于，所述第一电路用于通过所述I2C-1连接提供串行时钟线信号，并通过所述I2C-2连接提供串行数据线信号。
13.一种连接装置，包含：
第一电路，包含第一连接和第二连接；
可反向插入连接器，用于以至少两种方式连接外部装置，所述可反向插入连接器包含至少第一通信连接和第二通信连接；
多路复用器，耦接于所述第一电路和所述可反向插入连接器之间，当接收到切换信号时，所述多路复用器用于在所述可反向插入连接器的所述第一通信连接和所述第二通信连接之间进行切换，以选择性地连接所述第一电路的所述第一连接或所述第二连接；以及
逻辑，耦接于所述第一电路、所述可反向插入连接器和所述多路复用器中的至少一个，所述逻辑用于检测所述外部装置是否成功连接至所述可反向插入连接器，并根据检测结果产生切换信号。
14.根据权利要求13所述的连接装置，其特征在于，所述逻辑用于在指定次数内尝试读取所述外部装置的装置识别码，以检测所述外部装置是否成功连接至所述可反向插入连接器。
15.根据权利要求14所述的连接装置，其特征在于，所述逻辑进一步用于产生所述切换信号，以通过所述多路复用器在所述可反向插入连接器的所述第一通信连接和所述第二通信连接与所述第一电路的所述第一连接和所述第二联建之间交换连接，以响应在所述指定次数内读取所述外部装置的所述装置识别码的每次不成功尝试。
16.根据权利要求14所述的连接装置，其特征在于，所述逻辑包含计数器，所述计数器用于在读取所述外部装置的所述装置识别码的每次不成功尝试之后改变计数值，以及当所述计数值超过阈值计数值时，所述逻辑用于停止读取所述外部装置的所述装置识别码的尝试。
17.根据权利要求14所述的连接装置，其特征在于，所述逻辑包含计时器，所述计时器用于在读取所述外部装置的所述装置识别码的尝试期间测量经过的时间量，以及当在读取所述外部装置的所述装置识别码的所述尝试期间经过的所述时间量超过阈值时间时，所述逻辑用于停止读取所述外部装置的所述装置识别码的所述尝试。
18.根据权利要求13所述的连接装置，其特征在于，所述第一电路包含集成电路间总线，其中所述第一连接包含所述集成电路间总线的I2C-1连接，以及其中，所述第二连接包含所述集成电路间总线的I2C-2连接。
19.根据权利要求18所述的连接装置，其特征在于，所述第一电路用于通过所述I2C-1连接提供串行时钟线信号，并通过所述I2C-2连接提供串行数据线信号。
20.根据权利要求13所述的连接装置，其特征在于，所述第一电路包含通用异步接收器/发送器，其中，所述第一连接包含所述通用异步接收器/发送器的UART1连接，以及其中，所述第二连接包含所述通用异步接收器/发送器的UART2连接。
21.根据权利要求20所述的连接装置，其特征在于，所述第一电路用于通过所述UART1连接提供发送信号(UART_TX)，并通过所述UART2连接提供接收信号(UART_RX)。
22.根据权利要求20所述的连接装置，其特征在于，所述第一电路进一步包含集成电路间总线，第三连接和第四连接，其中，所述第三连接包含所述集成电路间总线的I2C-1连接，以及其中，所述第四连接包含所述集成电路间总线的I2C-2连接。
23.根据权利要求22所述的连接装置，其特征在于，所述第一电路用于通过所述I2C-1连接提供串行时钟线信号，并通过所述I2C-2连接提供串行数据线信号。
24.根据权利要求13所述的连接装置，其特征在于，所述可反向插入连接器包含通用串行总线类型C连接器，其中，所述第一通信连接包含所述通用串行总线类型C连接器的SBU1连接，以及其中，所述第二通信连接包含所述通用串行总线类型C连接器的SBU2连接。
25.一种连接装置，包含：
第一电路，包含集成电路间总线和通用异步接收器/发送器中的一个或全部，所述集成电路间总线包含耦接于所述第一电路的第一连接的I2C-1连接，所述集成电路间总线进一步包含耦接于所述第一电路的第二连接的I2C-2连接，所述通用异步接收器/发送器包含耦接于所述第一电路的所述第一连接的UART1连接，所述通用异步接收器/发送器进一步包含耦接于所述第一电路的所述第二连接的UART2连接；
多个通用串行总线类型C连接，包含至少SBU1连接和SBU2连接；以及
多路复用器，耦接于所述第一电路和所述多个通用串行总线类型C连接，当接收到切换信号时，所述多路复用器用于在所述多个通用串行总线类型C连接的所述SBU1连接和所述SBU2连接之间进行切换，以选择性地连接至所述第一电路的所述第一连接或所述第二连接。
26.根据权利要求25所述的连接装置，其特征在于进一步包含：
逻辑，耦接于所述第一电路、所述多个通用串行总线类型C连接和所述多路复用器中的至少一个，所述逻辑用于在指定次数内尝试读取外部装置的装置识别码，以检测所述外部装置是否成功连接至所述多个通用串行总线类型C连接，所述逻辑进一步用于产生所述切换信号，以通过所述多路复用器在所述多个通用串行总线类型C连接的所述SBU1连接和所述SBU2连接与所述第一电路的所述第一连接和所述第二连接之间交换连接，以响应在所述指定次数内读取所述外部装置的所述装置识别码的每次不成功尝试。
27.根据权利要求26所述的连接装置，其特征在于，所述第一电路用于通过I2C-1连接提供串行时钟线信号，并通过I2C-2连接提供串行数据线信号。
28.根据权利要求26所述的连接装置，其特征在于，所述第一电路用于通过所述UART1连接提供发送信号(UART_TX)，并通过UART2连接提供接收信号(UART_RX)。
CN201610523724.3A 2015-07-06 2016-07-05 连接装置 Active CN106339337B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562188889P 2015-07-06 2015-07-06
US62/188,889 2015-07-06
US14/970,498 2015-12-15
US14/970,498 US9965436B2 (en) 2015-07-06 2015-12-15 Cost-effective device interface for data input and output

Publications (2)

Publication Number Publication Date
CN106339337A true CN106339337A (zh) 2017-01-18
CN106339337B CN106339337B (zh) 2019-10-22

Family

ID=56111314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610523724.3A Active CN106339337B (zh) 2015-07-06 2016-07-05 连接装置

Country Status (2)

Country Link
US (1) US9965436B2 (zh)
CN (1) CN106339337B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018149224A1 (zh) * 2017-02-16 2018-08-23 维沃移动通信有限公司 一种Type-C接口控制电路、控制方法及移动终端
CN112041828A (zh) * 2018-04-11 2020-12-04 赛普拉斯半导体公司 Usb c型边带信号接口电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11231937B2 (en) * 2017-10-24 2022-01-25 Intel Corporation Autonomous host detection for communication port management
US11163712B2 (en) * 2019-05-24 2021-11-02 Cheng Uei Precision Industry Co., Ltd. Electronic switching device
GB2587001B (en) * 2019-09-11 2023-07-19 Idex Biometrics Asa Two-wire host interface
US11461108B2 (en) * 2020-10-09 2022-10-04 Lenovo (Singapore) Pte. Ltd. Use of driver and wired connection to diagnose device using disk image

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599493A (zh) * 2003-09-19 2005-03-23 联想(北京)有限公司 一种无线通信模块自动识别的方法
CN201359725Y (zh) * 2009-01-21 2009-12-09 青岛海信移动通信技术股份有限公司 Usb接口电路及具有所述电路的便携式手持设备
CN102681807A (zh) * 2011-03-15 2012-09-19 联想(北京)有限公司 电子设备和接口识别方法
CN104678789A (zh) * 2013-11-29 2015-06-03 英业达科技有限公司 切换控制装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9535117B2 (en) * 2015-03-06 2017-01-03 Intel Corporation System debug using an all-in-one connector
US10084698B2 (en) * 2015-03-26 2018-09-25 Intel Corporation Selectively enabling first and second communication paths using a repeater

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599493A (zh) * 2003-09-19 2005-03-23 联想(北京)有限公司 一种无线通信模块自动识别的方法
CN201359725Y (zh) * 2009-01-21 2009-12-09 青岛海信移动通信技术股份有限公司 Usb接口电路及具有所述电路的便携式手持设备
CN102681807A (zh) * 2011-03-15 2012-09-19 联想(北京)有限公司 电子设备和接口识别方法
CN104678789A (zh) * 2013-11-29 2015-06-03 英业达科技有限公司 切换控制装置及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018149224A1 (zh) * 2017-02-16 2018-08-23 维沃移动通信有限公司 一种Type-C接口控制电路、控制方法及移动终端
US10949374B2 (en) 2017-02-16 2021-03-16 Vivo Mobile Communication Co., Ltd. Type-C interface controlling circuit, controlling method and mobile terminal
CN112041828A (zh) * 2018-04-11 2020-12-04 赛普拉斯半导体公司 Usb c型边带信号接口电路
CN112041828B (zh) * 2018-04-11 2024-06-07 赛普拉斯半导体公司 Usb c型边带信号接口电路

Also Published As

Publication number Publication date
US9965436B2 (en) 2018-05-08
CN106339337B (zh) 2019-10-22
US20160170932A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN106339337B (zh) 连接装置
EP2649529B1 (en) Apparatuses, systems, and methods for facilitating optical communication between electronic devices
CN107273329B (zh) 虚拟gpio
EP2649528B1 (en) Integrated circuit for facilitating optical communication between electronic devices
KR20090004508A (ko) 고속 주변장치 연결 인터페이스 장치
US8781332B2 (en) Optical transceiver module, optical transmission device, and optical transmission method
US20090276546A1 (en) Techniques for detection and serial communication for a non-usb serial interface over usb connector
CN103678211B (zh) Usb接口的信号传输方法及其装置
CN103198033A (zh) 用于检测通用串列汇流排和移动高解析度链接设备的装置及其方法
CN204576500U (zh) 一种兼容i2c通信的usb通信电路和系统
CN109271830A (zh) 指纹感测集成电路
CN105868140A (zh) 一种移动设备
CN101339542B (zh) 一种数据传输设备、控制电路芯片及工作模式控制方法
CN101320490A (zh) 连接器使用状态监测装置
CN106462512B (zh) 一种触点式usb设备之间正反向插入相互识别的方案
CN101136525A (zh) 具计数功能的连接器装置
CN103473208B (zh) 传输系统
CN104459376B (zh) 一种接口电路及基于该电路的外设检测方法、外置传感器
JP4292422B2 (ja) プログラマブル・コントローラ・システム
US20130067119A1 (en) Boot up configuration with usb data pins in embedded systems
CN111886585B (zh) 终端设备、调试卡及调试方法
CN104581527B (zh) 一种接口电路及基于该电路的外设检测方法、外置传感器
KR101084060B1 (ko) Ｂｍｓ 제어기 간의 극성 자동판단에 의한 데이터 전송이 가능한 무극성 ｒｓ-485통신장치
KR20060012715A (ko) 통신케이블로 연결된 외부장치의 이상여부를 감지하는호스트장치 및 그 방법
CN208538117U (zh) 一种电服务器主板内存故障指示灯结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant