CN106301316A - 一种驱动电路及驱动电路板 - Google Patents

一种驱动电路及驱动电路板 Download PDF

Info

Publication number
CN106301316A
CN106301316A CN201610699801.0A CN201610699801A CN106301316A CN 106301316 A CN106301316 A CN 106301316A CN 201610699801 A CN201610699801 A CN 201610699801A CN 106301316 A CN106301316 A CN 106301316A
Authority
CN
China
Prior art keywords
gate
drive circuit
signal
nodal point
outfan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610699801.0A
Other languages
English (en)
Other versions
CN106301316B (zh
Inventor
李宗鉴
王俊
张渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN201610699801.0A priority Critical patent/CN106301316B/zh
Publication of CN106301316A publication Critical patent/CN106301316A/zh
Application granted granted Critical
Publication of CN106301316B publication Critical patent/CN106301316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供了一种驱动电路及驱动电路板，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，用于输出第一路驱动信号；驱动电路的第二输出端与硅双极性器件连接，用于输出第二路驱动信号。碳化硅单极性器件与硅双极性器件为并联连接关系。本发明采用硬件电路实现并联的碳化硅单极性器件与硅双极性器件所需要的特定脉冲驱动信号，相比于现有技术采用定时单元和处理器的处理模式，本发明减少了处理器的负担，简化了控制器的设计，提高了系统的稳定性。

Description

一种驱动电路及驱动电路板
技术领域
本发明涉及电子电路技术领域，具体涉及一种驱动电路及驱动电路板。
背景技术
在1200V等级上，功率器件以绝缘栅双极型晶体管(IGBT)为主，有着成本较低，功率大，开关特性较好等优势。碳化硅(SiC)材料具有禁带宽度大、击穿电场高和导热率大等特点，相比于硅(Si)材料，4H-SiC可以提供3.3倍于前者的热导率、2.5倍于前者的饱和电子迁移率及10倍于前者的击穿电场强度，被认为是制备高温、高频、大功率器件的理想材料。随着碳化硅器件制造技术的日趋成熟，目前已经有1200V等级及以上的碳化硅金属场效应晶体管(MOSFET)产品问世，并得到一定范围的使用。碳化硅MOSFET高开关速度，易于并联，驱动简单的优势，而且碳化硅器件功率密度高，散热性能好，可以较大地提升系统的效率。
Si IGBT的电流等级比较大，但IGBT的关断速度比较慢，尤其是少数载流子在基区的复合导致拖尾电流大使得关断损耗增加，因此极大地限制了IGBT的开关频率。SiCMOSFET器件在大电流条件下与同等功率等级的Si IGBT器件相比导通损耗更高，同时拥有大芯片面积的大电流的SiC器件仍然处于开发之中，SiC材料的成本高也限制了SiC器件直接取代Si器件使用。
一种混合并联组合的器件，它是由Si IGBT和SiC MOSFET并联组成的器件，我们称之为混合器件(Hybrid Device)如图1所示，组合器件的性能表现出了Si IGBT和SiCMOSFET的综合优势，当采用适当的特殊脉宽形式时，Si IGBT和SiC MOSFET并联可以实现SiIGBT器件无谐振零电压开通或者关断，从而降低系统损耗，减小系统散热成本，提高系统可靠性的目的。
但Si IGBT和SiC MOSFET简单并联不能充分的发挥器件的各自优势，需要采用适当的特殊脉宽调制形式如图2所示，该类型的PWM驱动脉冲需要处理器的定时器单元参与，类似于在半桥驱动中加入死区的方式，但与死区产生又有不同之处，其更灵活多变，不能采用常规的死区加入方式。并且，由于一个混合器件需要两路非规则调制的PWM信号，将消耗处理器2个高级定时单元，组成半桥电路则需要4个定时单元，两相全桥和三相全桥则分别需要8个和12个高级定时器单元，当混合器件还需要并联扩容时，需要的驱动信号还需要翻倍，并且由于不能采用常规的PWM信号死区加入方式，所有这些驱动信号的产生都需要处理器参与一部分计算，这极大的消耗了处理器的计算资源，不利于控制器的设计。
发明内容
针对现有技术中的缺陷，本发明提供一种驱动电路及驱动电路板，本发明采用硬件电路实现并联的碳化硅单极性器件与硅双极性器件所需要的特定脉冲驱动信号，相比于现有技术采用定时单元和处理器的处理模式，本发明减少了处理器的负担，简化了控制器的设计，提高了系统的稳定性。
第一方面，本发明提供了一种驱动电路，包括第一非门、第二非门、第三非门、第四非门、第一与非门、第二与非门、第一电阻和第一电容；
第一非门的第一端与第一节点连接，第二端与第一与非门的第二输入端连接；
第一电阻的第一端与第一节点连接，第二端与第二节点连接；
第一电容的第一端与第二节点连接，第二端与地连接；
第二非门的第一端与第二节点连接，第二端与第三节点连接；
第二与非门的第一输入端与第一节点连接，第二与非门的输出端为驱动电路的第一输出端；
第三非门的第一端与第三节点连接，第二端与第二与非门的第二输入端连接；
第一与非门的第一输入端与第三节点连接；
第四非门的第一端与第一与非门的输出端连接，第四非门的第二端为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，用于输出第一路驱动信号；驱动电路的第二输出端与硅双极性器件连接，用于输出第二路驱动信号；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
进一步地，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的上升沿相对于第一路驱动信号的上升沿滞后时间τ1；第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ1。
第二方面，本发明还提供了一种驱动电路，包括：第二电阻、第二电容、第三电阻、第三电容、第五非门、第六非门、第七非门、第八非门和第一异或门；
其中，第二电阻的第一端与第一节点连接，第二端与第二节点连接；
第二电容的第一端与第二节点连接、第二端与地连接；
第三电阻的第一端与第一节点连接，第二端与第三节点连接；
第三电容的第一端与第三节点连接，第二端与地连接；
第五非门的第一端与第二节点连接，第二端与第六非门的第一端连接；
第六非门的第二端与第一异或门的第二输入端连接；
第一异或门的第一输入端与第一节点连接，第一异或门的输出端作为驱动电路的第一输出端；
第七非门的第一端与第三节点连接，第二端与第八非门的第一端连接；
第八非门的第二端作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
进一步地，第二路驱动信号与输入的脉冲调制信号相同，第一路驱动信号分别在第二路驱动信号的上升沿和下降沿处各保持一个时间宽度为τ2的高电平，第一个高电平的起始位置相对于上升沿提前时间τ3，第二个高电平的起始位置相对于下降沿提前时间τ3。
第三方面，本发明还提供了一种驱动电路，包括：第九非门、第十非门、第十一非门、第四电阻、第四电容、第三与非门和第二异或门；
其中，第十一非门的第一端与第一节点连接，第二端与第二节点连接；
第九非门的第一端与第一节点连接，第二端与第三节点连接；
第四电阻的第一端与第三节点连接，第二端与第四节点连接；
第四电容的第一端与第四节点连接，第二端与地连接；
第三与非门的第一输入端与第四节点连接，第二输入端与第二节点连接，输出端与第二异或门的第一输入端连接；
第二异或门的第二输入端与第三节点连接，输出端与第十非门的第一端连接；
第十非门的第二端作为驱动电路的第一输出端，第三节点作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
进一步地，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ4。
第四方面，本发明还提供了一种驱动电路板，包括：如上面第一项所述的驱动电路、如上面第二项所述的驱动电路，和/或，如上面第三项所述的驱动电路；其中，三个驱动电路之间相互独立。
由上述技术方案可知，本发明提供的驱动电路及驱动电路板，可以用于碳化硅单极性器件与硅双极性器件并联的驱动，该驱动电路能保证在原有脉冲宽度调制器输入不变的条件下，提供碳化硅单极性器件与硅双极性器件并联所需要的特殊脉宽形式，以达到碳化硅单极性器件与硅双极性器件并联时，实现硅双极性器件无谐振零电压开通或者关断，从而降低系统损耗，减小系统散热成本，提高系统可靠性的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是Si IGBT器件与SiC MOSFET器件的并联电路示意图；
图2是混合器件所需的特殊的驱动信号；
图3是本发明实施例一提供的驱动电路的结构示意图；
图4是本发明实施例一提供的驱动电路输出的两路驱动信号的示意图；
图5是本发明实施例二提供的驱动电路的结构示意图；
图6是本发明实施例二提供的驱动电路输出的两路驱动信号的示意图；
图7是本发明实施例三提供的驱动电路的结构示意图；
图8是本发明实施例三提供的驱动电路输出的两路驱动信号的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决背景技术提到的技术问题，本发明提供了一种硬件驱动电路来实现硅双极性器件Si IGBT和碳化硅单极性器件SiC MOSFET混合器件所需要的各种特殊脉宽形式，相对于现有技术中采用处理器和定时单元的处理方式，本发明采用硬件电路的方式可以减小处理器的负担，简化控制器的设计，提高系统稳定性。
图3示出了本发明实施例一提供的驱动电路的结构示意图，参见图3，该驱动电路包括：第一非门N1、第二非门N2、第三非门N3、第四非门N4、第一与非门NAND1、第二与非门NAND2、第一电阻R1和第一电容C1；
第一非门N1的第一端与第一节点P1连接，第二端与第一与非门NAND1的第二输入端连接；
第一电阻R1的第一端与第一节点P1连接，第二端与第二节点P2连接；
第一电容C1的第一端与第二节点P2连接，第二端与地连接；
第二非门N2的第一端与第二节点P2连接，第二端与第三节点P3连接；
第二与非门NAND2的第一输入端与第一节点P1连接，第二与非门NAND2的输出端为驱动电路的第一输出端；
第三非门的第一端与第三节点P3连接，第二端与第二与非门NAND2的第二输入端连接；
第一与非门NAND1的第一输入端与第三节点P3连接；
第四非门的第一端与第一与非门NAND1的输出端连接，第四非门的第二端为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点P1连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件SiC MOSFET连接，用于输出第一路驱动信号；驱动电路的第二输出端与硅双极性器件Si IGBT连接，用于输出第二路驱动信号；其中，碳化硅单极性器件SiC MOSFET与硅双极性器件Si IGBT为并联连接关系，例如参见图1所示的并联连接关系。
参见图3，该驱动电路包含两路信号流向，第一路：单路PWM信号输入，经过R1、C1延时电路，再经过N2、N3两个非门之后，与原信号一起输入NAND2与非门，进行与非逻辑运算，最后合成输出1，该路输出信号为SiC_MOSFET的驱动信号；第二路：单路PWM信号输入，经R1、C1延时电路，再经N2非门反向，与PWM输入经N1非门反向的信号一起输入NAND1与非门，进行与非逻辑运算，输出信号再经N4非门反向，得到第二路输出信号，该路输出信号为绝缘栅双极型晶体管IGBT的驱动信号；输出的两路驱动信号的特征为，在第一路驱动信号的上升沿处，第二路驱动信号的上升沿滞后于第一路驱动信号上升沿一个可调节的时间τ1，在第一路驱动信号的下降沿处，第二驱动信号在下降沿提前于第一路驱动信号一个可调节的时间τ1。该可调节的时间τ1的宽度由延时电路电阻R1与电容C1共同决定。
采用图3所示的驱动电路对并联的碳化硅单极性器件和硅双极性器件进行驱动时，得到的用于驱动碳化硅单极性器件的第一路驱动信号和用于驱动硅双极性器件的第二路驱动信号如图4所示。
由图4可知，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的上升沿相对于第一路驱动信号的上升沿滞后时间τ1；第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ1。
图3所示的驱动电路实现了如图4所示的驱动信号的转换，具体为：将一路PWM信号转变成为适用于驱动碳化硅单极性器件与硅双极性器件并联的两路驱动信号。例如，在信号的上升沿处，第二路的IGBT驱动信号在上升沿滞后于第一路的SiC_MOS驱动信号一个可调节的时间τ1，在信号的下降沿处，第二路的IGBT驱动信号在下降沿提前于第一路的SiC_MOS驱动信号一个可调节的时间τ1。由于时间差τ1的存在，从而可以让IGBT器件工作在ZVS状态，而稳态时两器件都处于开通状态，因为SiC_MOS开关损耗低于IGBT开关损耗，所以该模式可以降低电路开关损耗。
本发明实施例提供的驱动电路，可以用于碳化硅单极性器件与硅双极性器件并联的驱动，该驱动电路能保证在原有脉冲宽度调制器输入不变的条件下，提供碳化硅单极性器件与硅双极性器件并联所需要的特殊脉宽形式，以达到碳化硅单极性器件与硅双极性器件并联时，实现硅双极性器件无谐振零电压开通或者关断，从而降低系统损耗，减小系统散热成本，提高系统可靠性的目的。
图5示出了本发明实施例二提供的驱动电路的结构示意图，参见图5，该驱动电路包括：第二电阻R2、第二电容C2、第三电阻R3、第三电容C3、第五非门N5、第六非门N6、第七非门N7、第八非门N8和第一异或门XOR1；
其中，第二电阻R2的第一端与第一节点P1连接，第二端与第二节点P2连接；
第二电容C2的第一端与第二节点P2连接、第二端与地连接；
第三电阻的R3第一端与第一节点P1连接，第二端与第三节点P3连接；
第三电容C3的第一端与第三节点P3连接，第二端与地连接；
第五非门N5的第一端与第二节点P2连接，第二端与第六非门N6的第一端连接；
第六非门N6的第二端与第一异或门XOR1的第二输入端连接；
第一异或门XOR1的第一输入端与第一节点P1连接，第一异或门XOR1的输出端作为驱动电路的第一输出端；
第七非门N7的第一端与第三节点P3连接，第二端与第八非门N8的第一端连接；
第八非门N8的第二端作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点P1连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
参见图5，该驱动电路包含两路信号流向，第一路：单路PWM信号输入，经过R2、C2延时电路，再经过N5、N6两个非门之后，与原信号一起输入XOR1异或门，进行异或逻辑运算，最后合成输出1，该路信号为SiC_MOSFET的驱动信号；第二路：单路PWM信号输入，经R3、C3延时电路，再经N7、N8非门反相，得到第二路输出信号，该路输出信号为IGBT的驱动信号；输出的两路驱动信号的特征为：第一路驱动信号只在第二路驱动信号的上升沿与下降沿保持一个可调时间宽度τ2的高电平，高电平的起始位置与第二路驱动信号的上升沿与下降沿的相对位置由另一可调节时间宽度τ3决定。其中可调时间宽度τ2的大小由延时电路电阻R2与电容C2共同决定，可调节时间宽度τ3由延时电路电阻R2、电容C2与延时电路电阻R3、电容C3共同决定。
采用图5所示的驱动电路对并联的碳化硅单极性器件和硅双极性器件进行驱动时，得到的用于驱动碳化硅单极性器件的第一路驱动信号和用于驱动硅双极性器件SiIGBT的第二路驱动信号如图6所示。
由图6可知，第二路驱动信号与输入的脉冲调制信号相同，第一路驱动信号分别在第二路驱动信号的上升沿和下降沿处各保持一个时间宽度为τ2的高电平，第一个高电平的起始位置相对于上升沿提前时间τ3，第二个高电平的起始位置相对于下降沿提前时间τ3。
图5所示的驱动电路实现了如图6所示的驱动信号的转换，具体为：将一路PWM信号转变成为适用于驱动碳化硅单极性器件与硅双极性器件并联的两路驱动信号。第一路用于驱动SiC_MOS器件的驱动信号只在第二路用于驱动IGBT器件的驱动信号的上升沿与下降沿保持一个可调时间宽度τ2的高电平，高电平的起始位置与IGBT驱动信号的上升沿与下降沿的相对位置由另一可调节时间宽度τ3决定。SiC_MOS只在IGBT开通与关断时导通，因此还是可以让IGBT器件工作在ZVS状态，而稳态时只有IGBT处于开通状态，充分利用了IGBT在大电流时低稳态损耗，SiC_MOS在开关状态低开关损耗的优点，从而达到降低电路开关损耗的目的。
本发明实施例提供的驱动电路，可以用于碳化硅单极性器件与硅双极性器件并联的驱动，该驱动电路能保证在原有脉冲宽度调制器输入不变的条件下，提供碳化硅单极性器件与硅双极性器件并联所需要的特殊脉宽形式，以达到碳化硅单极性器件与硅双极性器件并联时，实现硅双极性器件无谐振零电压开通或者关断，从而降低系统损耗，减小系统散热成本，提高系统可靠性的目的。
图7示出了本发明实施例三提供的驱动电路的结构示意图，参见图7，该驱动电路包括：第九非门N9、第十非门N10、第十一非门N11、第四电阻R4、第四电容C4、第三与非门NAND3和第二异或门XOR2；
其中，第十一非门N11的第一端与第一节点P1连接，第二端与第二节点P2连接；
第九非门N9的第一端与第一节点P1连接，第二端与第三节点P3连接；
第四电阻R4的第一端与第三节点P3连接，第二端与第四节点P4连接；
第四电容C4的第一端与第四节点P4连接，第二端与地连接；
第三与非门NAND3的第一输入端与第四节点P4连接，第二输入端与第二节点P2连接，输出端与第二异或门XOR2的第一输入端连接；
第二异或门XOR2的第二输入端与第三节点P3连接，输出端与第十非门N10的第一端连接；
第十非门N10的第二端作为驱动电路的第一输出端，第三节点P3作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点P1连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
参见图7，该驱动电路包含两路信号流向，第一路：单路PWM信号输入，经过N9与N11反相，再经过R4、C4延时电路后，与经过N10反相的信号一起输入NAND3与非门，进行与非逻辑运算，NAND3与非门输出再与经过N9与N11反相的PWM信号一起输入XOR2异或门，XOR2异或门输出经过N10非门反相后为输出信号1，该路信号为SiC_MOSFET的驱动信号；第二路：单路PWM信号输入，经过N9与N11反相，得到第二路输出信号，该路信号为IGBT的驱动信号；输出两路驱动信号的特征是在第一路驱动信号的下降沿处，第二路驱动信号的下降沿提前于第一路驱动信号一个可调节的时间τ4。该可调节的时间τ4的宽度由延时电路电阻R4与电容C4共同决定。
采用图7所示的驱动电路对并联的碳化硅单极性器件和硅双极性器件进行驱动时，得到的用于驱动碳化硅单极性器件的第一路驱动信号和用于驱动硅双极性器件的第二路驱动信号如图8所示。
由图8可知，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ4。
图7所示的驱动电路实现了如图8所示的驱动信号的转换，具体为：将一路PWM信号转变成为适用于驱动碳化硅单极性器件与硅双极性器件并联的两路驱动信号。其特征为在信号的下降沿处，第二路用于驱动IGBT的驱动信号在下降沿提前于第一路用于驱动SiC_MOS的驱动信号一个可调节的时间τ4。由于时间差τ4的存在，从而可以让IGBT器件工作在ZVS状态，而SiC_MOS开关损耗低于IGBT开关损耗，从而达到降低电路开关损耗的目的。
本发明实施例提供的驱动电路，可以用于碳化硅单极性器件与硅双极性器件并联的驱动，该驱动电路能保证在原有脉冲宽度调制器输入不变的条件下，提供碳化硅单极性器件与硅双极性器件并联所需要的特殊脉宽形式，以达到碳化硅单极性器件与硅双极性器件并联时，实现硅双极性器件无谐振零电压开通或者关断，从而降低系统损耗，减小系统散热成本，提高系统可靠性的目的。
本发明实施例四提供了一种驱动电路板，包括：如上面实施例一所述的驱动电路、如上面实施例二所述的驱动电路，和/或，如上面实施例三所述的驱动电路；其中，三个驱动电路之间相互独立。
在具体实施中，可将以上三种驱动电路集成于一块驱动电路板上，从而可以根据驱动信号类型做选择性输出，以提高驱动信号的灵活性。
在本发明的描述中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种驱动电路，其特征在于，包括第一非门、第二非门、第三非门、第四非门、第一与非门、第二与非门、第一电阻和第一电容；
第一非门的第一端与第一节点连接，第二端与第一与非门的第二输入端连接；
第一电阻的第一端与第一节点连接，第二端与第二节点连接；
第一电容的第一端与第二节点连接，第二端与地连接；
第二非门的第一端与第二节点连接，第二端与第三节点连接；
第二与非门的第一输入端与第一节点连接，第二与非门的输出端为驱动电路的第一输出端；
第三非门的第一端与第三节点连接，第二端与第二与非门的第二输入端连接；
第一与非门的第一输入端与第三节点连接；
第四非门的第一端与第一与非门的输出端连接，第四非门的第二端为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，用于输出第一路驱动信号；驱动电路的第二输出端与硅双极性器件连接，用于输出第二路驱动信号；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
2.根据权利要求1所述的驱动电路，其特征在于，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的上升沿相对于第一路驱动信号的上升沿滞后时间τ1；第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ1。
3.一种驱动电路，其特征在于，包括：第二电阻、第二电容、第三电阻、第三电容、第五非门、第六非门、第七非门、第八非门和第一异或门；
其中，第二电阻的第一端与第一节点连接，第二端与第二节点连接；
第二电容的第一端与第二节点连接、第二端与地连接；
第三电阻的第一端与第一节点连接，第二端与第三节点连接；
第三电容的第一端与第三节点连接，第二端与地连接；
第五非门的第一端与第二节点连接，第二端与第六非门的第一端连接；
第六非门的第二端与第一异或门的第二输入端连接；
第一异或门的第一输入端与第一节点连接，第一异或门的输出端作为驱动电路的第一输出端；
第七非门的第一端与第三节点连接，第二端与第八非门的第一端连接；
第八非门的第二端作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
4.根据权利要求3所述的驱动电路，其特征在于，第二路驱动信号与输入的脉冲调制信号相同，第一路驱动信号分别在第二路驱动信号的上升沿和下降沿处各保持一个时间宽度为τ2的高电平，第一个高电平的起始位置相对于上升沿提前时间τ3，第二个高电平的起始位置相对于下降沿提前时间τ3。
5.一种驱动电路，其特征在于，包括：第九非门、第十非门、第十一非门、第四电阻、第四电容、第三与非门和第二异或门；
其中，第十一非门的第一端与第一节点连接，第二端与第二节点连接；
第九非门的第一端与第一节点连接，第二端与第三节点连接；
第四电阻的第一端与第三节点连接，第二端与第四节点连接；
第四电容的第一端与第四节点连接，第二端与地连接；
第三与非门的第一输入端与第四节点连接，第二输入端与第二节点连接，输出端与第二异或门的第一输入端连接；
第二异或门的第二输入端与第三节点连接，输出端与第十非门的第一端连接；
第十非门的第二端作为驱动电路的第一输出端，第三节点作为驱动电路的第二输出端；
其中，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，驱动电路的第二输出端与硅双极性器件连接；其中，碳化硅单极性器件与硅双极性器件为并联连接关系。
6.根据权利要求5所述的驱动电路，其特征在于，第一路驱动信号与输入的脉冲调制信号相同，第二路驱动信号的下降沿相对于第一路驱动信号的下降沿提前时间τ4。
7.一种驱动电路板，其特征在于，包括：如权利要求1或2所述的驱动电路、如权利要求3或4所述的驱动电路，和/或，如权利要求5或6所述的驱动电路；其中，三个驱动电路之间相互独立。
CN201610699801.0A 2016-08-22 2016-08-22 一种驱动电路及驱动电路板 Active CN106301316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610699801.0A CN106301316B (zh) 2016-08-22 2016-08-22 一种驱动电路及驱动电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610699801.0A CN106301316B (zh) 2016-08-22 2016-08-22 一种驱动电路及驱动电路板

Publications (2)

Publication Number Publication Date
CN106301316A true CN106301316A (zh) 2017-01-04
CN106301316B CN106301316B (zh) 2019-02-19

Family

ID=57662093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610699801.0A Active CN106301316B (zh) 2016-08-22 2016-08-22 一种驱动电路及驱动电路板

Country Status (1)

Country Link
CN (1) CN106301316B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111004A (zh) * 2017-12-29 2018-06-01 电子科技大学 一种实现Si IGBT软开关特性的混合型器件
CN109743045A (zh) * 2018-12-11 2019-05-10 中国北方车辆研究所 逻辑电平跳变检测及可调宽度窄脉冲发生电路
CN111182677A (zh) * 2019-12-24 2020-05-19 普联国际有限公司 一种led控制电路
CN111600490A (zh) * 2020-05-09 2020-08-28 青岛鼎信通讯股份有限公司 一种应用于电力电子变压器的dab辅助回路及控制时序
CN111669034A (zh) * 2020-06-23 2020-09-15 西安工业大学 碳化硅与硅混合并联开关管驱动电路
CN112821788A (zh) * 2021-01-22 2021-05-18 广东志成冠军集团有限公司 一种混合充电控制装置及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982309A (en) * 1998-01-09 1999-11-09 Iowa State University Research Foundation, Inc. Parallel-to-serial CMOS data converter with a selectable bit width mode D flip-flop M matrix
CN201266914Y (zh) * 2008-08-22 2009-07-01 比亚迪股份有限公司 一种igbt驱动电路
JP2011087036A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 出力バッファ回路及びこれを用いたレギュレータ回路
CN204272064U (zh) * 2014-12-15 2015-04-15 秦皇岛博硕光电设备股份有限公司 隔离型开关电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982309A (en) * 1998-01-09 1999-11-09 Iowa State University Research Foundation, Inc. Parallel-to-serial CMOS data converter with a selectable bit width mode D flip-flop M matrix
CN201266914Y (zh) * 2008-08-22 2009-07-01 比亚迪股份有限公司 一种igbt驱动电路
JP2011087036A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 出力バッファ回路及びこれを用いたレギュレータ回路
CN204272064U (zh) * 2014-12-15 2015-04-15 秦皇岛博硕光电设备股份有限公司 隔离型开关电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111004A (zh) * 2017-12-29 2018-06-01 电子科技大学 一种实现Si IGBT软开关特性的混合型器件
CN108111004B (zh) * 2017-12-29 2019-10-29 电子科技大学 一种实现Si IGBT软开关特性的混合型器件
CN109743045A (zh) * 2018-12-11 2019-05-10 中国北方车辆研究所 逻辑电平跳变检测及可调宽度窄脉冲发生电路
CN111182677A (zh) * 2019-12-24 2020-05-19 普联国际有限公司 一种led控制电路
CN111182677B (zh) * 2019-12-24 2022-03-01 普联国际有限公司 一种led控制电路
CN111600490A (zh) * 2020-05-09 2020-08-28 青岛鼎信通讯股份有限公司 一种应用于电力电子变压器的dab辅助回路及控制时序
CN111669034A (zh) * 2020-06-23 2020-09-15 西安工业大学 碳化硅与硅混合并联开关管驱动电路
CN111669034B (zh) * 2020-06-23 2023-05-02 西安工业大学 碳化硅与硅混合并联开关管驱动电路
CN112821788A (zh) * 2021-01-22 2021-05-18 广东志成冠军集团有限公司 一种混合充电控制装置及控制方法
CN112821788B (zh) * 2021-01-22 2021-12-07 广东志成冠军集团有限公司 一种混合充电控制装置及控制方法

Also Published As

Publication number Publication date
CN106301316B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN106301316A (zh) 一种驱动电路及驱动电路板
CN101772881B (zh) 采用常通开关的半桥电路及阻止非计划电流流过其中的方法
CN104362880B (zh) 一种双辅助谐振极型三相软开关逆变电路及其调制方法
US9979322B2 (en) Modulator for a hybrid converter system
KR102109851B1 (ko) 인핸스먼트 모드 fet 게이트 드라이버 ic
CN109639170B (zh) 辅助谐振极有源钳位三电平软开关逆变电路及调制方法
CN106533224A (zh) 一种新型谐振直流环节软开关逆变器及其调制方法
US20070109025A1 (en) Resonant gate drive circuit with centre-tapped transformer
CN103023335A (zh) Llc变换器同步整流方法及其装置
US20180041109A1 (en) Control Method and Device for Circuit with a Bridge Arm of a Switch
CN111711375A (zh) 一种中点有源箝位三电平逆变器、控制方法及控制装置
CN101976940A (zh) 开关电源转换器开关管驱动自举电路
CN103715870B (zh) 电压调整器及其谐振栅驱动器
CN108111004A (zh) 一种实现Si IGBT软开关特性的混合型器件
Anthony et al. A first approach to a design method for resonant gate driver architectures
CN104579274A (zh) 一种开关电路及其驱动方法
Zhao et al. Evaluation of isolated gate driver for SiC MOSFETs
CN102611288A (zh) 氮化镓功率晶体管三电平驱动方法
US6853570B2 (en) Circuit for quasi-square-wave or resonant driving of a capacitive load
Timms et al. Oscillatory false triggering of parallel Si and SiC MOSFETs during short-circuit tum-off
WO2015047387A1 (en) Four segment ac mosfet switch
CN204376860U (zh) 一种开关电路
CN212518834U (zh) 一种中点有源箝位三电平逆变器
CN103326552B (zh) 超大功率igbt感应加热设备的电流均衡系统及全桥逆变单元
CN104521122A (zh) 逆变驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant