CN106293496A - 一种提高ram存取效率的方法及装置 - Google Patents
一种提高ram存取效率的方法及装置 Download PDFInfo
- Publication number
- CN106293496A CN106293496A CN201510271952.1A CN201510271952A CN106293496A CN 106293496 A CN106293496 A CN 106293496A CN 201510271952 A CN201510271952 A CN 201510271952A CN 106293496 A CN106293496 A CN 106293496A
- Authority
- CN
- China
- Prior art keywords
- random sequence
- ram
- address register
- random
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明实施例公开了一种提高RAM存取效率的方法,该方法包括:根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;根据所述获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;在所述RAM中对报文分片进行写/读操作。同时,本发明实施例还公开了一种提高RAM存取效率的装置。
Description
技术领域
本发明涉及移动终端领域,尤其涉及一种提高随机存取存储器(randomaccess memory,RAM)存取效率的方法及装置。
背景技术
随着网络容量与业务的不断增长,报文处理过程中报文缓存在容量和带宽上的要求越来越高。现有的分片报文存取系统使用多片缓存芯片,如RAM,来存取报文。由于每个报文的处理都是经过写入-处理-读出这样的过程,即每个报文都是写一次、读一次,为了平衡各片缓存芯片的带宽,会将同一报文分片写入不同的缓存芯片。
但是,缓存芯片每次存取报文有长度要求,例如,双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory,DDRSDRAM)每次发送的读/写命令要求为64字节的整数倍。例如,一个65字节的报文实际需要128字节的读/写命令来发送。具体来说,该65字节的报文按64字节一片分为两片,其中一片报文为64个字节,另一片报文有效字节仅为1字节。若分片报文存取系统有两片DDR SDRAM缓存芯片,那么该65字节报文按分成的两片报文分别存入上述两片DDR SDRAM。这样,其中一片DDRSDRAM仅存入1字节分片报文。
可以看出,现有的分片报文存取系统在进行读写操作时,由于需要将报文切分为固定长度的分片报文,那么当其中的一片分片报文包含的有效字节比较少时,会造成某些缓存芯片固定存入有效字节比较少的分片报文,这样浪费了较大的RAM缓存空间,降低了RAM的存取效率。
发明内容
为解决上述技术问题,本发明实施例期望提供一种提高RAM存取效率的方法及装置,提高分片报文存取系统中RAM的存取效率。
本发明的技术方案是这样实现的:
第一方面,本发明实施例提供了一种提高随机存取存储器RAM存取效率的方法,包括:根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;其中,所述第一随机序列的元素个数与所述第二随机序列的个数一致,所述第一随机序列的每个元素互不相同且分别对应着不同的所述第二随机序列,所述第一随机序列的元素个数为至少两个;根据所述获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;其中,所述第二随机序列的元素个数与所述RAM的个数一致,所述第二随机序列的每个元素互不相同且分别对应着不同的所述RAM;在所述RAM中对报文分片进行写/读操作。
在上述实施例中,设置一个保存所述第一随机序列的第一地址寄存器,相应地,所述根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列,具体为:根据所述第一地址寄存器的当前地址获得所述第一随机序列的元素;根据所述第一随机序列的元素以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;若所述第一地址寄存器的当前地址不为最大值,则所述第一地址寄存器的当前地址加一;若所述第一地址寄存器的当前地址为最大值,则所述第一地址寄存器置零。
在上述实施例中,设置与所述第二随机序列的个数对应的且保存所述第二随机序列的第二地址寄存器,相应地,所述根据所述获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM,具体为:根据所述获得的第二随机序列的第二地址寄存器的当前地址获得所述第二随机序列的元素;根据所述第二随机序列的元素以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;若所述第二地址寄存器的当前地址不为最大值,则所述第二地址寄存器的当前地址加一;若所述第二地址寄存器的当前地址为最大值,则所述第二地址寄存器置零。
在上述实施例中,所述第一随机序列和至少两个第二随机序列通过预先设置的伪随机序列发生器产生。
第二方面,本发明实施例提供了一种提高随机存取存储器RAM存取效率的装置,所述装置包括:第一获得单元、第二获得单元及读写单元,其中:所述第一获得单元,用于根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;其中,所述第一随机序列的元素个数与所述第二随机序列的个数一致,所述第一随机序列的每个元素互不相同且分别对应着不同的所述第二随机序列,所述第一随机序列的元素个数为至少两个;所述第二获得单元,用于根据所述第一获得单元获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;其中,所述第二随机序列的元素个数与所述RAM的个数一致,所述第二随机序列的每个元素互不相同且分别对应着不同的所述RAM;所述读写单元,用于在所述第二获得单元获得的所述RAM中对报文分片进行写/读操作。
在上述实施例中,设置一个保存所述第一随机序列的第一地址寄存器,相应地,所述第一获得单元,具体用于:根据所述第一地址寄存器的当前地址获得所述第一随机序列的元素;根据所述第一随机序列的元素以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;若所述第一地址寄存器的当前地址不为最大值,则所述第一地址寄存器的当前地址加一;若所述第一地址寄存器的当前地址为最大值,则所述第一地址寄存器置零。
在上述实施例中,设置与所述第二随机序列的个数对应的且保存所述第二随机序列的第二地址寄存器,相应地,所述第二获得单元,具体用于:根据所述第一获得单元获得的第二随机序列的第二地址寄存器的当前地址获得所述第二随机序列的元素;根据所述第二随机序列的元素以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;若所述第二地址寄存器的当前地址不为最大值,则所述第二地址寄存器的当前地址加一;若所述第二地址寄存器的当前地址为最大值,则所述第二地址寄存器置零。
在上述实施例中,还包括伪随机序列发生器,用于产生第一随机序列和至少两个第二随机序列。
本发明实施例提供了一种提高RAM存取效率的方法及装置,根据预先设置的第一随机序列以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;根据获得的第二随机序列以及第二随机序列的元素与RAM的对应关系获得RAM;在获得的RAM中对报文分片进行写/读操作,这样,通过在一段周期内随机选择RAM,避免了将报文尾部不能达到分片长度的分片报文反复写入某一个或多个RAM中,实现了将报文尾部的分片报文均匀写入各个RAM中,最大限度的利用各个RAM的带宽,提高了分片报文存取系统中RAM的存取效率。
附图说明
图1为本发明实施例提供的一种提高RAM存取效率的方法的流程示意图;
图2为本发明实施例提供的提高RAM存取效率的方法的详细实施例的流程示意图;
图3为本发明实施例提供的一种提高RAM存取效率的装置的结构示意图;
图4为本发明实施例提供的另一种提高RAM存取效率的装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
图1为本发明实施例提供的一种提高RAM存取效率的方法的流程示意图,该方法包括:
S101:根据预先设置的第一随机序列以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;其中,第一随机序列的元素个数与第二随机序列的个数一致,第一随机序列的每个元素互不相同且分别对应着不同的第二随机序列,第一随机序列的元素个数为至少两个;
需要说明的是,由于第一随机序列的元素个数与第二随机序列的个数相同,且第一随机序列的每个元素互不相同并且分别对应着不同的第二随机序列,那么当第一随机序列的每个元素循环一次,每个第二随机序列都会被选取一次。这样,保证了在一个周期内选取每个第二随机序列的概率都是一样的。
举例来说,第一随机序列有4个元素,分别为0、1、2、3,那么,第一随机序列可以为0123,也可以为1203,其中,第一随机序列中的4个不同元素分别对应着4个不同的第二随机序列。
示例性地,还包括:设置一个保存第一随机序列的第一地址寄存器,相应地,根据预先设置的第一随机序列以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列具体为:根据第一地址寄存器的当前地址获得第一随机序列的元素;根据第一随机序列的元素以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;若第一地址寄存器的当前地址不为最大值,则第一地址寄存器的当前地址加一;若第一地址寄存器的当前地址为最大值,则第一地址寄存器置零。
S102:根据获得的第二随机序列以及第二随机序列的元素与RAM的对应关系获得RAM;其中,第二随机序列的元素个数与RAM的个数一致,第二随机序列的每个元素互不相同且分别对应着不同的RAM。
需要说明的是,由于第二随机序列的元素个数与RAM的个数相同,且第二随机序列的每个元素互不相同且分别对应着不同的RAM,那么,当第二随机序列的每个元素循环一次,每个RAM都会被选取一次。这样,提高了RAM选取的随机性,同时保证了在一个周期内选取每个RAM的概率都是一样的。
需要说明的是,满足上述要求的第二随机序列有很多种,可以根据实际需要,从中选择至少两个用于选择实际RAM的第二随机序列。举例来说,当RAM的数量为6片,根据可以看出,满足要求的第二随机序列有720种,在实际应用中,可以根据分片报文存取系统的随机性要求和分片报文存取系统内资源的平衡,从满足要求的多种第二随机序列中选择至少两个作为选择RAM的第二随机序列。
需要补充的是,第二随机序列的个数不宜过大。如果第二随机序列的个数过多会浪费RAM的存储资源。
示例性地,还包括:第一随机序列和至少两个第二随机序列可以通过预设的伪随机序列发生器产生得到。需要说明的是,第一随机序列和至少两个第二随机序列可以通过多种方式产生,本发明实施例对此不做具体限制。
示例性地,还包括:设置与第二随机序列的个数对应的且保存第二随机序列的第二地址寄存器,相应地,根据获得的第二随机序列以及第二随机序列的元素与RAM的对应关系获得RAM具体为:根据获得的第二随机序列的第二地址寄存器的当前地址获得第二随机序列的元素;根据第二随机序列的元素以及第二随机序列的元素与RAM的对应关系获得RAM;若第二地址寄存器的当前地址不为最大值,则第二地址寄存器的当前地址加一;若第二地址寄存器的当前地址为最大值,则第二地址寄存器置零。
S103:在获得的RAM中对报文分片进行写/读操作。
综合步骤S101-S103,可以看出,分片报文存取系统在对报文进行缓存时,首先通过第一随机序列获得第二随机序列,再根据第二随机序列获得实际的RAM缓存芯片。这样一来,避免了不能填满整个分片的报文尾部分片反复写入固定的某个RAM缓存芯片,提高了选择缓存芯片的随机性。
图2为本发明实施例提供的提高RAM存取效率的方法的详细实施例的流程示意图,方法包括:
S201:伪随机序列发生器配置第一随机序列为2130,四个第二随机序列分别为012345、450123、234510、231450;
其中,第一随机序列的元素0、1、2、3分别与第二随机序列012345、450123、234510、231450相对应。
其中,保存第一随机序列2130的第一地址寄存器为L1,保存第二随机序列012345、450123、234510、231450的第二地址寄存器分别为L20、L21、L22、L23,地址寄存器的初始值均为0。
需要说明的是,该分片报文存取系统外挂六片RAM缓存芯片,因此第二随机序列的元素个数为6,且第二随机序列内的每个元素对应一片RAM缓存芯片;由于第二随机序列的个数设置为4,因此第一随机序列的元素个数为4。
需要补充的是,该步骤仅在分片报文存取系统上电时进行,在分片报文存取系统上电后,不再重新配置第一随机序列及第二随机序列。
S202:在接收到分片报文后,根据L1地址寄存器的当前地址0,获得第一随机序列的元素2;此时,L1地址寄存器的当前地址加一即为1;
S203:根据第一随机序列的元素2获得对应的第二随机序列234510;
S204:根据保存第二随机序列234510的L22地址寄存器的当前地址0,获得第二随机序列的元素2;此时,L22地址寄存器的当前地址加一即为1;
S205:根据第二随机序列的元素2获得对应的RAM;
S206:在获得的RAM中对报文分片进行写/读操作。
综合步骤S201-S206,可以看出,在对分片报文进行处理时,不同于现有技术将分片报文顺序写入六片RAM,而是在一个周期内随机从六片RAM中选择一片进行写/读操作。
本发明实施例提供了一种提高RAM存取效率的方法及装置,根据预先设置的第一随机序列以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;根据获得的第二随机序列以及第二随机序列的元素与RAM的对应关系获得RAM;在RAM中对报文分片进行写/读操作,这样,通过在一段周期内随机选择RAM,避免了将报文尾部不能达到分片长度的分片报文反复写入某一个或多个RAM中,实现了将报文尾部的分片报文均匀写入各个RAM中,最大限度的利用各个RAM的带宽,提高了分片报文存取系统中RAM的存取效率。
图3为本发明实施例提供的一种提高RAM存取效率的装置30的结构示意图,装置包括:第一获得单元301、第二获得单元302及读写单元303,其中:
第一获得单元301,用于根据预先设置的第一随机序列以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;其中,第一随机序列的元素个数与第二随机序列的个数一致,第一随机序列的每个元素互不相同且分别对应着不同的第二随机序列,第一随机序列的元素个数为至少两个;
第二获得单元302,用于根据第一获得单元301获得的第二随机序列以及第二随机序列的元素与RAM的对应关系获得RAM;其中,第二随机序列的元素个数与RAM的个数一致,第二随机序列的每个元素互不相同且分别对应着不同的RAM;
读写单元303,用于在第二获得单元302获得的RAM中对报文分片进行写/读操作。
示例性地,设置一个保存第一随机序列的第一地址寄存器,相应地,第一获得单元301,具体用于:根据第一地址寄存器的当前地址获得第一随机序列的元素;根据第一随机序列的元素以及第一随机序列的元素与第二随机序列的对应关系获得第二随机序列;若第一地址寄存器的当前地址不为最大值,则第一地址寄存器的当前地址加一;若第一地址寄存器的当前地址为最大值,则第一地址寄存器置零。
示例性地,设置与第二随机序列的个数对应的且保存第二随机序列的第二地址寄存器,相应地,第二获得单元302,具体用于:根据第一获得单元301获得的第二随机序列的第二地址寄存器的当前地址获得第二随机序列的元素;根据第二随机序列的元素以及第二随机序列的元素与RAM的对应关系获得RAM;若第二地址寄存器的当前地址不为最大值,则第二地址寄存器的当前地址加一;若第二地址寄存器的当前地址为最大值,则第二地址寄存器置零。。
示例性地,图4为本发明实施例提供的另一种提高RAM存取效率的装置30的结构示意图,该装置还包括伪随机序列发生器304,用于产生第一随机序列和至少两个第二随机序列。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (8)
1.一种提高随机存取存储器RAM存取效率的方法,其特征在于,包括:
根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;其中,所述第一随机序列的元素个数与所述第二随机序列的个数一致,所述第一随机序列的每个元素互不相同且分别对应着不同的所述第二随机序列,所述第一随机序列的元素个数为至少两个;
根据所述获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;其中,所述第二随机序列的元素个数与所述RAM的个数一致,所述第二随机序列的每个元素互不相同且分别对应着不同的所述RAM;
在所述RAM中对报文分片进行写/读操作。
2.根据权利要求1所述的方法,其特征在于,设置一个保存所述第一随机序列的第一地址寄存器,相应地,所述根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列,具体为:
根据所述第一地址寄存器的当前地址获得所述第一随机序列的元素;
根据所述第一随机序列的元素以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;
若所述第一地址寄存器的当前地址不为最大值,则所述第一地址寄存器的当前地址加一;若所述第一地址寄存器的当前地址为最大值,则所述第一地址寄存器置零。
3.根据权利要求2所述的方法,其特征在于,设置与所述第二随机序列的个数对应的且保存所述第二随机序列的第二地址寄存器,相应地,所述根据所述获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM,具体为:
根据所述获得的第二随机序列的第二地址寄存器的当前地址获得所述第二随机序列的元素;
根据所述第二随机序列的元素以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;
若所述第二地址寄存器的当前地址不为最大值,则所述第二地址寄存器的当前地址加一;若所述第二地址寄存器的当前地址为最大值,则所述第二地址寄存器置零。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述第一随机序列和至少两个第二随机序列通过预先设置的伪随机序列发生器产生。
5.一种提高随机存取存储器RAM存取效率的装置,其特征在于,所述装置包括:第一获得单元、第二获得单元及读写单元,其中:
所述第一获得单元,用于根据预先设置的第一随机序列以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;其中,所述第一随机序列的元素个数与所述第二随机序列的个数一致,所述第一随机序列的每个元素互不相同且分别对应着不同的所述第二随机序列,所述第一随机序列的元素个数为至少两个;
所述第二获得单元,用于根据所述第一获得单元获得的第二随机序列以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;其中,所述第二随机序列的元素个数与所述RAM的个数一致,所述第二随机序列的每个元素互不相同且分别对应着不同的所述RAM;
所述读写单元,用于在所述第二获得单元获得的所述RAM中对报文分片进行写/读操作。
6.根据权利要求5所述的装置,其特征在于,设置一个保存所述第一随机序列的第一地址寄存器,相应地,所述第一获得单元,具体用于:
根据所述第一地址寄存器的当前地址获得所述第一随机序列的元素;根据所述第一随机序列的元素以及所述第一随机序列的元素与第二随机序列的对应关系获得所述第二随机序列;若所述第一地址寄存器的当前地址不为最大值,则所述第一地址寄存器的当前地址加一;若所述第一地址寄存器的当前地址为最大值,则所述第一地址寄存器置零。
7.根据权利要求6所述的装置,其特征在于,设置与所述第二随机序列的个数对应的且保存所述第二随机序列的第二地址寄存器,相应地,所述第二获得单元,具体用于:
根据所述第一获得单元获得的第二随机序列的第二地址寄存器的当前地址获得所述第二随机序列的元素;根据所述第二随机序列的元素以及所述第二随机序列的元素与RAM的对应关系获得所述RAM;若所述第二地址寄存器的当前地址不为最大值,则所述第二地址寄存器的当前地址加一;若所述第二地址寄存器的当前地址为最大值,则所述第二地址寄存器置零。
8.根据权利要求5-7任一项所述的装置,其特征在于,还包括伪随机序列发生器,用于产生第一随机序列和至少两个第二随机序列。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510271952.1A CN106293496B (zh) | 2015-05-25 | 2015-05-25 | 一种提高ram存取效率的方法及装置 |
PCT/CN2015/095272 WO2016188063A1 (zh) | 2015-05-25 | 2015-11-23 | 提高ram存取效率的方法、装置和计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510271952.1A CN106293496B (zh) | 2015-05-25 | 2015-05-25 | 一种提高ram存取效率的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106293496A true CN106293496A (zh) | 2017-01-04 |
CN106293496B CN106293496B (zh) | 2019-05-31 |
Family
ID=57392355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510271952.1A Active CN106293496B (zh) | 2015-05-25 | 2015-05-25 | 一种提高ram存取效率的方法及装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106293496B (zh) |
WO (1) | WO2016188063A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111193446A (zh) * | 2020-01-13 | 2020-05-22 | 珠海格力电器股份有限公司 | 调制参数的生成方法及装置、逆变器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020145609A1 (en) * | 2001-01-24 | 2002-10-10 | Emmot Darel N. | Unified memory distributed across multiple nodes in a computer graphics system |
CN1971562A (zh) * | 2006-11-29 | 2007-05-30 | 华中科技大学 | 面向对象存储系统中的对象分布方法 |
US20140007250A1 (en) * | 2012-06-15 | 2014-01-02 | The Regents Of The University Of California | Concealing access patterns to electronic data storage for privacy |
-
2015
- 2015-05-25 CN CN201510271952.1A patent/CN106293496B/zh active Active
- 2015-11-23 WO PCT/CN2015/095272 patent/WO2016188063A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020145609A1 (en) * | 2001-01-24 | 2002-10-10 | Emmot Darel N. | Unified memory distributed across multiple nodes in a computer graphics system |
CN1971562A (zh) * | 2006-11-29 | 2007-05-30 | 华中科技大学 | 面向对象存储系统中的对象分布方法 |
US20140007250A1 (en) * | 2012-06-15 | 2014-01-02 | The Regents Of The University Of California | Concealing access patterns to electronic data storage for privacy |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111193446A (zh) * | 2020-01-13 | 2020-05-22 | 珠海格力电器股份有限公司 | 调制参数的生成方法及装置、逆变器 |
Also Published As
Publication number | Publication date |
---|---|
CN106293496B (zh) | 2019-05-31 |
WO2016188063A1 (zh) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231109B (zh) | 动态随机存取存储器dram的刷新方法、设备以及系统 | |
TWI510923B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
CN104965686B (zh) | 一种优先级队列设计方法及优先级队列设计装置 | |
CN114185818B (zh) | 基于扩展页表的gpu访存自适应优化方法及装置 | |
JP7074839B2 (ja) | パケット処理 | |
CN110399096A (zh) | 分布式文件系统元数据缓存重删的方法、装置以及设备 | |
CN106155917A (zh) | 内存管理方法及装置 | |
CN104571957B (zh) | 一种数据读取方法及组装装置 | |
CN105493024B (zh) | 一种数据阈值预测方法与相关装置 | |
CN106254270A (zh) | 一种队列管理方法及装置 | |
CN105468699A (zh) | 去重数据统计方法及设备 | |
CN106293496A (zh) | 一种提高ram存取效率的方法及装置 | |
CN109800074A (zh) | 任务数据并发执行方法、装置以及电子设备 | |
CN105680983A (zh) | 一种解速率匹配和解交织的方法和装置 | |
CN106202374A (zh) | 一种数据处理方法及装置 | |
CN107526691B (zh) | 一种缓存管理方法及装置 | |
CN104423900A (zh) | 图像打印方法和打印机 | |
US20210349817A1 (en) | Method for releasing memory | |
JP2014071906A5 (zh) | ||
CN111882482A (zh) | 图形分块数据读写方法、装置、设备及存储介质 | |
JP2013235530A5 (zh) | ||
CN109407922B (zh) | 一种图标显示的控制方法、装置、设备及介质 | |
US10175913B2 (en) | Link management method and physical device | |
CN106649136A (zh) | 一种数据存储方法和存储装置 | |
CN106557430A (zh) | 一种缓存数据刷盘方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |