CN106254800B - 广播电视高清一体机 - Google Patents

广播电视高清一体机 Download PDF

Info

Publication number
CN106254800B
CN106254800B CN201511023349.8A CN201511023349A CN106254800B CN 106254800 B CN106254800 B CN 106254800B CN 201511023349 A CN201511023349 A CN 201511023349A CN 106254800 B CN106254800 B CN 106254800B
Authority
CN
China
Prior art keywords
unit
audio
video
processing unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511023349.8A
Other languages
English (en)
Other versions
CN106254800A (zh
Inventor
张正兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yunlian Semiconductor Co.,Ltd.
Original Assignee
Hefei Aiwei Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Aiwei Information Technology Co Ltd filed Critical Hefei Aiwei Information Technology Co Ltd
Priority to CN201511023349.8A priority Critical patent/CN106254800B/zh
Publication of CN106254800A publication Critical patent/CN106254800A/zh
Application granted granted Critical
Publication of CN106254800B publication Critical patent/CN106254800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本发明提供一种广播电视高清一体机，包括：FPGA处理单元，所述FPGA处理单元的SDI输入通道0‑15连接有电压、阻抗平衡模块，PC输出通过字幕处理单元连接于FPGA处理单元；服务器输出通过IP解码器单元连接于FPGA处理单元；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI‑BUS总线接口连接于FPGA处理单元，本发明采用了芯片设计原理，自主创新的理念，让系统的集成度，更高，自主技术含量更高，可开发性，升级性，更强，而且使整个产品的连接更简便，适配性更强，在总体成本降低的情况下，保持了高性能。同时扩展口的设计，为以后录制，制作，IP接口的加入提供了基础。

Description

广播电视高清一体机
技术领域
本发明涉及广播电视技术领域，具体为一种广播电视高清一体机。
背景技术
随着科技的发展，特别是高清技术在广播电视设备的应用，人们对电视节目的清晰度，稳定度，以及带宽要求是越来越高，在这样背景下，高清节目，也越来越多地被人们所接受，人们希望看到更清晰，更流畅的电视节目。目前国内大部分的电视节目还是标清的，标清设备到高清设备的转换，按目前市场上的设备行情来看，不仅价格昂贵，稳定性也不高，同时目前市场上的高清设备，大都是用专有芯片做起来的，这种做法，一来集成度不高，集成度稳定性不是很好，设备与设备之间的连接，繁琐，麻烦，另外，单功能的设备，价格相对高。
发明内容
本发明所解决的技术问题在于提供一种广播电视高清一体机，以解决上述背景技术中的问题。
本发明所解决的技术问题采用以下技术方案来实现：广播电视高清一体机，包括：FPGA处理单元，所述FPGA处理单元的SDI输入通道0-15连接有电压、阻抗平衡模块电压、阻抗平衡模块保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理单元连接于FPGA处理单元，字幕处理单元实时处理字幕、图片的特效；服务器输出通过IP解码器单元连接于FPGA处理单元，输入接口是从音视频的服务器的ip网络接口和PC的网络接口，其IP解码器单元的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动单元，输出HDMI信号；FPGA处理单元上连接有DDR3内存模块、SDI输出驱动模块，DDR3内存模块存储音视频的数据，为音视频处理，同步做准备；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI-BUS总线接口连接于FPGA处理单元，MCU模块控制FPGA处理单元、控制面板单元、SDI输出模块、SDI输入模块，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理单元，SPI-Flash存储LOGO数据，以及时间等格式，SPI-Flash为可读可写模块，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理单元内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存模块；RTC模块通过I2C-BUS总线接口连接于FPGA处理单元，RTC模块包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接口串行传递，最大总线速度为400Kbits/s，每次读写数据后内嵌的偏移变量会自动产生增量，RTC模块与FPGA处理单元内部中央处理器单元相连，FPGA处理单元内部中央处理器单元作为主控，RTC模块为从属，通过I2C-BUS总线接口对RTC模块进行访问，读取所需要的时间、日期控制寄存器，来控制所需要显示的LOGO、时间。
所述FPGA处理单元包括SDI处理单元、音视频处理核心单元、中央处理器单元，音视频处理核心单元通过主机接口连接于中央处理器单元，中央处理器单元上连接有指令RAM单元、数据RAM单元，音视频处理核心单元通过从机接口经数据宽度转换后与音频内存控制单元、视频内存控制单元通讯，音视频处理核心单元通过AXI总线连接有I2C单元、串口单元、视频处理、音频处理、控制单元、TF卡控制单元、SPI总线Flash单元，SDI处理单元通过视频处理、音频处理连接控制音频切换单元、视频切换单元，音频切换单元、视频切换单元连接到音视频处理核心单元的主机接口上。
所述SDI处理单元将SDI信号经串行转并行后进行音视频信号格式\模式产生、音视频解嵌，音视频解嵌后再进行音视频加嵌后并行转串行，同时外接时钟信号通过时钟恢复进行串行转并行、时序产生，时序产生控制音视频信号格式\模式产生,时序产生时外接同步信号。
所述音视频处理核心单元将信号源进行输入时序格式转换后经过高清转标清下变换传输到切换缓存控制，之后通过音视频写FIFO控制传送给DDR3内存控制单元以及AXI总线控制单元，DDR3内存控制单元以及AXI总线控制单元将信号经音视频读FIFO控制、上变换缓存控制、标清转高清上变换进入视频、台标、时间、键混叠加处理单元后进行输出时序格式转换。
所述输入时序格式转换时SDI切换单元送过来的时序信息是内嵌在亮度数据中，通过解析视频数据，从而解除行同步，场同步，奇偶场信号，以及有效数据使能信号；高清转标清下变换：如果输入时高清信号，输出是标清格式，就需要对视频，音频进行下变换处理，如果不需要做下变换，音视频信号将直通此模块，不做任何处理。
与已公开技术相比，本发明存在以下优点：本发明采用了芯片设计原理，自主创新的理念，设计出SDI信号处理单元，音频信号的响度自动增益单元，帧同步单元，台标，时间发生器单元，字幕叠加单元，键混叠加单元，上变换，下变换单元。让系统的集成度，更高，自主技术含量更高，可开发性，升级性，更强，而且使整个产品的连接更简便，适配性更强，在总体成本降低的情况下，保持了高性能。同时扩展口的设计，为以后录制，制作，IP接口的加入提供了基础。
附图说明
图1为本发明的结构原理图。
图2为本发明的FPGA处理单元结构原理图。
图3为本发明的SDI处理单元结构原理图。
图4为本发明的音视频处理核心单元结构原理图。
具体实施方式
为了使本发明的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，广播电视高清一体机，包括：FPGA处理单元，所述FPGA处理单元的SDI输入通道0-15连接有电压、阻抗平衡模块电压、阻抗平衡模块保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理单元连接于FPGA处理单元，字幕处理单元实时处理字幕、图片的特效；服务器输出通过IP解码器单元连接于FPGA处理单元，输入接口是从音视频的服务器的ip网络接口和PC的网络接口，其IP解码器单元的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动单元，输出HDMI信号；FPGA处理单元上连接有DDR3内存模块、SDI输出驱动模块，DDR3内存模块存储音视频的数据，为音视频处理，同步做准备；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI-BUS总线接口连接于FPGA处理单元，MCU模块控制FPGA处理单元、控制面板单元、SDI输出模块、SDI输入模块，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理单元，SPI-Flash存储LOGO数据，以及时间等格式，SPI-Flash为可读可写模块，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理单元内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存模块；RTC模块通过I2C-BUS总线接口连接于FPGA处理单元，RTC模块包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接口串行传递，最大总线速度为400Kbits/s，每次读写数据后内嵌的偏移变量会自动产生增量，RTC模块与FPGA处理单元内部中央处理器单元相连，FPGA处理单元内部中央处理器单元作为主控，RTC模块为从属，通过I2C-BUS总线接口对RTC模块进行访问，读取所需要的时间、日期控制寄存器，来控制所需要显示的LOGO、时间。
如图2所示，所述FPGA处理单元包括SDI处理单元、音视频处理核心单元、中央处理器单元，音视频处理核心单元通过主机接口连接于中央处理器单元，中央处理器单元上连接有指令RAM单元、数据RAM单元，音视频处理核心单元通过从机接口经数据宽度转换后与音频内存控制单元、视频内存控制单元通讯，音视频处理核心单元通过AXI总线连接有I2C单元、串口单元、视频处理、音频处理、控制单元、TF卡控制单元、SPI总线Flash单元，SDI处理单元通过视频处理、音频处理连接控制音频切换单元、视频切换单元，音频切换单元、视频切换单元连接到音视频处理核心单元的主机接口上。
如图3所示，所述SDI处理单元将SDI信号经串行转并行后进行音视频信号格式\模式产生、音视频解嵌，音视频解嵌后再进行音视频加嵌后并行转串行，同时外接时钟信号通过时钟恢复进行串行转并行、时序产生，时序产生控制音视频信号格式\模式产生,时序产生时外接同步信号。
如图4所示，所述音视频处理核心单元将信号源进行输入时序格式转换后经过高清转标清下变换传输到切换缓存控制，之后通过音视频写FIFO控制传送给DDR3内存控制单元以及AXI总线控制单元，DDR3内存控制单元以及AXI总线控制单元将信号经音视频读FIFO控制、上变换缓存控制、标清转高清上变换进入视频、台标、时间、键混叠加处理单元后进行输出时序格式转换。
所述输入时序格式转换时SDI切换单元送过来的时序信息是内嵌在亮度数据中，通过解析视频数据，从而解除行同步，场同步，奇偶场信号，以及有效数据使能信号；高清转标清下变换：如果输入时高清信号，输出是标清格式，就需要对视频，音频进行下变换处理，如果不需要做下变换，音视频信号将直通此模块，不做任何处理。
本发明在FPGA处理单元的独立集成电路设计，运用了芯片设计原理，芯片设计流程，运用SoC的构架，统一的系统总线构架，独立的CPU处理，独立的内存控制，独立的SDI解嵌，加嵌，以及独立的音视频处理单元。使整个集成电路设计更合理，独立性，可扩展性更强。同时运用先进的设计理念以及设计思想，摆脱了FPGA高频率上不过去的问题，是内部总线时钟达到200MHz,内存频率达400MHz,同时运用了功率管理模块，使整个芯片的功率控制在最小状态，保证了芯片的发热问题的解决。
以上显示和描述了本发明的基本原理、主要特征及本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明的要求保护范围由所附的权利要求书及其等效物界定。

Claims (2)

1.一种广播电视高清一体机，包括：其特征在于：FPGA处理单元，所述FPGA处理单元的输入通道0-15连接有电压、阻抗平衡模块，电压、阻抗平衡模块保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理单元连接于FPGA处理单元，字幕处理单元实时处理字幕、图片的特效；服务器输出通过IP解码器单元连接于FPGA处理单元，输入接口是从音视频的服务器的ip网络接口和PC的网络接口，其IP解码器单元的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动单元，输出HDMI信号；FPGA处理单元上连接有DDR3内存模块、SDI输出驱动模块，DDR3内存模块存储音视频的数据，为音视频处理，同步做准备；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI-BUS总线接口连接于FPGA处理单元，MCU模块控制FPGA处理单元、控制面板单元、SDI输出模块、SDI输入模块，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理单元，SPI-Flash存储LOGO数据，以及时间格式数据，SPI-Flash为可读可写模块，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理单元内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存模块；RTC模块通过I2C-BUS总线接口连接于FPGA处理单元，RTC模块包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接口串行传递，最大总线速度为400Kbits/s，每次读写数据后内嵌的偏移变量会自动产生增量，RTC模块与FPGA处理单元内部中央处理器单元相连，FPGA处理单元内部中央处理器单元作为主控，RTC模块为从属，通过I2C-BUS总线接口对RTC模块进行访问，读取所需要的时间、日期控制寄存器，来控制所需要显示的LOGO、时间；
所述FPGA处理单元包括SDI处理单元、音视频处理核心单元、中央处理器单元，音视频处理核心单元通过主机接口连接于中央处理器单元，中央处理器单元上连接有指令RAM单元、数据RAM单元，音视频处理核心单元通过从机接口经数据宽度转换后与音频内存控制单元、视频内存控制单元通讯，音视频处理核心单元通过AXI总线连接有I2C单元、串口单元、视频处理、音频处理、控制单元、TF卡控制单元、SPI总线Flash单元，SDI处理单元通过视频处理、音频处理连接控制音频切换单元、视频切换单元，音频切换单元、视频切换单元连接到音视频处理核心单元的主机接口上；
所述SDI处理单元将SDI信号经串行转并行后进行音视频信号格式\模式产生、音视频解嵌，音视频解嵌后再进行音视频加嵌后并行转串行，同时外接时钟信号通过时钟恢复进行串行转并行、时序产生，时序产生控制音视频信号格式\模式产生,时序产生时外接同步信号；
所述音视频处理核心单元将信号源进行输入时序格式转换后经过高清转标清下变换传输到切换缓存控制，之后通过音视频写FIFO控制传送给DDR3内存控制单元以及AXI总线控制单元，DDR3内存控制单元以及AXI总线控制单元将信号经音视频读FIFO控制、上变换缓存控制、标清转高清上变换进入视频、台标、时间、键混叠加处理单元后进行输出时序格式转换。
2.根据权利要求1所述的广播电视高清一体机，其特征在于：所述输入时序格式转换时SDI切换单元送过来的时序信息是内嵌在亮度数据中，通过解析视频数据，从而解除行同步，场同步，奇偶场信号，以及有效数据使能信号；高清转标清下变换：如果输入是高清信号，输出是标清格式，就需要对视频，音频进行下变换处理，如果不需要做下变换，音视频信号将直通此模块，不做任何处理。
CN201511023349.8A 2015-12-30 2015-12-30 广播电视高清一体机 Active CN106254800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511023349.8A CN106254800B (zh) 2015-12-30 2015-12-30 广播电视高清一体机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511023349.8A CN106254800B (zh) 2015-12-30 2015-12-30 广播电视高清一体机

Publications (2)

Publication Number Publication Date
CN106254800A CN106254800A (zh) 2016-12-21
CN106254800B true CN106254800B (zh) 2019-08-20

Family

ID=57626572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511023349.8A Active CN106254800B (zh) 2015-12-30 2015-12-30 广播电视高清一体机

Country Status (1)

Country Link
CN (1) CN106254800B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201044459Y (zh) * 2007-05-18 2008-04-02 北京思比科微电子技术有限公司 通用串行总线芯片
CN201491193U (zh) * 2009-06-08 2010-05-26 厦门华侨电子股份有限公司 一种能显示直方图型曝光表以动态监视图像质量的监视器
CN101764921A (zh) * 2009-12-25 2010-06-30 大连科迪视频技术有限公司 3g-sdi高清数字视频帧同步系统
CN201682555U (zh) * 2009-11-13 2010-12-22 大连科迪视频技术有限公司 3g-sdi高清数字视频信号发生器
CN102157185A (zh) * 2011-04-20 2011-08-17 新科电子集团有限公司 蓝光播放和有线数字电视一体机

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472843B1 (ko) * 2008-07-11 2014-12-15 삼성디스플레이 주식회사 디스플레이 포트 기능 테스트 장치, 이를 이용하는디스플레이 포트 기능 테스트 시스템 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201044459Y (zh) * 2007-05-18 2008-04-02 北京思比科微电子技术有限公司 通用串行总线芯片
CN201491193U (zh) * 2009-06-08 2010-05-26 厦门华侨电子股份有限公司 一种能显示直方图型曝光表以动态监视图像质量的监视器
CN201682555U (zh) * 2009-11-13 2010-12-22 大连科迪视频技术有限公司 3g-sdi高清数字视频信号发生器
CN101764921A (zh) * 2009-12-25 2010-06-30 大连科迪视频技术有限公司 3g-sdi高清数字视频帧同步系统
CN102157185A (zh) * 2011-04-20 2011-08-17 新科电子集团有限公司 蓝光播放和有线数字电视一体机

Also Published As

Publication number Publication date
CN106254800A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US9247157B2 (en) Audio and video data multiplexing for multimedia stream switch
CN102972034B (zh) 电子设备、发送电子设备中的立体图像信息的方法和接收电子设备中的立体图像信息的方法
CN109714621A (zh) 一种时序可配置的多路动态视频模拟方法及其处理系统
CN205069079U (zh) 多功能led显示屏控制系统
CN101764921A (zh) 3g-sdi高清数字视频帧同步系统
CN104219505A (zh) 一种基于PCIe的多路高清模拟音视频采集系统
CN106254800B (zh) 广播电视高清一体机
CN203931450U (zh) Led显示屏信息发布系统
CN205754538U (zh) 一种ops互动录播一体机
CN101105784A (zh) 基于视音频嵌入式开发平台的高速数字图像/视频信号分析与处理选件二次开发板
CN101237288B (zh) Gprs多媒体采集播放系统
CN110418079A (zh) 影像讯号转换装置
CN206195978U (zh) 一种数字机顶盒系统
CN106572283A (zh) 自媒体便携式超高清一体机
CN204231583U (zh) 一种可同步、异步控制播放的led显示屏
CN106658020A (zh) H.265多路插卡式网络高清解码器
CN103096148A (zh) 云电视智能终端产品
CN203377964U (zh) 具有双段延时功能的音、视频延时器
CN207835580U (zh) 地铁专用非编视频采集卡
CN201365298Y (zh) 高清直播星机顶盒
CN101150681A (zh) 一种广播级数字视音频采集与播出pci扩展卡
CN201928361U (zh) 一种带电脑的数字电视接收终端
CN206472241U (zh) H.265多路插卡式网络高清解码器
CN205249375U (zh) 广播电视播控高清一体机
CN205827396U (zh) 一种增强型统一读写器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210303

Address after: 230088 room F1-301, phase II Innovation Industrial Park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Patentee after: Hefei Yunlian Semiconductor Co.,Ltd.

Address before: 230088 room 505, building 2, international student Park, No.3 Tianyuan Road, high tech Zone, Hefei City, Anhui Province

Patentee before: HEFEI AIWEI INFORMATION TECHNOLOGY Co.,Ltd.