CN106250341B - 一种多簇处理器及其脚本设计和连接方法 - Google Patents

一种多簇处理器及其脚本设计和连接方法 Download PDF

Info

Publication number
CN106250341B
CN106250341B CN201610614671.6A CN201610614671A CN106250341B CN 106250341 B CN106250341 B CN 106250341B CN 201610614671 A CN201610614671 A CN 201610614671A CN 106250341 B CN106250341 B CN 106250341B
Authority
CN
China
Prior art keywords
cluster
unit
cpu
path
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610614671.6A
Other languages
English (en)
Other versions
CN106250341A (zh
Inventor
廖裕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610614671.6A priority Critical patent/CN106250341B/zh
Publication of CN106250341A publication Critical patent/CN106250341A/zh
Application granted granted Critical
Publication of CN106250341B publication Critical patent/CN106250341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路、一系统地址空间、复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各多核CPU处理器单元依次通过一簇内多核CPU状态采集单元、所述簇工作状态监控单元连接数据通路控制单元，并通过一通路选择单元、CCI电路连接系统地址空间；数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各通路选择单元均通过直通通路单元连接系统地址空间。本发明既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果，以提高系统性能。

Description

一种多簇处理器及其脚本设计和连接方法
技术领域
本发明涉及一种多簇处理器及其设计方法。
背景技术
随着移动电子设备的性能要求越来越高，多核处理器结构已经很普及，同时,为了平衡功耗和性能,多处理器簇(簇)的big-little结构开始应用,这种多处理器簇的结构,将处理器分为高性能和低功耗两个处理器簇,每个簇中都包含多个CPU,比如4核A72加上4核A53的双簇big-little处理器结构。而big-little结构带来了一个新的问题,就是多簇处理器之间的cache一致性保证,为了解决这个问题，很多公司给出了解决方案，比较典型的就是ARM的CCI400/CCI500多簇处理器一致性处理电路(背景见链接)。CCI(CacheCoherentInterconnect，快取一致性互连架构)电路可以很好的解决多簇处理器的cache一致性问题,但是也有不足,就是CCI电路本身在处理一致性的时候会带来访问的延迟增加,比如某个CPU需要访问读取DDR时,需要经过CCI电路，访问行为到达CCI电路后，CCI电路会到各个处理器簇的cache中查找是否会命中,如果命中则直接从cache中读取数据返回,如果没有命中则再将访问发出到DDR进行读取访问.这在多簇工作时是有正效果的,可以利用多簇处理器cache的空间.但是当多簇CPU中只有其中一个簇在工作时,这种延迟会带来负面的效果,因为只有一个簇工作时另一个簇处于关电状态，并不能利用另一个处理器簇的cache空间,此时CPU的访问行为经过CCI只会增加额外的延迟，造成性能的下降。
发明内容
本发明要解决的技术问题，在于提供一种多簇处理器及其脚本设计和连接方法，既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果，以提高系统性能。
本发明的多簇处理器是这样实现的：一种多簇处理器，包括复数个多核CPU处理器单元、一CCI(Cache Coherent Interconnect，快取一致性互连架构)电路和一系统地址空间，还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；
各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；
所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；
各所述通路选择单元均通过所述直通通路单元连接系统地址空间。
进一步的，各所述簇内多核CPU状态采集单元分别对应实时采集一多核CPU处理器单元中每个CPU的状态并将每个CPU的关断状态实时送往所述簇工作状态监控单元；
当所述簇工作状态监控单元在收到某个簇中的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元，当仅剩唯一一个簇未关断时，由所述数据通路控制单元根据簇关闭信息控制所述通路选择单元进行数据通路切换控制；完成通路切换后,剩下唯一未关断的CPU的簇通过所述直通通路单元直接访问系统地址空间而不需要通过CCI电路带来额外的访问延迟；
当关闭的簇中某个CPU收到打开信号后，簇多核CPU状态采集单元将这个CPU要打开的信息送往簇工作状态监控单元；簇工作状态监控单元收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元；数据通路控制单元收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为复数个簇的通过CCI电路后再访问系统地址空间。
进一步的，某个簇关断后的切换具体过程为:
S1.首先控制CCI电路向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回0，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready为1表示接收命令；
S2.当CCI电路接收完所有还在工作的CPU的最后一笔正在传输的数据后，不再接收新的命令，会将idle有效信号返回给数据通路控制单元；
S3.数据通路控制单元收到CCI电路返回的idle有效状态信号后,控制通路选择单元切换访问通路到直通通路单元；
S4.切换完成后，直通通路单元的初始状态也是idle状态，返回ready为0，完成切换并且等待一段稳定时间后，数据通路控制单元会控制直通通路单元撤销idle状态；
S5.直通通路单元收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
进一步的，某个簇重新开启的切换具体过程为：
P1.首先控制直通通路单元向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回无效，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready有效表示接收命令；
P2.当直通通路单元接收完所有还在工作的CPU的最后一笔正在传输的数据后,不再接收新的命令,会将idle有效信号返回给数据通路控制单元；.
P3.数据通路控制单元收到直通通路单元返回的idle有效状态信号后,控制通路选择单元切换访问通路到CCI电路；
P4.切换完成后，CCI电路的初始状态也是idle状态,返回ready为0，完成切换并且等待一段稳定时间后,数据通路控制单元会控制CCI电路撤销idle状态；
P5.CCI电路收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
进一步的，所述复数个多核CPU处理器单元、CCI电路、系统地址空间，复数个簇内多核CPU状态采集单元、簇工作状态监控单元、数据通路控制单元、复数个通路选择单元和直通通路单元均集成在一芯片内。
本发明的多簇处理器的脚本设计和连接方法是这样实现的：一种多簇处理器的脚本设计和连接方法，提供上述所述的多簇处理器，则所述方法是先在脚本中需要列出每个多核CPU簇的总线类型和总线信号名称，然后进行自动连接，该自动连接的过程为：
Q1.通过脚本读入每个多核CPU簇的总线信号；
Q 2.将复数个多核CPU簇的总线信号分别对应连接到一通路选择单元,完成复数个多核CPU簇到通路选择单元的连接；
Q 3.将每个通路选择单元输出的两组总线信号都分别连到CCI电路的总线信号和直通通路单元的总线信号；
Q 4.将CCI电路的总线信号和直通通路单元的总线信号都作为master连接到系统地址空间；
Q 5.将各通路选择单元的输入选择控制信号接到数据通路控制单元的选择控制输出即完成了脚本的自动连接工作。
本发明具有如下优点：
(1)本发明多簇处理器电路既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果,以提高系统性能；
(2)本发明通过脚本自动产生bypass路径和完成信号连接，节省大量人力，并减少风险。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明多簇处理器的结构框图。
图2为本发明多簇处理器的一简单实施例的结构框图。
具体实施方式
如图1所示，本发明的多簇处理器，包括复数个多核CPU处理器单元101、一CCI电路102和一系统地址空间103，还包括复数个簇内多核CPU状态采集单元104、一簇工作状态监控单元105、复数个通路选择单元106、一直通通路单元107和一数据通路控制单元108；
各所述多核CPU处理器单元101依次通过一所述簇内多核CPU状态采集单元104、所述簇工作状态监控单元105连接所述数据通路控制单元108，并通过一所述通路选择单元106、所述CCI电路102连接系统地址空间103；所述数据通路控制单元108分别连接CCI电路102、各个通路选择单元106和直通通路单元107；各所述通路选择单元106均通过所述直通通路单元107连接系统地址空间103。
其中，各电路的功能如下：
所述簇内多核CPU状态采集单元104用于采集多核CPU处理器单元101中每个CPU的工作状态；
所述簇工作状态监控单元105负责接收簇多核CPU状态采集单元104采集的各个CPU工作状态,当两个簇之中的某一个簇中的所有CPU都被power_down操作后，会判定为这个簇全部被关断，并将判定结果送往数据通路控制单元108；
所述数据通路控制单元108负责接收簇工作状态监控单元105输出的簇关闭信息并进行数据通路切换控制；
所述复数个通路选择单元106用于在数据通路控制单元106的控制下进行CCI电路102和直通通路单元107的通路切换；
所述直通通路单元107用于唯一处于工作状态的簇中的所有CPU单元直接访问系统地址空间103而不需要通过CCI电路102带来额外的访问延迟；
所述复数个多核CPU处理器单元101、CCI电路102、系统地址空间103，复数个簇内多核CPU状态采集单元104、簇工作状态监控单元105、数据通路控制单元108、复数个通路选择单元106和直通通路单元107均集成在一芯片内。
本发明多簇处理器中的各个电路的具体执行过程：
各所述簇内多核CPU状态采集单元104分别对应实时采集一多核CPU处理器单元101中每个CPU的状态并将每个CPU的关断状态实时送往所述簇工作状态监控单元105；
当所述簇工作状态监控单元105在收到某个簇中的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元108，当仅剩唯一一个簇未关断时，由所述数据通路控制单元108根据簇关闭信息控制所述通路选择单元106进行数据通路切换控制；完成通路切换后,剩下唯一未关断的CPU的簇通过所述直通通路单元107直接访问系统地址空间而不需要通过CCI电路102带来额外的访问延迟；
当关闭的簇中某个CPU收到打开信号后，簇多核CPU状态采集单元104将这个CPU要打开的信息送往簇工作状态监控单元105；簇工作状态监控单元105收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元108；数据通路控制单元108收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为复数个簇的通过CCI电路102后再访问系统地址空间103。
其中，某个簇关断后的切换具体过程为:
S1.首先控制CCI电路102向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回0，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready为1表示接收命令；
S2.当CCI电路102接收完所有还在工作的CPU的最后一笔正在传输的数据后，不再接收新的命令，会将idle有效信号返回给数据通路控制单元108；
S3.数据通路控制单元108收到CCI电路102返回的idle有效状态信号后,控制通路选择单元106切换访问通路到直通通路单元107；
S4.切换完成后，直通通路单元107的初始状态也是idle状态，返回ready为0，完成切换并且等待一段稳定时间后，数据通路控制单元108会控制直通通路单元107撤销idle状态；
S5.直通通路单元107收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
某个簇重新开启的切换具体过程为：
P1.首先控制直通通路单元107向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回无效，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready有效表示接收命令；
P2.当直通通路单元107接收完所有还在工作的CPU的最后一笔正在传输的数据后,不再接收新的命令,会将idle有效信号返回给数据通路控制单元108；.
P3.数据通路控制单元108收到直通通路单元107返回的idle有效状态信号后,控制通路选择单元106切换访问通路到CCI电路102；
P4.切换完成后，CCI电路102的初始状态也是idle状态,返回ready为0，完成切换并且等待一段稳定时间后,数据通路控制单元108会控制CCI电路102撤销idle状态；
P5.CCI电路102收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
本发明的多簇处理器的脚本设计和连接方法是这样实现的：一种多簇处理器的脚本设计和连接方法，提供上述所述的多簇处理器，则所述方法是先在脚本中需要列出每个多核CPU簇的总线类型和总线信号名称，然后进行自动连接，该自动连接的过程为：
Q1.通过脚本读入每个多核CPU簇的总线信号；
Q 2.将复数个多核CPU簇的总线信号分别对应连接到一通路选择单元106,完成复数个多核CPU簇到通路选择单元106的连接；
Q 3.将每个通路选择单元输出的两组总线信号都分别连到CCI电路的总线信号和直通通路单元的总线信号；
Q 4.将CCI电路102的总线信号和直通通路单元107的总线信号都作为master连接到系统地址空间103；
Q 5.将各通路选择单元106的输入选择控制信号接到数据通路控制单元108的选择控制输出即完成了脚本的自动连接工作。
实施例一
为说明方便，本实施例以两簇处理器为例，说明本发明的工作原理，本领域的技术人员完全可以根据本发明思想推导出三簇以上的处理器的工作过程。
如图2所示，该实施例中的多簇处理器为两簇处理器，包括簇Ⅰ多核CPU处理器单元1011、簇Ⅱ多核CPU处理器单元1012、CCI电路102和系统地址空间103，还包括簇Ⅰ内多核CPU状态采集单元1041、簇Ⅱ内多核CPU状态采集单元1042、簇工作状态监控单元105、数据通路控制单元106、第一通路选择单元1061、第二通路选择单元1062和直通通路单元107；
所述簇Ⅰ多核CPU处理器单元1011依次通过所述簇Ⅰ内多核CPU状态采集单元1041、簇工作状态监控单元105连接所述数据通路控制单元106，并通过第一通路选择单元1061、CCI电路102连接系统地址空间103；
所述簇Ⅱ多核CPU处理器单元1012依次通过所述簇Ⅱ内多核CPU状态采集单元1042、簇工作状态监控单元105连接所述数据通路控制单元106，并通过第二通路选择单元1062、CCI电路102连接系统地址空间103；
所述数据通路控制单元106分别连接CCI电路、第一通路选择单元、第二通路选择单元和直通通路单元；
所述第一通路选择单元1061、第二通路选择单元1062均通过直通通路单元107连接系统地址空间103。
电路启动时，所述簇Ⅰ多核CPU处理器单元1011、簇Ⅱ多核CPU处理器单元1012都处于共同工作状态，簇Ⅰ多核CPU处理器单元1011和簇Ⅱ多核CPU处理器单元1012通过CCI电路102进行多处理器簇的cache一致性处理,第一通路选择单元1061和第二通路选择单元1062的初始选通状态为所有CPU的访问通路都是连接到CCI电路102后再访问系统地址空间103。
所述簇Ⅰ内多核CPU状态采集单元1041和簇Ⅱ内多核CPU状态采集单元1042分别实时采集簇Ⅰ多核CPU处理器单元1011和簇Ⅱ多核CPU处理器单元1012中每个CPU的状态并将每个CPU的关断状态实时送往所述簇工作状态监控单元105；
当所述簇工作状态监控单元105在收到某个簇中(假设是簇Ⅰ)的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元108，由所述数据通路控制单元108根据簇关闭信息控制第一通路选择单元1061和第一通路选择单元1062并进行数据通路切换控制；完成通路切换后,剩下未关断的CPU的簇(即是簇Ⅱ)通过所述直通通路单元107直接访问系统地址空间103而不需要通过CCI电路102带来额外的访问延迟；
当关闭的簇中某个CPU收到打开信号后，多核CPU状态采集单元1041将这个CPU要打开的信息送往簇工作状态监控单元105；簇工作状态监控单元105收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元108；数据通路控制单元108收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为两个簇的通过CCI电路102后再访问系统地址空间103。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路和一系统地址空间，其特征在于：还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；
各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；
所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；
各所述通路选择单元均通过所述直通通路单元连接系统地址空间。
2.根据权利要求1所述的一种多簇处理器，其特征在于：
各所述簇内多核CPU状态采集单元分别对应实时采集一多核CPU处理器单元中每个CPU的状态并将每个CPU的关断状态实时送往所述簇工作状态监控单元；
当所述簇工作状态监控单元在收到某个簇中的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元，当仅剩唯一一个簇未关断时，由所述数据通路控制单元根据簇关闭信息控制所述通路选择单元进行数据通路切换控制；完成通路切换后,剩下唯一未关断的CPU的簇通过所述直通通路单元直接访问系统地址空间而不需要通过CCI电路带来额外的访问延迟；
当关闭的簇中某个CPU收到打开信号后，簇多核CPU状态采集单元将这个CPU要打开的信息送往簇工作状态监控单元；簇工作状态监控单元收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元；数据通路控制单元收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为复数个簇的通过CCI电路后再访问系统地址空间。
3.根据权利要求2所述的一种多簇处理器，其特征在于：某个簇关断后的切换具体过程为:
S1.首先控制CCI电路向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回0，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready为1表示接收命令；
S2.当CCI电路接收完所有还在工作的CPU的最后一笔正在传输的数据后，不再接收新的命令，会将idle有效信号返回给数据通路控制单元；
S3.数据通路控制单元收到CCI电路返回的idle有效状态信号后,控制通路选择单元切换访问通路到直通通路单元；
S4.切换完成后，直通通路单元的初始状态也是idle状态，返回ready为0，完成切换并且等待一段稳定时间后，数据通路控制单元会控制直通通路单元撤销idle状态；
S5.直通通路单元收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
4.根据权利要求2所述的一种多簇处理器，其特征在于：某个簇重新开启的切换具体过程为：
P1.首先控制直通通路单元向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回无效，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready有效表示接收命令；
P2.当直通通路单元接收完所有还在工作的CPU的最后一笔正在传输的数据后,不再接收新的命令,会将idle有效信号返回给数据通路控制单元；.
P3.数据通路控制单元收到直通通路单元返回的idle有效状态信号后,控制通路选择单元切换访问通路到CCI电路；
P4.切换完成后，CCI电路的初始状态也是idle状态,返回ready为0，完成切换并且等待一段稳定时间后,数据通路控制单元会控制CCI电路撤销idle状态；
P5.CCI电路收到撤销idle状态后,返回ready有效，并开始接收CPU命令，至此完成了通路切换动作。
5.根据权利要求1所述的一种多簇处理器，其特征在于：所述复数个多核CPU处理器单元、CCI电路、系统地址空间，复数个簇内多核CPU状态采集单元、簇工作状态监控单元、数据通路控制单元、复数个通路选择单元和直通通路单元均集成在一芯片内。
6.一种多簇处理器的脚本设计和连接方法，其特征在于：提供如权利要求1所述的多簇处理器，则所述方法是先在脚本中需要列出每个多核CPU簇的总线类型和总线信号名称，然后进行自动连接，该自动连接的过程为：
Q1.通过脚本读入每个多核CPU簇的总线信号；
Q 2.将复数个多核CPU簇的总线信号分别对应连接到一通路选择单元,完成复数个多核CPU簇到通路选择单元的连接；
Q 3.将每个通路选择单元输出的两组总线信号都分别连到CCI电路的总线信号和直通通路单元的总线信号；
Q 4.将CCI电路的总线信号和直通通路单元的总线信号都作为master连接到系统地址空间；
Q 5.将各通路选择单元的输入选择控制信号接到数据通路控制单元的选择控制输出即完成了脚本的自动连接工作。
CN201610614671.6A 2016-07-29 2016-07-29 一种多簇处理器及其脚本设计和连接方法 Active CN106250341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610614671.6A CN106250341B (zh) 2016-07-29 2016-07-29 一种多簇处理器及其脚本设计和连接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610614671.6A CN106250341B (zh) 2016-07-29 2016-07-29 一种多簇处理器及其脚本设计和连接方法

Publications (2)

Publication Number Publication Date
CN106250341A CN106250341A (zh) 2016-12-21
CN106250341B true CN106250341B (zh) 2018-12-18

Family

ID=57605721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610614671.6A Active CN106250341B (zh) 2016-07-29 2016-07-29 一种多簇处理器及其脚本设计和连接方法

Country Status (1)

Country Link
CN (1) CN106250341B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109426517B (zh) * 2017-08-30 2021-01-01 比亚迪股份有限公司 微控制单元及其控制方法和控制装置
CN109062394B (zh) * 2018-06-28 2020-08-07 珠海全志科技股份有限公司 一种cpu簇的状态控制电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493796A (zh) * 2007-12-31 2009-07-29 英特尔公司 存储器内、页面内目录高速缓存一致性配置
CN102141974A (zh) * 2011-04-11 2011-08-03 复旦大学 一种多核处理器核间通信方法及其电路结构
CN102567255A (zh) * 2010-10-29 2012-07-11 飞思卡尔半导体公司 具有监听请求选择性无效的数据处理系统和用于其的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493796A (zh) * 2007-12-31 2009-07-29 英特尔公司 存储器内、页面内目录高速缓存一致性配置
CN102567255A (zh) * 2010-10-29 2012-07-11 飞思卡尔半导体公司 具有监听请求选择性无效的数据处理系统和用于其的方法
CN102141974A (zh) * 2011-04-11 2011-08-03 复旦大学 一种多核处理器核间通信方法及其电路结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于多核CPU的复杂网络簇结构并行识别算法研究;高亮亮;《中国优秀硕士学位论文全文数据库》;20090831;I138-827 *

Also Published As

Publication number Publication date
CN106250341A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN104570846B (zh) Fpga重配置控制方法
KR101734044B1 (ko) 분배 시스템에 있어서의 다양한 구성소자들의 활성화의 동기화
CN102446158B (zh) 多核处理器及多核处理器组
EP0901659B1 (en) Parallel processor with redundancy of processor pairs and method
CN108121672A (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
CN107341053A (zh) 异构多核可编程系统及其内存配置和计算单元的编程方法
CN110083440B (zh) 多处理器嵌入式系统上应用的动态重新配置
KR101830685B1 (ko) 온칩 메시 상호접속부
CN110347635A (zh) 一种基于多层总线的异构多核微处理器
CN103927277A (zh) Cpu和gpu共享片上高速缓存的方法及装置
WO2020103058A1 (zh) 可编程运算与控制芯片、设计方法及其装置
CN107111572B (zh) 用于避免死锁的方法和电路
EP2758845A1 (en) Apparatus and methods for an interconnect power manager
EP3183657B1 (en) Virtualization of memory for programmable logic
JP2003524969A5 (zh)
CN102331733A (zh) 基于片上可编程系统的数控系统逻辑控制器及其实现方法
CN106557442B (zh) 一种芯片系统
Rotenberg et al. Rationale for a 3D heterogeneous multi-core processor
KR20170141205A (ko) Dsp 엔진 및 향상된 컨텍스트 스위치 기능부를 구비한 중앙 처리 유닛
US20140025930A1 (en) Multi-core processor sharing li cache and method of operating same
CN106250341B (zh) 一种多簇处理器及其脚本设计和连接方法
CN105958995B (zh) 一种快速启动fpga的电路和方法
JP2021522608A (ja) ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク
CN108874730A (zh) 一种数据处理器及数据处理方法
CN106776458A (zh) 基于fpga和hpi的dsp间的通信装置及通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.