CN106228088A - 一种基于国产bmc芯片的sm4算法ip核的设计方法 - Google Patents
一种基于国产bmc芯片的sm4算法ip核的设计方法 Download PDFInfo
- Publication number
- CN106228088A CN106228088A CN201610655075.2A CN201610655075A CN106228088A CN 106228088 A CN106228088 A CN 106228088A CN 201610655075 A CN201610655075 A CN 201610655075A CN 106228088 A CN106228088 A CN 106228088A
- Authority
- CN
- China
- Prior art keywords
- key
- data
- algorithm
- state
- round
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000013461 design Methods 0.000 title claims abstract description 12
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000006870 function Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 230000009466 transformation Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000007480 spreading Effects 0.000 claims description 3
- 238000000844 transformation Methods 0.000 claims description 3
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000007726 management method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种基于国产BMC芯片的SM4算法IP核的设计方法，所述方法在密码算法选择上采用SM4对称密码算法，具体设计采用硬件描述语言Verilog设计实现了SM4算法，并封装成硬件IP核集成到国产BMC芯片中，IP核的接口采用符合ARM的AMBA总线接口规范的形式，把SM4算法IP核通过AMBA总线连接到国产BMC芯片中的ARM处理器上。本发明采用该SM4算法IP核速度快，安全性高，可以满足BMC的IPMI、SSL等协议对密码算法的需求，集成度高，有效利用了BMC芯片的硬件逻辑资源，节省了硬件成本和主板的额外开销，满足了可信计算技术中信任链建立的要求，有效弥补了TCM模块自身的局限性。
Description
技术领域
本发明涉及IP核设计技术领域，具体涉及一种基于国产BMC芯片的SM4算法IP核的设计方法。
背景技术
国产BMC芯片是基板管理控制器芯片，目前已广泛应用于服务器领域，利用虚拟的键盘、界面、鼠标、电源等为服务器提供远程管理功能。用户可以通过BMC的网口远程监视服务器的物理特征，如各部件的温度、电压、风扇工作状态、电源供应以及机箱入侵等。
在现有国产BMC芯片技术中，采用的对称密码算法是RC4，其主要作用是满足运行在BMC上的IPMI协议、SSL协议等的安全性要求，其缺点是采用RC4算法安全性差，该算法已经被破解，因此存在安全隐患；此外RC4算法以软件算法的形式提供，速度慢，不能满足对大文件、数据的运算速度要求。
另外，现有技术还采用了BMC芯片外接TCM可信密码模块的方式，由BMC调用TCM的SM4算法来提高BMC的安全性，这种技术的缺点是：
1、采用额外的TCM芯片增加了成本，也增加了服务器主板的布局空间，增加了额外开销；
2、TCM芯片提供的SM4算法性能差，加解密运算速度不到1Mbps，因此不能满足对大数据文件的运算速度要求；
3、从可信计算技术的角度考虑，由于TCM模块自身设计的局限性，BMC在成功度量主板BIOS之后无法继续调用TCM的SM4算法，因此不能满足可信计算技术对信任链建立的要求，服务器的安全性得不到保证。
发明内容
本发明要解决的技术问题是：本发明针对以上问题，提供一种基于国产BMC芯片的SM4算法IP核的设计方法，充分利用国产BMC芯片的内部逻辑资源、运算速度快、安全性高、集成度高。
本发明所采用的技术方案为：
一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述方法在密码算法选择上采用了国家密码管理局发布的适用于商用密码应用的SM4对称密码算法，安全性高，便于自主可控；
具体设计采用硬件描述语言Verilog设计实现了SM4算法，并封装成硬件IP核集成到国产BMC芯片中，IP核的接口采用符合ARM的AMBA总线接口规范的形式，从而可以方便的把SM4算法IP核通过AMBA总线连接到国产BMC芯片中的ARM处理器上，使得设计灵活方便，可以满足信息安全领域对数据运算的应用需求。
所述SM4算法IP核的封装接口所有信号是时钟同步的，在上升沿被采样，高电平有效，各信号及功能如下：
clk：输入信号，AMBA总线的时钟，作为IP核的时钟信号；
reset：输入信号，是IP核的复位信号；
Data_in[127..0]：输入信号，128 bit数据输入；
address[4..0]：输入信号，地址总线，译码后用于选定IP核的寄存器；
op[1..0] ：输入引脚，功能选择标志，op=0时，选择写入密钥操作；op=1时，选择加密操作；op=2时，选择解密操作；
Data_out[127..0]：输出信号，128 bit运算结果输出；
done：输出引脚：每个数据分组运算完成时产生的完成标志，高电平有效。
所述SM4算法IP核包括4个寄存器，字长为32 bit，每个寄存器的功能如下：
1）、密钥寄存器：偏移地址为0x00-0x07，用于存放SM4加密或解密时的用户密钥，对该寄存器只可进行写操作；
2）、数据寄存器：偏移地址为0x08-0x0B，用于存放SM4算法的一个明文分组或密文分组数据（128bit），对该寄存器只可进行写操作；
3）、运算结果寄存器：偏移地址为0x10-0x13，用于存放SM4算法的一个明文分组或密文分组的运算结果，对该寄存器只可进行读操作；
4）、控制寄存器：偏移地址为0x14，能够对控制寄存器进行读写操作，从而控制SM4算法IP核的功能并查询状态；控制寄存器的0~3位有效，其中：第0位是ENC，置1表示进行加密操作；第1位是DEC，置1表示进行解密操作；第2位是IRQ_ENA，置1表示当一个分组运算完成后产生中断信号，清0表示一个分组运算完成后不产生中断信号，IP核工作于查询模式；第3位是KEY_VALID，置1表示密钥数据有效，清0表示密钥数据无效。
在SM4算法IP核工作之前，用户的初始密钥写入到密钥寄存器中，之后设置控制寄存器的第3位KEY_VALID为1启动密钥扩展，同时设置第0位ENC或第1位DEC，选择进行加密操作或解密操作；
在运算过程中用户如果更换密钥，在新密钥传输之前需要清除KEY_VALID以便使之前的旧密钥无效；
密钥传输完成后，向IP核的数据寄存器写入一个分组长度的数据，即128bit的数据，IP核根据控制寄存器的ENC位和DEC位启动加密操作（ENC =‘1’）或解密操作（DEC=‘1’），ENC和DEC不能同时设置为1；ENC或DEC一直保持高电平状态直到一个分组数据运算完成；
当一个分组数据运算完成后，运算结果被写入到运算结果寄存器中，通过Data_out[127..0]接口读出。
所述SM4算法IP核对数据的处理过程采用有限状态机的设计方法，状态机的状态转移包括等待密钥状态WAIT_KEY、等待数据状态WAIT_DATA、初始轮状态INITIAL_ROUND、重复轮状态DO_ROUND、最终轮状态FINAL_ROUND和完成状态DONE，每次加密或解密共需要32轮操作，其中data_stable和key_stable分别是数据稳定信号和密钥稳定信号；key_ready是密钥准备好信号，在每次加密或解密的操作中，密钥也需要32轮变换，密钥的轮变换与加解密的轮变化同步进行，每一轮加解密操作对应一个轮密钥，轮密钥由密钥寄存器产生；变量i是轮计数器， NO_ROUNDS是常量，表示数据处理过程总的轮数，NO_ROUNDS=32。
所述状态机的具体工作过程为：
（1）、向IP核写入初始密钥并设置控制寄存器后，启动状态机，进入等待密钥状态WAIT_KEY；
（2）、在WAIT_KEY状态，当轮密钥生成操作开始后，key_ready信号变为高电平，之后状态机进入等待数据状态WAIT_DATA；
（3）、在WAIT_DATA状态，向IP核的数据寄存器写入待运算的分组数据，当密钥和数据都稳定后，此时data_stable =‘1’，key_stable =‘1’，状态机进入初始轮状态INITIAL_ROUND；
（4）、在INITIAL_ROUND状态，状态机选择第一轮的轮密钥，当轮密钥稳定后key_stable=‘1’,初始轮操作完成后进入重复轮状态DO_ROUND；
（5）、在DO_ROUND状态，状态机进行循环操作，根据轮计数器i选择相应的轮密钥，等待轮密钥稳定即key_stable =‘1’时，进行对应的轮运算，之后进入最终轮状态FINAL_ROUND；
（6）、在FINAL_ROUND状态，状态机完成最后一轮运算，之后进入完成状态DONE；
（7）、在DONE状态，状态机完成了一个分组数据的运算，等待data_stable=’0’，之后返回WAIT_DATA状态进行下一个分组数据的运算。
本发明的有益效果为：
1、采用该SM4算法IP核速度快，由于是硬件实现的，运算速度可以达到200Mbps，远大于现有技术中RC4的算法性能和TCM模块的SM4算法性能，有效满足了对大数据、大文件的运算需求。
2、安全性高，可以满足BMC的IPMI、SSL等协议对密码算法的需求，该SM4算法IP核无法被破解和读出。
3、集成度高，有效利用了BMC芯片的硬件逻辑资源，节省了硬件成本和主板的额外开销。
4、满足了可信计算技术中信任链建立的要求，有效弥补了TCM模块自身的局限性。BMC即可以调用自身的IP核实现的SM4算法，又可以调用外部TCM的SM4算法，两者不会冲突，因此满足了我国可信计算规范中对信任链建立的要求，服务器的安全性得到了保证。
附图说明
图1为SM4算法IP核布局图；
图2为SM4算法IP核接口图；
图3为SM4算法IP核数据处理的状态机转移图。
具体实施方式
下面结合附图，根据具体实施方式对本发明进一步说明：
实施例1：
如图1所示，一种基于国产BMC芯片的SM4算法IP核的设计方法，所述方法在密码算法选择上采用了国家密码管理局发布的适用于商用密码应用的SM4对称密码算法，安全性高，便于自主可控；
具体设计采用硬件描述语言Verilog设计实现SM4算法，并封装成硬件IP核集成到国产BMC芯片中，IP核的接口采用符合ARM的AMBA总线接口规范的形式，从而可以方便的把SM4算法IP核通过AMBA总线连接到国产BMC芯片中的ARM处理器上，使得设计灵活方便，可以满足信息安全领域对数据运算的应用需求。
实施例2
如图2所示，在实施例1的基础上，本实施例所述SM4算法IP核的封装接口所有信号是时钟同步的，在上升沿被采样，高电平有效，各信号及功能如下：
clk：输入信号，AMBA总线的时钟，作为IP核的时钟信号；
reset：输入信号，是IP核的复位信号；
Data_in[127..0]：输入信号，128 bit数据输入；
address[4..0]：输入信号，地址总线，译码后用于选定IP核的寄存器；
op[1..0] ：输入引脚，功能选择标志，op=0时，选择写入密钥操作；op=1时，选择加密操作；op=2时，选择解密操作；
Data_out[127..0]：输出信号，128 bit运算结果输出；
done：输出引脚：每个数据分组运算完成时产生的完成标志，高电平有效。
实施例3
在实施例1或2的基础上，本实施例所述SM4算法IP核包括4个寄存器，字长为32 bit，每个寄存器的功能如下：
1）、密钥寄存器：偏移地址为0x00-0x07，用于存放SM4加密或解密时的用户密钥，对该寄存器只可进行写操作；
2）、数据寄存器：偏移地址为0x08-0x0B，用于存放SM4算法的一个明文分组或密文分组数据（128bit），对该寄存器只可进行写操作；
3）、运算结果寄存器：偏移地址为0x10-0x13，用于存放SM4算法的一个明文分组或密文分组的运算结果，对该寄存器只可进行读操作；
4）、控制寄存器：偏移地址为0x14，能够对控制寄存器进行读写操作，从而控制SM4算法IP核的功能并查询状态；控制寄存器的0~3位有效，其中：第0位是ENC，置1表示进行加密操作；第1位是DEC，置1表示进行解密操作；第2位是IRQ_ENA，置1表示当一个分组运算完成后产生中断信号，清0表示一个分组运算完成后不产生中断信号，IP核工作于查询模式；第3位是KEY_VALID，置1表示密钥数据有效，清0表示密钥数据无效。
实施例4
在实施例3的基础上，本实施例在SM4算法IP核工作之前，用户的初始密钥写入到密钥寄存器中，之后设置控制寄存器的第3位KEY_VALID为1启动密钥扩展，同时设置第0位ENC或第1位DEC，选择进行加密操作或解密操作；
在运算过程中用户如果更换密钥，在新密钥传输之前需要清除KEY_VALID以便使之前的旧密钥无效；
密钥传输完成后，向IP核的数据寄存器写入一个分组长度的数据，即128bit的数据，IP核根据控制寄存器的ENC位和DEC位启动加密操作（ENC =‘1’）或解密操作（DEC=‘1’），ENC和DEC不能同时设置为1；ENC或DEC一直保持高电平状态直到一个分组数据运算完成；
当一个分组数据运算完成后，运算结果被写入到运算结果寄存器中，通过Data_out[127..0]接口读出。
实施例5
在实施例4的基础上，本实施例所述SM4算法IP核对数据的处理过程采用有限状态机的设计方法，状态机的状态转移如图3所示，包括等待密钥状态WAIT_KEY、等待数据状态WAIT_DATA、初始轮状态INITIAL_ROUND、重复轮状态DO_ROUND、最终轮状态FINAL_ROUND和完成状态DONE，每次加密或解密共需要32轮操作，其中data_stable和key_stable分别是数据稳定信号和密钥稳定信号；key_ready是密钥准备好信号，在每次加密或解密的操作中，密钥也需要32轮变换，密钥的轮变换与加解密的轮变化同步进行，每一轮加解密操作对应一个轮密钥，轮密钥由密钥寄存器产生；变量i是轮计数器， NO_ROUNDS是常量，表示数据处理过程总的轮数，NO_ROUNDS=32。
实施例6
在实施例5的基础上，本实施例所述状态机的具体工作过程为：
（1）、向IP核写入初始密钥并设置控制寄存器后，启动状态机，进入等待密钥状态WAIT_KEY；
（2）、在WAIT_KEY状态，当轮密钥生成操作开始后，key_ready信号变为高电平，之后状态机进入等待数据状态WAIT_DATA；
（3）、在WAIT_DATA状态，向IP核的数据寄存器写入待运算的分组数据，当密钥和数据都稳定后，此时data_stable =‘1’，key_stable =‘1’，状态机进入初始轮状态INITIAL_ROUND；
（4）、在INITIAL_ROUND状态，状态机选择第一轮的轮密钥，当轮密钥稳定后key_stable=‘1’,初始轮操作完成后进入重复轮状态DO_ROUND；
（5）、在DO_ROUND状态，状态机进行循环操作，根据轮计数器i选择相应的轮密钥，等待轮密钥稳定即key_stable =‘1’时，进行对应的轮运算，之后进入最终轮状态FINAL_ROUND；
（6）、在FINAL_ROUND状态，状态机完成最后一轮运算，之后进入完成状态DONE；
（7）、在DONE状态，状态机完成了一个分组数据的运算，等待data_stable=’0’，之后返回WAIT_DATA状态进行下一个分组数据的运算。
实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (6)
1.一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述方法在密码算法选择上采用SM4对称密码算法，具体设计采用硬件描述语言Verilog设计实现了SM4算法，并封装成硬件IP核集成到国产BMC芯片中，IP核的接口采用符合ARM的AMBA总线接口规范的形式，把SM4算法IP核通过AMBA总线连接到国产BMC芯片中的ARM处理器上。
2.根据权利要求1所述的一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述SM4算法IP核的封装接口所有信号是时钟同步的，在上升沿被采样，高电平有效，各信号及功能如下：
clk：输入信号，AMBA总线的时钟，作为IP核的时钟信号；
reset：输入信号，是IP核的复位信号；
Data_in[127..0]：输入信号，128 bit数据输入；
address[4..0]：输入信号，地址总线，译码后用于选定IP核的寄存器；
op[1..0] ：输入引脚，功能选择标志，op=0时，选择写入密钥操作；op=1时，选择加密操作；op=2时，选择解密操作；
Data_out[127..0]：输出信号，128 bit运算结果输出；
done：输出引脚：每个数据分组运算完成时产生的完成标志，高电平有效。
3.根据权利要求1或2所述的一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述SM4算法IP核包括4个寄存器，字长为32 bit，每个寄存器的功能如下：
1）、密钥寄存器：偏移地址为0x00-0x07，用于存放SM4加密或解密时的用户密钥，对该寄存器只可进行写操作；
2）、数据寄存器：偏移地址为0x08-0x0B，用于存放SM4算法的一个明文分组或密文分组数据，对该寄存器只可进行写操作；
3）、运算结果寄存器：偏移地址为0x10-0x13，用于存放SM4算法的一个明文分组或密文分组的运算结果，对该寄存器只可进行读操作；
4）、控制寄存器：偏移地址为0x14，能够对控制寄存器进行读写操作，从而控制SM4算法IP核的功能并查询状态；控制寄存器的0~3位有效，其中：第0位是ENC，置1表示进行加密操作；第1位是DEC，置1表示进行解密操作；第2位是IRQ_ENA，置1表示当一个分组运算完成后产生中断信号，清0表示一个分组运算完成后不产生中断信号，IP核工作于查询模式；第3位是KEY_VALID，置1表示密钥数据有效，清0表示密钥数据无效。
4.根据权利要求3所述的一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，在SM4算法IP核工作之前，用户的初始密钥写入到密钥寄存器中，之后设置控制寄存器的第3位KEY_VALID为1启动密钥扩展，同时设置第0位ENC或第1位DEC，选择进行加密操作或解密操作；
在运算过程中用户如果更换密钥，在新密钥传输之前需要清除KEY_VALID以便使之前的旧密钥无效；
密钥传输完成后，向IP核的数据寄存器写入一个分组长度的数据， IP核根据控制寄存器的ENC位和DEC位启动加密操作或解密操作，ENC和DEC不能同时设置为1；ENC或DEC一直保持高电平状态直到一个分组数据运算完成；
当一个分组数据运算完成后，运算结果被写入到运算结果寄存器中，通过Data_out[127..0]接口读出。
5.根据权利要求4所述的一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述SM4算法IP核对数据的处理过程采用有限状态机的设计方法，状态机的状态转移包括等待密钥状态WAIT_KEY、等待数据状态WAIT_DATA、初始轮状态INITIAL_ROUND、重复轮状态DO_ROUND、最终轮状态FINAL_ROUND和完成状态DONE，每次加密或解密共需要32轮操作，其中包括数据稳定信号data_stable、密钥稳定信号key_stable、密钥准备好信号key_ready，在每次加密或解密的操作中，密钥也需要32轮变换，密钥的轮变换与加解密的轮变化同步进行，每一轮加解密操作对应一个轮密钥，轮密钥由密钥寄存器产生。
6.根据权利要求5所述的一种基于国产BMC芯片的SM4算法IP核的设计方法，其特征在于，所述状态机的具体工作过程为：
（1）、向IP核写入初始密钥并设置控制寄存器后，启动状态机，进入等待密钥状态WAIT_KEY；
（2）、在WAIT_KEY状态，当轮密钥生成操作开始后，key_ready信号变为高电平，之后状态机进入等待数据状态WAIT_DATA；
（3）、在WAIT_DATA状态，向IP核的数据寄存器写入待运算的分组数据，当密钥和数据都稳定后，此时data_stable =‘1’，key_stable =‘1’，状态机进入初始轮状态INITIAL_ROUND；
（4）、在INITIAL_ROUND状态，状态机选择第一轮的轮密钥，当轮密钥稳定后key_stable=‘1’，初始轮操作完成后进入重复轮状态DO_ROUND；
（5）、在DO_ROUND状态，状态机进行循环操作，根据轮计数器i选择相应的轮密钥，等待轮密钥稳定即key_stable =‘1’时，进行对应的轮运算，之后进入最终轮状态FINAL_ROUND；
（6）、在FINAL_ROUND状态，状态机完成最后一轮运算，之后进入完成状态DONE；
（7）、在DONE状态，状态机完成了一个分组数据的运算，等待data_stable=’0’，之后返回WAIT_DATA状态进行下一个分组数据的运算。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610655075.2A CN106228088A (zh) | 2016-08-11 | 2016-08-11 | 一种基于国产bmc芯片的sm4算法ip核的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610655075.2A CN106228088A (zh) | 2016-08-11 | 2016-08-11 | 一种基于国产bmc芯片的sm4算法ip核的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106228088A true CN106228088A (zh) | 2016-12-14 |
Family
ID=57547304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610655075.2A Pending CN106228088A (zh) | 2016-08-11 | 2016-08-11 | 一种基于国产bmc芯片的sm4算法ip核的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106228088A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106599677A (zh) * | 2016-12-23 | 2017-04-26 | 郑州云海信息技术有限公司 | 一种用于基板管理控制器的密码控制系统及控制方法 |
| CN107168904A (zh) * | 2017-05-10 | 2017-09-15 | 郑州云海信息技术有限公司 | 一种基于bmcspi接口的tcm控制系统及方法 |
| CN108123792A (zh) * | 2017-12-19 | 2018-06-05 | 武汉瑞纳捷电子技术有限公司 | 一种sm4算法电路的功耗加扰方法 |
| CN108388817A (zh) * | 2018-01-31 | 2018-08-10 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
| CN108632017A (zh) * | 2018-04-26 | 2018-10-09 | 浪潮(北京)电子信息产业有限公司 | 一种sm3算法ip核及其信息处理方法、设备、介质 |
| CN112818415A (zh) * | 2020-12-31 | 2021-05-18 | 杭州趣链科技有限公司 | 基于APSoC的国密计算方法、系统及介质 |
| CN113505380A (zh) * | 2021-06-11 | 2021-10-15 | 山东云海国创云计算装备产业创新中心有限公司 | 基于国密算法的bmc安全启动方法、装置、设备及介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102170366A (zh) * | 2010-02-25 | 2011-08-31 | 华为技术有限公司 | 与单板进行通信的方法、装置和系统 |
| CN103780608A (zh) * | 2014-01-14 | 2014-05-07 | 浪潮电子信息产业股份有限公司 | 一种基于可编程门阵列芯片的sm4算法控制方法 |
| US20140195704A1 (en) * | 2013-01-08 | 2014-07-10 | American Megatrends, Inc. | Chassis management implementation by management instance on baseboard management controller managing multiple computer nodes |
| CN103973432A (zh) * | 2014-05-23 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种基于fpga和usb接口芯片的sm4算法加密设备 |
| CN104182696A (zh) * | 2014-08-15 | 2014-12-03 | 浪潮电子信息产业股份有限公司 | 一种基于Avalon接口的AES算法IP核的设计方法 |
| CN105786528A (zh) * | 2016-04-01 | 2016-07-20 | 浪潮电子信息产业股份有限公司 | 一种基于Avalon接口的SM3算法IP核的设计方法 |
-
2016
- 2016-08-11 CN CN201610655075.2A patent/CN106228088A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102170366A (zh) * | 2010-02-25 | 2011-08-31 | 华为技术有限公司 | 与单板进行通信的方法、装置和系统 |
| US20140195704A1 (en) * | 2013-01-08 | 2014-07-10 | American Megatrends, Inc. | Chassis management implementation by management instance on baseboard management controller managing multiple computer nodes |
| CN103780608A (zh) * | 2014-01-14 | 2014-05-07 | 浪潮电子信息产业股份有限公司 | 一种基于可编程门阵列芯片的sm4算法控制方法 |
| CN103973432A (zh) * | 2014-05-23 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种基于fpga和usb接口芯片的sm4算法加密设备 |
| CN104182696A (zh) * | 2014-08-15 | 2014-12-03 | 浪潮电子信息产业股份有限公司 | 一种基于Avalon接口的AES算法IP核的设计方法 |
| CN105786528A (zh) * | 2016-04-01 | 2016-07-20 | 浪潮电子信息产业股份有限公司 | 一种基于Avalon接口的SM3算法IP核的设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| 王晨光等: "低复杂度SM4加密算法IP核设计", 《科学技术与工程》 * |
| 范延滨等: "《嵌入式系统原理与开发》", 31 March 2010, 北京：机械工业出版社 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106599677A (zh) * | 2016-12-23 | 2017-04-26 | 郑州云海信息技术有限公司 | 一种用于基板管理控制器的密码控制系统及控制方法 |
| CN107168904A (zh) * | 2017-05-10 | 2017-09-15 | 郑州云海信息技术有限公司 | 一种基于bmcspi接口的tcm控制系统及方法 |
| CN108123792A (zh) * | 2017-12-19 | 2018-06-05 | 武汉瑞纳捷电子技术有限公司 | 一种sm4算法电路的功耗加扰方法 |
| CN108388817A (zh) * | 2018-01-31 | 2018-08-10 | 上海集成电路研发中心有限公司 | 加密读写芯片标识符的方法 |
| CN108632017A (zh) * | 2018-04-26 | 2018-10-09 | 浪潮(北京)电子信息产业有限公司 | 一种sm3算法ip核及其信息处理方法、设备、介质 |
| CN112818415A (zh) * | 2020-12-31 | 2021-05-18 | 杭州趣链科技有限公司 | 基于APSoC的国密计算方法、系统及介质 |
| WO2022143536A1 (zh) * | 2020-12-31 | 2022-07-07 | 杭州趣链科技有限公司 | 基于APSoC的国密计算方法、系统、设备及介质 |
| CN113505380A (zh) * | 2021-06-11 | 2021-10-15 | 山东云海国创云计算装备产业创新中心有限公司 | 基于国密算法的bmc安全启动方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106228088A (zh) | 一种基于国产bmc芯片的sm4算法ip核的设计方法 | |
| CN104050114B (zh) | 同步端口进入低功率状态的系统、方法和设备 | |
| CN104052621B (zh) | 用于跨快速外围组件互连(pcie)段的平台管理消息的方法和系统 | |
| TWI493951B (zh) | 保護對稱加密鑰的系統及方法 | |
| CN107924380A (zh) | 使用业务类别分配高速缓存的方法、装置和系统 | |
| US11644980B2 (en) | Trusted memory sharing mechanism | |
| WO2017160438A1 (en) | Distribution of forwarded clock | |
| CN101908112B (zh) | 安全芯片的测试方法与系统 | |
| EP2645235B1 (en) | Random value production methods and systems | |
| Shafiee et al. | Secure DIMM: Moving ORAM primitives closer to memory | |
| CN101997834A (zh) | 支持高性能安全协议的装置 | |
| CN110348033A (zh) | 减少携带差分信号对的正导体和负导体之间的偏斜 | |
| Hoffman et al. | A High‐Speed Dynamic Partial Reconfiguration Controller Using Direct Memory Access Through a Multiport Memory Controller and Overclocking with Active Feedback | |
| CN104182696A (zh) | 一种基于Avalon接口的AES算法IP核的设计方法 | |
| CN106599677A (zh) | 一种用于基板管理控制器的密码控制系统及控制方法 | |
| CN110601843A (zh) | 一种基于可信计算的物联网终端安全保护系统 | |
| CN106548099A (zh) | 一种电路系统安全保护的芯片 | |
| CN208861323U (zh) | 一种高速安全加密Micro SD卡 | |
| CN105786528B (zh) | 一种基于Avalon接口的SM3算法IP核的设计方法 | |
| CN102110066B (zh) | 一种税控加密卡的控制方法 | |
| US20230058668A1 (en) | Selective cache line memory encryption | |
| CN114969851B (zh) | 一种基于fpga的数据处理方法、装置、设备及介质 | |
| US20220335139A1 (en) | Method and apparatus for improved container image deployment | |
| CN203102265U (zh) | 一种ssd控制芯片 | |
| CN210274109U (zh) | 一种支持加密功能的以太网卡装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161214 |
|
| RJ01 | Rejection of invention patent application after publication |