CN106227685A - 一种实现秒脉冲触发计算机中断的方法 - Google Patents

Abstract

本发明公开了一种实现秒脉冲触发计算机中断的方法，其包括以下步骤：S1、在硬件方面，选择用带有GPIO触发SIRQ功能以及串口功能的SIO；S2、在固件方面，配置GPIO，中断号。步骤S1具体包括：1)SIO实现其原始的功能；2)SIO连接原有的LPC端口信号；3)时统秒脉冲连接到带有GPIO触发SIRQ的GPIO Pin上；4)必要的电位转换。步骤S2具体包括：1)固件针对该GPIO，配置相关多的高低电位、触发特性、触发中断号；2)通过适当的机制来选择具体的中断号，以及判断该中断的独享与否。本发明提供的方法，能够节约硬件成本和软件开发成本，中断号可配置、中断可独享、中断号上层软件可见，并且在主板端即可实现。

Description

一种实现秒脉冲触发计算机中断的方法

技术领域

本发明涉及一种实现秒脉冲触发计算机中断的方法。

背景技术

目前，通过GPS/北斗获取时统信号，进行时间同步的要求广泛存在于工业控制、军工等领域，时统模块通过接收GPS/北斗信号，获取出全球同步时间信息，通过串口数据包提供具体时间，并发出秒脉冲给计算机提供同步时间的触发信号。

不同于ARM平台能够通过GPIO直接触发系统中断，在X86架构的平台上，并没有可以工作在中断模式的GPIO，因而要将X86平台的计算机应用在这里需要时统功能的场景时就面临需要信号转接的要求。

业界目前针对在X86平台计算机上添加时统功能的做法主要有两种：

1，在主板上增加一个FPGA或者CPLD芯片，该芯片编程实现LPC通讯标准，芯片输入为秒脉冲信号，信号边缘作为触发点，通过LPC serial IRQ协议，发出中断信号给CPU，实现秒脉冲触发计算机中断的功能；

2，用FPGA或者CPLD做成一张PCI卡，该芯片编程实现PCI通讯标准，芯片输入为秒脉冲信号，信号边缘作为触发点，通过PCI中断信号INTA发出中断，INTA通过连接PIRQx间接连接到CPU，实现秒脉冲触发计算机中断的功能；

现有的两种方法，都或多或少存在一些不足之处:

在第一个方法中，存在着FPGA芯片编程的成本、FPGA芯片的硬件成本，这些成本势必降低其产品的性价比，而芯片发送给CPU的中断号固化在FPGA芯片程序中，系统固件(UEFI BIOS)对于该中断号无法配置，系统下的驱动对于中断号无法可见，如果整机调试时中断号变化，那么势必出现FPGA程序和系统驱动的同步问题；

在第二个方法中，存在类似第一个方法的成本问题，该方法解决了中断号无法配置且不可见的问题，但是衍生出中断不能独享，板卡形式对于主板原本的形态提出了一定的要求，需要PCI插槽。

所以有必要寻找一种机制，能够降低软件、硬件的成本，让中断号可配置、可见、可独享，对主板形态没有特别要求，使用方便，本案就是因应这样的需求而来。

发明内容

本发明要解决的技术问题是克服现有技术的缺陷，提供一种实现秒脉冲触发计算机中断的方法。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种实现秒脉冲触发计算机中断的方法，其包括以下步骤：

S1、在硬件方面，选择用带有GPIO触发SIRQ功能以及串口功能的SIO；

S2、在固件方面，配置GPIO，中断号。

进一步地，步骤S1具体包括：

1)SIO实现其原始的功能如：COM，KBC，ACPI,HWM等；

2)SIO连接原有的LPC端口信号如SIRQ信号等；

3)时统秒脉冲连接到带有GPIO触发SIRQ的GPIO Pin上；

4)必要的电位转换。

进一步地，步骤S2具体包括：

1)固件针对该GPIO，配置相关多的高低电位、触发特性、触发中断号；

2)适当的机制来选择具体的中断号，以及该中断的独享与否。

本发明所达到的有益效果是：

本发明提供的方法，能够节约硬件成本和软件开发成本，中断号可配置、中断可独享、中断号上层软件可见，并且在主板端即可实现。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1是系统框图中关于SIO和时统信号的部分。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

本发明一种实现秒脉冲触发计算机中断的方法，其包括以下步骤：

S1、在硬件方面，选择用带有GPIO触发SIRQ功能以及串口功能的SIO；

S2、在固件方面，配置GPIO，中断号。

进一步地，步骤S1具体包括：

1)SIO实现其原始的功能如：COM，KBC，ACPI,HWM等；

2)SIO连接原有的LPC端口信号如SIRQ信号等；

3)时统秒脉冲连接到带有GPIO触发SIRQ的GPIO Pin上；

4)必要的电位转换。

进一步地，步骤S2具体包括：

1)固件针对该GPIO，配置相关多的高低电位、触发特性、触发中断号；

2)适当的机制来选择具体的中断号，以及该中断的独享与否。

具体地：

一、硬件设计部分：

1，但凡需要时统功能的设备，基本都是需要串口通讯的，我们在设计主板的时候，选择带有多个串口，并支持GPIO触发中断的SIO，例如：F81866A，其规格书中的描述：Provide 4 sets of GPIO(GPIO0x/1x/5x/8x)SMI event via PME#or SIPQ。

2，线路设计中，将时统秒脉冲连接到SIO相关GPIO，其他线路设计遵循原有规范，如LPC，clock等，图1是系统框图中关于SIO和时统信号的部分。注：必要的电平转换在线路设计的细节部分完成，在此不做描述。

二、固件设计部分：

1，根据芯片规格书和具体的硬件设计设置相关的寄存器，实现哪个GPIO触发中断：

2，设置合适的中断号：

3、在分配LPC Device、PCI Device中断时跳过上一步骤使用过的中断，达到独享中断的目的。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种实现秒脉冲触发计算机中断的方法，其特征在于，包括以下步骤：

S1、在硬件方面，选择用带有GPIO触发SIRQ功能以及串口功能的SIO；

S2、在固件方面，配置GPIO，中断号。

2.根据权利要求1所述的一种实现秒脉冲触发计算机中断的方法，其特征在于，步骤S1具体包括：

1)SIO实现其原始的功能；

2)SIO连接原有的LPC端口信号；

3)时统秒脉冲连接到带有GPIO触发SIRQ的GPIO Pin上；

4)必要的电位转换。

3.根据权利要求1所述的一种实现秒脉冲触发计算机中断的方法，其特征在于，步骤S2具体包括：

1)固件针对该GPIO，配置相关多的高低电位、触发特性、触发中断号；

2)通过适当的机制来选择具体的中断号，以及判断该中断的独享与否。