CN106155969A - 数据传输系统及其传输方法 - Google Patents
数据传输系统及其传输方法 Download PDFInfo
- Publication number
- CN106155969A CN106155969A CN201510328518.2A CN201510328518A CN106155969A CN 106155969 A CN106155969 A CN 106155969A CN 201510328518 A CN201510328518 A CN 201510328518A CN 106155969 A CN106155969 A CN 106155969A
- Authority
- CN
- China
- Prior art keywords
- seasonal pulse
- pin
- data pins
- electronic installation
- pulse pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 82
- 230000001932 seasonal effect Effects 0.000 claims description 221
- 238000009434 installation Methods 0.000 claims description 216
- 230000005611 electricity Effects 0.000 claims description 16
- 210000001367 artery Anatomy 0.000 claims description 11
- 210000003462 vein Anatomy 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 81
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 81
- 101001003569 Homo sapiens LIM domain only protein 3 Proteins 0.000 description 74
- 101000639972 Homo sapiens Sodium-dependent dopamine transporter Proteins 0.000 description 74
- 102100026460 LIM domain only protein 3 Human genes 0.000 description 74
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 52
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 52
- 101100476983 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SDT1 gene Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 9
- 101100229953 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SCT1 gene Proteins 0.000 description 4
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明实施例提供一种数据传输系统及其传输方法。其中，数据传输系统包括第一电子装置及第二电子装置。第一电子装置具有第一时脉接脚以及第一数据接脚。第二电子装置具有第二时脉接脚以及第二数据接脚。在连接状态检测模式下，第一电子装置发送第一检测信号至第一时脉接脚并使第一数据接脚至参考逻辑电平。第二电子装置发送第二检测信号至第二时脉接脚并使第二数据接脚至参考逻辑电平。第一电子装置依据第一时脉接脚及第一数据接脚的至少其中之一上的信号是否产生变异来判断第一与第二电子装置是否相互连接。本发明的数据传输系统，可使电子装置间无论正向或反向连接皆可正常地进行数据传输，从而提升使用上的便利性。
Description
技术领域
本发明是有关于一种数据传输系统及方法，且特别是有关于一种可提供电子装置多方向连接的数据传输系统及其传输方法。
背景技术
随着信息技术的蓬勃发展，以及各类电子装置的开发与其所配备的各种功能的进步，人们生活上与电子装置越来越密不可分。一般来说，使用者可通过电子装置上的各种通用规格的传输接口(例如：通用串行总线(Universal Serial Bus，USB)的各种规格接口，包括Type A、Type B、Mini-B、Micro-A及Micro-B，以及模拟视频信号传输(D-subminiature)连接器的各种规格接口，包括DA-15、DB-25、DC-37、DD-50及DE-9等)或其他特殊规格的传输接口，在两个电子装置间互相连接进行信息沟通或数据传递，以扩充电子装置的功能。
然而，在传统的连接接口中，两个电子装置间的接脚位置必须相对应，例如两个电子装置间各自的数据接脚或时脉接脚必须相连，才能实行数据传输。故一般两个电子装置在进行数据传递时连接方向通常必须固定(正向)，因此造成使用者使用上的不便。对此，虽然可以通过增加更多对应的接脚使得连接方向相反时(反向)亦可进行数据传输，但将因接脚数量的增加而导致制作成本的高昂。
发明内容
本发明提供一种数据传输系统及方法，使电子装置间可通过多种方向进行连接以执行动作。
本发明的数据传输系统包括第一电子装置及第二电子装置。第一电子装置具有配置第一时脉接脚以及第一数据接脚的第一连接接口。第二电子装置具有配置第二时脉接脚以及第二数据接脚的第二连接接口。在连接状态检测模式下，第一电子装置发送第一检测信号至第一时脉接脚并使第一数据接脚至参考逻辑电平。第二电子装置发送第二检测信号至第二时脉接脚并使第二数据接脚至参考逻辑电平。第一电子装置依据第一时脉接脚及第一数据接脚的至少其中之一上的信号是否产生变异来判断第一与第二电子装置是否相互连接。
在本发明的一实施例中，当上述的第一与第二电子装置相互连接时，上述的第一电子装置判断第一数据接脚上的信号是否维持于参考逻辑电平来判断第一与第二电子装置的连接方向信息。
本发明的数据传输系统包括第一电子装置及第二电子装置。第一电子装置具有配置第一时脉接脚以及第一数据接脚的第一连接接口。第二电子装置具有配置第二时脉接脚以及第二数据接脚的第二连接接口。在连接状态检测模式下，第一电子装置使第一时脉接脚至第一逻辑电平，并使第一数据接脚至第二逻辑电平。第二电子装置使第二时脉接脚与第二数据接脚至第二逻辑电平。第一电子装置并接收第一时脉接脚上的信号，以比较第一时脉接脚上的信号是否维持于第一逻辑电平来判断第一与第二电子装置是否相互连接。
本发明的数据传输方法，适用于在第一电子装置及第二电子装置之间进行数据传输。第一电子装置配置有第一时脉接脚以及第一数据接脚。第二电子装置配置有第二时脉接脚以及第二数据接脚。方法包括：在连接状态检测模式下，发送第一检测信号至第一时脉接脚并使第一数据接脚至参考逻辑电平，且发送第二检测信号至第二时脉接脚并使第二数据接脚至参考逻辑电平；以及，依据第一时脉接脚及第一数据接脚的至少其中之一上的信号是否产生变异来判断第一与第二电子装置是否相互连接。
本发明的数据传输方法，适用于在第一电子装置及第二电子装置之间进行数据传输。第一电子装置配置有第一时脉接脚以及第一数据接脚。第二电子装置配置有第二时脉接脚以及第二数据接脚。方法包括：在连接状态检测模式下，分别使第一时脉接脚至第一逻辑电平，使第一数据接脚、第二时脉接脚及第二数据接脚至第二逻辑电平；接收第一时脉接脚上的信号；以及，比较第一时脉接脚上的信号是否维持于第一逻辑电平，并据以判断第一与第二电子装置是否相互连接。
基于上述，本发明的数据传输系统在电子装置相互连接时，可通过发送至各个接脚(例如时脉接脚及数据接脚)的检测信号，来检测各个接脚的信号(电压电平)产生的改变。据此，可判断电子装置间的连接方向，并对应切换装置接脚的功能与所输出的信号，使电子装置间无论正向或反向连接皆可正常地进行数据传输，从而提升使用上的便利性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的数据传输系统的示意图；
图2为本发明实施例的检测信号实施方式的信号时序图；
图3为本发明另一实施例的数据传输系统的示意图；
图4为本发明一实施例的控制器的部分电路示意图；
图5为本发明另一实施例的数据传输系统的示意图；
图6为本发明一实施例的切换单元的示意图；
图7为本发明一实施例的数据传输方法的流程图；
图8为本发明一实施例的数据传输方法的流程图。
附图标记说明：
100、300、500：数据传输系统；
110、120、310、320、510、520 电子装置；
111、121、311、321、511、521：连接接口；
312、512、522：控制器；
400：缓冲器；
410：检测单元；
600：切换单元；
CLK1、CLK2：时脉接脚；
C-OUT1、C-OUT2：时脉输出端；
DAT1、DAT2：数据接脚；
D-OUT1、D-OUT2：数据输出端；
GND：参考接地电压；
LREF：参考逻辑电平；
SCP、SDP：信号；
SCT1、SCT2：控制信号；
SDT1～SDT7：检测信号；
SE：使能信号；
SW1～SW4：开关；
R1～R4、R6～R8：上拉电阻；
R5：接地电阻；
VPU：上拉电压；
S710～S720、S810～S830：数据传输方法的步骤。
具体实施方式
请参照图1，图1为本发明一实施例的数据传输系统的示意图。数据传输系统100包括电子装置110及电子装置120。电子装置110可例如是笔记本电脑、平板电脑、智能手机、个人数字助理(PersonalDigital Assistant，PDA)等电子装置。电子装置120可例如是基座(Dock)、键盘等可搭配电子装置110以进行功能扩充，或是任何可与电子装置110通过硬体上的连接互相进行数据传输的电子装置，在此不限制其种类。
电子装置110具有连接接口111。连接接口111上配置有时脉接脚CLK1以及数据接脚DAT1。电子装置120具有连接接口121。连接接口121上配置有时脉接脚CLK2以及数据接脚DAT2。其中，在连接接口111、121上时脉接脚CLK1、数据接脚DAT1及时脉接脚CLK2、数据接脚DAT2所配置的位置可例如是互相对应的。本发明实施例即是可以在电子装置110的连接接口111与电子装置120的连接接口121互相连接时，通过发送检测信号至各接脚来对连接状态(正向或反向)进行判断，以对应地调整各接脚的功能与所输出的信号。
具体来说，在图1中，当电子装置110与电子装置120互相接合时，数据传输系统100可进入连接状态检测模式。在连接状态检测模式下，电子装置110可发送检测信号SDT1至时脉接脚CLK1并使数据接脚DAT1至参考逻辑电平LREF。电子装置120可发送检测信号SDT2至时脉接脚CLK2并使数据接脚DAT2至参考逻辑电平LREF。其中，检测信号SDT1与检测信号SDT2的波形与频率不同，可例如分别为责任周期不同且不固定的脉冲宽度调变(PulseWidth Modulation，PWM)信号。此时，电子装置110可依据时脉接脚CLK1及数据接脚DAT1的至少其中之一上的信号是否产生变异来判断电子装置110与电子装置120是否相互连接。
以下请配合图1及图2说明针对判断电子装置是否相互连接的范例，其中，图2为本发明实施例的检测信号实施方式的信号时序图。在图2中示出了电子装置110发送至时脉接脚CLK1的检测信号SDT1、电子装置120发送至时脉接脚CLK2的检测信号SDT2以及电子装置110的时脉接脚CLK1上的信号SCP。在电子装置110与电子装置120未连接时，时脉接脚CLK1上的信号SCP与电子装置110发送至时脉接脚CLK1的检测信号SDT1是相同的。当电子装置110与电子装置120的时脉接脚CLK1与时脉接脚CLK2互相连接(正向连接)时，如图2所示，时脉接脚CLK1上的信号SCP会因检测信号SDT2的影响产生变异而改变成与检测信号SDT1不相同波形的信号。因此，可判断电子装置110与电子装置120已相互连接。
另外，当电子装置110与电子装置120的数据接脚DAT1与时脉接脚CLK2互相连接(反向连接)时，可依据使数据接脚DAT1及DAT2至参考逻辑电平LREF的方式，以不同方法判断电子装置是否相互连接。举例来说，假设在数据接脚DAT1及DAT2仅通过上拉电压而拉高至参考逻辑电平LREF(例如高逻辑电平)的情况下，数据接脚DAT1及DAT2维持在参考逻辑电平的强度较低。在此情况下，当电子装置110与电子装置120反向连接时，数据接脚DAT1上的信号SDP就会因检测信号SDT2的影响而改变逻辑电平(例如不维持在高逻辑电平)。因此，亦可判断电子装置110与电子装置120已相互连接。
然而，假设在数据接脚DAT1及DAT2是通过电子装置110及120中内建的控制器而驱动至参考逻辑电平LREF(例如低逻辑电平)的情况下，数据接脚DAT1及DAT2维持在参考逻辑电平的强度较高。在此情况下，当电子装置110与电子装置120反向连接时，数据接脚DAT1上的信号SDP不会因检测信号SDT2的影响而改变逻辑电平(例如仍然维持在低逻辑电平)。因此，电子装置110需检测时脉接脚CLK1上的信号SCP。此时，信号SCP会受到数据接脚DAT2上强度较高的参考逻辑电平LREF的影响而向其趋近至相等。因此，可判断电子装置110与电子装置120已相互连接。
在本实施例中，亦可依据数据接脚DAT1或时脉接脚CLK1上的信号变化，来判断电子装置110及120的连接方向信息。连接方向信息例如包括正向连接状态以及反向连接状态。当判断电子装置110与电子装置120相互连接时，假设在数据接脚DAT1及DAT2仅通过上拉电压而拉高至参考逻辑电平LREF(例如高逻辑电平)的情况下，电子装置110可接收数据接脚DAT1上的信号SDP并判断信号SDP是否维持于参考逻辑电平LREF，来判断电子装置110及120的连接方向信息。例如，当连接方向信息为正向连接状态时，时脉接脚CLK1与时脉接脚CLK2相连接，数据接脚DAT1与同样被上拉电压拉高于参考逻辑电平LREF的数据接脚DAT2相连接。因此数据接脚DAT1上的信号SDP可维持于高逻辑电平。当连接方向信息为反向连接状态时，时脉接脚CLK1与数据接脚DAT2相连接，数据接脚DAT1与时脉接脚CLK2相连接。因数据接脚DAT1上的信号SDP维持参考逻辑电平LREF的强度较低，信号SDP会受到来自时脉接脚CLK2(例如检测信号SDT2)的影响而不维持于高逻辑电平。因此，可通过数据接脚DAT1判断电子装置110及120的连接方向信息。
相同情况下，电子装置110亦可判断时脉接脚CLK1上的信号是否等于检测信号SDT1来判断电子装置110及120的连接方向信息。例如，当连接方向信息为正向连接状态时，时脉接脚CLK1上的信号SCP会因检测信号SDT2的影响而不等于检测信号SDT1。反之，当连接方向信息为反向连接状态时，因数据接脚DAT2上的信号维持参考逻辑电平LREF的强度较低，时脉接脚CLK1上的信号SCP则不会受其影响而改变波形，仍等于检测信号SDT1。因此，可通过数据时脉接脚CLK1判断电子装置110及120的连接方向信息。
另一方面，假设在数据接脚DAT1及DAT2是通过电子装置110与电子装置120内建的控制器而驱动至参考逻辑电平LREF(例如低逻辑电平)的情况下，电子装置110可判断时脉接脚CLK1上的信号是否等于参考逻辑电平LREF来判断电子装置110及120的连接方向信息。例如，当连接方向信息为正向连接状态时，时脉接脚CLK1与时脉接脚CLK2相连接，数据接脚DAT1与数据接脚DAT2相连接。因此，时脉接脚CLK1上的信号SCP未被数据接脚DAT2上的信号影响而不会等于参考逻辑电平LREF。当连接方向信息为反向连接状态时，时脉接脚CLK1与数据接脚DAT2相连接，数据接脚DAT1与时脉接脚CLK2相连接。因数据接脚DAT2上的信号维持参考逻辑电平LREF的强度较高，此时时脉接脚CLK1上的信号SCP就会被数据接脚DAT2上的信号影响而等于参考逻辑电平LREF。因此，可通过时脉接脚CLK1判断电子装置110及120的连接方向信息。
当判断电子装置110与电子装置120的连接方向之后，电子装置110(或电子装置120)即可依据所测得的连接方向信息决定是否切换时脉接脚CLK1与数据接脚DAT1(或时脉接脚CLK2与数据接脚DAT2)的功能与所输出的信号，以配合目前的连接方向在适当的接脚位置输出时脉信号及数据信号，使数据传输系统100可开始进行数据传输(进入通信模式)。举例而言，当正向连接时由时脉接脚CLK1输出时脉信号至时脉接脚CLK2，且由数据接脚DAT1输出数据信号至数据接脚DAT2。当反向连接时将时脉接脚CLK1与数据接脚DAT1的功能可进行互换，而由时脉接脚CLK1输出数据信号至数据接脚DAT2，且由数据接脚DAT1输出时脉信号至时脉接脚CLK2。从而无论正向连接或反向连接皆可在电子装置110及电子装置120间顺利地进行数据传输，提高使用上的便利性。
值得一提的是，本发明实施例的数据传输系统100在进入通信模式后的测试期间内，若检测到电子装置110与电子装置120之间传输的不良率超过事先预设的临限值时，电子装置110(或电子装置120)可将时脉接脚及数据接脚的功能与所输出的信号变更为预设的形态。亦即电子装置110变更成发送时派信号数据信号至时脉接脚CLK1，发送数据信号至数据接脚DAT1，以防止错误判断连接方向而导致数据传输失败。
以下请参照图3，图3为本发明一实施例的数据传输系统的示意图。数据传输系统300包括电子装置310及电子装置320。电子装置310具有连接接口311。连接接口311上配置有时脉接脚CLK1以及数据接脚DAT1。电子装置320具有连接接口321。连接接口321上配置有时脉接脚CLK2以及数据接脚DAT2。其中，在连接接口311、321上时脉接脚CLK1、数据接脚DAT1及时脉接脚CLK2、数据接脚DAT2所配置的位置可例如是互相对应的。并且，部分元件的功能与前述实施例中对应元件的功能相同或相似，故其详细内容在此不再赘述。
在本实施例中，如图3所示，电子装置310及电子装置320分别包括控制器312及控制器322。控制器312及控制器322例如是具有单核心或多核心的中央处理单元(Central Processing Unit，CPU)，或是其他可程序化的一般用途或特殊用途的微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor，DSP)、可程序化控制器等等。在图3中，控制器312包括时脉输出端C_OUT1及数据输出端D_OUT1。时脉输出端C_OUT1耦接时脉接脚CLK1，数据输出端D_OUT1耦接数据接脚DAT1。控制器312可分别通过时脉输出端C_OUT1及数据输出端D_OUT1发送信号至时脉接脚CLK1及数据接脚DAT1。
并且，控制器322包括时脉输出端C_OUT2及数据输出端D_OUT2。时脉输出端C_OUT2耦接时脉接脚CLK2，数据输出端D_OUT2耦接数据接脚DAT2。控制器322可分别通过时脉输出端C_OUT2及数据输出端D_OUT2发送信号至时脉接脚CLK2及数据接脚DAT2。
在图3中，电子装置310还包括上拉电阻R1、R2。上拉电阻R1串接于时脉接脚CLK1与上拉电压VPU之间。上拉电阻R2串接于数据接脚DAT1与上拉电压VPU之间。电子装置320亦还包括上拉电阻R3、R4。上拉电阻R3串接于时脉接脚CLK2与上拉电压VPU之间。上拉电阻R4串接于数据接脚DAT2与上拉电压VPU之间。
请参照图3，在本发明实施例中，时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2可分别连接至个别的开漏极缓冲器(未示出)的输出端，以使各接脚形成开漏极(open drain)电路。在操作上，当电子装置310与电子装置320互相接合时，数据传输系统300可进入连接状态检测模式。在连接状态检测模式下，控制器312可发送检测信号SDT1至时脉接脚CLK1。控制器322可发送检测信号SDT2至时脉接脚CLK2。其中，检测信号SDT1与检测信号SDT2的波形与频率不同。此时，控制器312可依据时脉接脚CLK1上的信号SCP及数据接脚DAT1上的信号SDP的至少其中之一是否产生变异来判断电子装置310与电子装置320是否相互连接。
举例来说，图4为本发明一实施例的控制器的部分电路示意图。请同时参照图3及图4，控制器312可还包括缓冲器400及检测单元410。缓冲器400具有输入端、输出端及使能端，缓冲器400的输入端耦接发送检测信号SDT1的时脉输出端C_OUT1。缓冲器400的输出端耦接至时脉接脚CLK1以及上拉电阻R1。并且，缓冲器400可依据使能端的控制(例如耦接于使能端的使能信号SE)决定是否输出检测信号SDT1至时脉接脚CLK1。
附带一提的，缓冲器400可以依据使能信号SE以使能，并借以产生检测信号SDT1的低逻辑电平的部分。并且，缓冲器400可以还依据使能信号SE被禁能，通过上拉电阻R1拉高检测信号SDT1以产生检测信号SDT1的高逻辑电平的部分。
检测单元410耦接缓冲器400的输入端与输出端。检测单元410可依据检测时脉接脚CLK1上的信号SCP与检测信号SDT1以提供检测结果至控制器312。据此，控制器312可比较检测信号SDT1与信号SCP来判断电子装置310与电子装置320是否相互连接。
请继续参照图3，当电子装置310及电子装置320相互连接时，在一实施例中，数据接脚DAT1及DAT2仅通过上拉电压VPU而拉高至参考逻辑电平LREF(例如高逻辑电平)。也就是说，在控制器312及322未发送信号来驱动数据接脚DAT1及DAT2的情况。因数据接脚DAT1及DAT2上的信号维持参考逻辑电平LREF强度较弱，电子装置310可接收数据接脚DAT1上的信号SDP并检测信号SDP是否维持于高逻辑电平来判断电子装置310及电子装置320的连接方向信息。
具体来说，控制器312可比较数据接脚DAT1上的信号。当数据接脚DAT1上的信号SDP维持于高逻辑电平时，控制器312可判断数据接脚DAT1与同样被拉高为高逻辑电平的数据接脚DAT2相连接，因此连接方向信息为正向连接状态。反之，当数据接脚DAT1上的信号不维持于高逻辑电平时，控制器312可判断数据接脚DAT1受到例如检测信号SDT2的影响而与时脉接脚CLK2相连接，因此连接方向信息为反向连接状态。
在另一实施例中，数据接脚DAT1及DAT2是通过电子装置110与电子装置120内建的控制器而驱动至参考逻辑电平LREF(例如低逻辑电平)。在此情况下，控制器312、322可分别提供检测信号SDT3及SDT4至数据接脚DAT1及DAT2，以分别驱动数据接脚DAT1及DAT2至参考逻辑电平LREF。此时，因数据接脚DAT1及DAT2上的信号维持参考逻辑电平LREF强度较强，电子装置310可接收时脉接脚CLK1上的信号SCP并比较信号SCP是否被数据接脚DAT2影响而等于参考逻辑电平LREF来判断电子装置310及电子装置320的连接方向信息。
具体来说，控制器312可比较时脉接脚CLK1上的信号SCP。当时脉接脚CLK1上的信号SCP未被数据接脚DAT2上的信号影响而不等于参考逻辑电平LREF时，控制器312可判断时脉接脚CLK1连接时脉接脚CLK2而连接方向信息为正向连接状态。反之，当时脉接脚CLK1上的信号SCP被数据接脚DAT2上的信号影响而等于参考逻辑电平LREF时，控制器312可判断时脉接脚CLK1连接时脉接脚DAT2而连接方向信息为反向连接状态。
据此，当判断电子装置310与电子装置320的连接方向之后，电子装置310(或电子装置320)即可依据所测得的连接方向信息决定是否切换时脉接脚CLK1与数据接脚DAT1(或时脉接脚CLK2与数据接脚DAT2)的功能与所输出的信号，以配合目前的连接方向在适当的接脚位置输出时脉信号及数据信号，使数据传输系统300开始进行数据传输(进入通信模式)。
以下请参照图5，图5为本发明一实施例的数据传输系统的示意图。数据传输系统500包括电子装置510及电子装置520。电子装置510具有连接接口511。连接接口511上配置有时脉接脚CLK1以及数据接脚DAT1。电子装置520具有连接接口521。连接接口521上配置有时脉接脚CLK2以及数据接脚DAT2。其中，在连接接口511、521上时脉接脚CLK1、数据接脚DAT1及时脉接脚CLK2、数据接脚DAT2所配置的位置可例如是互相对应的。并且，部分元件的功能与前述实施例中对应元件的功能相同或相似，故其详细内容在此不再赘述。
在图5中，电子装置510还包括控制器512。控制器512包括时脉输出端C_OUT1及数据输出端D_OUT1。时脉输出端C_OUT1耦接时脉接脚CLK1，数据输出端D_OUT1耦接数据接脚DAT1。控制器512可分别通过时脉输出端C_OUT1及数据输出端D_OUT1发送信号至时脉接脚CLK1及数据接脚DAT1。
并且，电子装置520亦包括控制器522。控制器522包括时脉输出端C_OUT2及数据输出端D_OUT2。时脉输出端C_OUT2耦接时脉接脚CLK2，数据输出端D_OUT2耦接数据接脚DAT2。控制器522亦可分别通过时脉输出端C_OUT2及数据输出端D_OUT2发送信号至时脉接脚CLK2及数据接脚DAT2。
此外，电子装置510还包括接地电阻R5与上拉电阻R6。接地电阻R5串接于时脉接脚CLK1与参考接地电压GND之间。上拉电阻R6串接于数据接脚DAT1与上拉电压VPU之间。在本发明实施例中，如图5所示，接地电阻R5与上拉电阻R6配置于电子装置510的控制器512内部，并分别通过时脉输出端C_OUT1及数据输出端D_OUT1串接于时脉接脚CLK1及数据接脚DAT1。需注意的是，本发明实施例并不对接地电阻R5与上拉电阻R6的配置加以限制，在另一实施例中亦可配置于控制器512的外部。
电子装置520还包括上拉电阻R7及上拉电阻R8。上拉电阻R7串接于时脉接脚CLK2与上拉电压VPU之间。上拉电阻R8串接于数据接脚DAT2与上拉电压VPU之间。在本发明实施例中，接地电阻R5的电阻值例如大于上拉电阻R7及上拉电阻R8。
表(1)
上述表(1)为描述本发明实施例的电子装置510及电子装置520为正向连接时，在检测是否相互连接及连接方向信息的过程中，时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2各自的输入输出状态及电压电平，其中“H”代表高逻辑电平，“L”则代表低逻辑电平。在本发明实施例中，时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2可例如是通用型输入输出(General Purpose Input Output，GPIO)的接脚，因此电子装置510的控制器512及电子装置520的控制器522可任意将时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2设定为通用输入GPI或通用输出GPO。以下即配合表(1)详细说明图5中各项元件在操作上的动作。
请同时参照图5及表(1)，在表(1)的步骤1中，首先将时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2设定为通用输入GPI的型态。并且依据参考接地电压GND与上拉电压VPU而让时脉接脚CLK1为低逻辑电平L，数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2为高逻辑电平H。
接着，当电子装置510与电子装置520互相接合时，在表(1)的步骤2中，控制器512可比较时脉接脚CLK1上的信号是否维持由参考接地电压GND所拉低的低逻辑电平L来判断电子装置510与电子装置520是否相互连接。在表(1)的步骤2中，当电子装置510检测到时脉接脚CLK1的电平变为高逻辑电平H时，表示时脉接脚CLK1的电平因连接时脉接脚CLK2或数据接脚DAT2的影响而改变，可判断电子装置510与电子装置520互相连接。
接着，当电子装置510与电子装置520相互连接时，在表(1)的步骤3中，电子装置510的控制器512可将时脉接脚CLK1设定为通用输出GPO的型态。并且，控制器512可将低逻辑电平L的检测信号SDT5传送至时脉接脚CLK1，使时脉接脚CLK1变成低逻辑电平L。电子装置520的控制器522即可依据接收到检测信号SDT5的接脚(变更成低逻辑电平L的接脚)是时脉接脚CLK2或数据接脚DAT2来判断电子装置510及电子装置520的连接方向信息。
具体来说，控制器522可检测时脉接脚CLK2及数据接脚DAT2上的信号(电平)是否等于检测信号SDT5(低逻辑电平L)，当时脉接脚CLK2上的信号等于检测信号SDT5时判断连接方向信息为正向连接状态。当数据接脚DAT2上的信号等于检测信号SDT5时判断连接方向信息为反向连接状态。在表(1)的步骤3中，时脉接脚CLK2变更为低逻辑电平L，故控制器522可获知连接方向信息为正向连接状态。
接着，在表(1)的步骤4中，电子装置520的控制器522将数据接脚DAT2设定为通用输出GPO的型态，并发送低逻辑电平L的检测信号SDT6至数据接脚DAT2，使数据接脚DAT2由高逻辑电平H调整成低逻辑电平L，以让电子装置520预备进入通信模式。据此，在表(1)的步骤4中，电子装置510的数据接脚DAT1因连接数据接脚DAT2而对应变更为低逻辑电平L。
接着，在表(1)的步骤5中，电子装置510的控制器512检测到数据接脚DAT1变更为低逻辑电平L时，便可将时脉接脚CLK1设定为通用输入GPI的型态，以让电子装置510预备进入通信模式。此时，电子装置510与电子装置520为正向连接，因此不需切换时脉接脚CLK1与数据接脚DAT1(或时脉接脚CLK2与数据接脚DAT2)的功能与所输出的信号。
最后，可通过将电子装置510的时脉接脚CLK1及电子装置520的时脉接脚CLK2调整为高逻辑电平H而开始电子装置510与电子装置520之间的数据传输。
表(2)
上述表(2)为描述本发明实施例的电子装置510及电子装置520为反向连接时，在检测是否相互连接及连接方向信息的过程中，时脉接脚CLK1、数据接脚DAT1、时脉接脚CLK2以及数据接脚DAT2各自的输入输出状态及电压电平。关于表(2)的步骤1与步骤2与前述表(1)的步骤1与步骤2相同或相似，故其详细内容在此不再赘述。
与前述表(1)不同的是，在表(2)的步骤3中，数据接脚DAT2变更为低逻辑电平L，故控制器522可获知连接方向信息为反向连接状态。
接着，在表(2)的步骤4中，电子装置520的控制器522将时脉接脚CLK2设定为通用输出GPO的型态，并发送低逻辑电平L的检测信号SDT7至时脉接脚CLK2，使时脉接脚CLK2由高逻辑电平H调整成低逻辑电平L，以让电子装置520预备进入通信模式。据此，在表(2)的步骤4中，电子装置510的数据接脚DAT1因连接时脉接脚CLK2而对应变更为低逻辑电平。
接着，在表(2)的步骤5中，电子装置510的控制器512检测到数据接脚DAT1变更为低逻辑电平L时，便可将时脉接脚CLK1设定为通用输入(GPI)的状态，以让电子装置510预备进入通信模式。此时，电子装置510与电子装置520为反向连接，因此需要电子装置510及电子装置520的其中之一切换时脉接脚CLK1与数据接脚DAT1或时脉接脚CLK2与数据接脚DAT2的功能与所输出的信号。
最后，可通过将电子装置510的时脉接脚CLK1及电子装置520的时脉接脚CLK2调整为高逻辑电平H而开始电子装置510与电子装置520之间的数据传输。
此外，在部分实施例中，亦可在电子装置中通过切换单元的设置进行输出信号的切换。图6为本发明一实施例的切换单元的示意图。切换单元600包括开关SW1～SW4。开关SW1～SW4可例如是N型或P型金属氧化物半导体场效电晶体(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)，本发明实施例并不依此为限。开关SW1～SW4皆各自具有第一端、第二端及控制端，并且依据施加于控制端的电压来决定是否导通第一端及第二端。在切换单元600的结构上，开关SW1的第一端耦接电子装置的时脉输出端C_OUT1，开关SW1的第二端耦接时脉接脚CLK1，开关SW1的控制端耦接控制信号SCT1。开关SW2的第一端耦接电子装置的数据输出端D_OUT1，开关SW2的第二端耦接时脉接脚CLK1，开关SW2的控制端耦接控制信号SCT2。开关SW3的第一端耦接时脉输出端C_OUT1，开关SW3的第二端耦接数据接脚DAT1，开关SW3的控制端耦接控制信号SCT2。开关SW4的第一端耦接数据输出端D_OUT1，开关SW4的第二端耦接数据接脚DAT1，开关SW4的控制端耦接控制信号SCT1。控制信号SCT1及SCT2可依据电子装置间的连接方向信息来产生，以适当地切换导通的开关。
图7为本发明一实施例的数据传输方法的流程图。本发明实施例的数据传输方法适用于图1的数据传输系统。请参照图1及图7，在步骤S710中，在连接状态检测模式下，电子装置110发送检测信号SDT1至时脉接脚CLK1并使数据接脚DAT1至参考逻辑电平LREF，且电子装置120发送检测信号SDT2至时脉接脚CLK2并使数据接脚DAT2至参考逻辑电平LREF。并且，在步骤S720中，电子装置110依据时脉接脚CLK1及数据接脚DAT1的至少其中之一上的信号是否产生变异来判断电子装置110与电子装置120是否相互连接。
此外，在上述步骤S720之后，当电子装置110与电子装置120相互连接时，电子装置110可判断数据接脚DAT1上的信号SDP或时脉接脚CLK1上的信号SCP是否等于对应的参考逻辑电平，并据以判断电子装置110与电子装置120的连接方向信息。
图8为本发明一实施例的数据传输方法的流程图。本发明实施例的数据传输方法适用于图1的数据传输系统。请参照图1及图8，在步骤S810中，在连接状态检测模式下，电子装置110使时脉接脚CLK1至低逻辑电平(第一逻辑电平)，并使数据接脚DAT1至高逻辑电平(第二逻辑电平)，电子装置120驱动时脉接脚CLK2及数据接脚DAT2至高逻辑电平。接着，在步骤S820中，电子装置110接收时脉接脚CLK1的信号。并且，在步骤S830中，电子装置110比较时脉接脚CLK1上的信号是否维持于低逻辑电平，并据以判断电子装置110与电子装置120是否相互连接。
此外，在上述步骤S830之后，当电子装置110与电子装置120相互连接时，电子装置110亦可将检测信号SDT5传送至时脉接脚CLK1。并且，电子装置120可依据接收到检测信号SDT5的接脚是时脉接脚CLK2或数据接脚DAT2来判断电子装置110与电子装置120的连接方向信息。
综上所述，本发明在两个电子装置连接时可发送检测信号至相互连接的接脚上(例如时脉接脚及数据接脚)。并且依据各个接脚的信号(电压电平)来判断电子装置间的连接状态及连接方向。据此，可根据所判断的结果适当地切换装置接脚的功能与所输出的信号，使电子装置间无论正向或反向连接皆可正常地进行数据传输，从而提升使用上的便利性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (23)
1.一种数据传输系统，其特征在于，包括：
第一电子装置，具有第一连接接口，所述第一连接接口上配置第一时脉接脚以及第一数据接脚；以及
第二电子装置，具有第二连接接口，所述第二连接接口上配置第二时脉接脚以及第二数据接脚，
其中，在连接状态检测模式下，所述第一电子装置发送第一检测信号至所述第一时脉接脚并使所述第一数据接脚至参考逻辑电平，所述第二电子装置发送第二检测信号至所述第二时脉接脚并使所述第二数据接脚至所述参考逻辑电平，所述第一电子装置依据所述第一时脉接脚及所述第一数据接脚的至少其中之一上的信号是否产生变异来判断所述第一与所述第二电子装置是否相互连接。
2.根据权利要求1所述的数据传输系统，其特征在于，当所述第一与所述第二电子装置相互连接时，所述第一电子装置判断所述第一数据接脚上的信号是否维持于所述参考逻辑电平来判断所述第一与所述第二电子装置的连接方向信息。
3.根据权利要求2所述的数据传输系统，其特征在于，当所述第一与所述第二电子装置相互连接时，所述第一电子装置判断所述第一时脉接脚上的信号是否等于所述第一检测信号来判断所述第一与所述第二电子装置的所述连接方向信息。
4.根据权利要求2所述的数据传输系统，其特征在于，所述连接方向信息包括正向连接状态以及反向连接状态，当所述连接方向信息为所述正向连接状态时，所述第一时脉接脚与所述第二时脉接脚相连接，所述第一数据接脚与所述第二数据接脚相连接，当所述连接方向信息为所述反向连接状态时，所述第一时脉接脚与所述第二数据接脚相连接，所述第一数据接脚与所述第二时脉接脚相连接。
5.根据权利要求4所述的数据传输系统，其特征在于，所述第一电子装置还包括：
第一控制器，当所述第一数据接脚上的信号维持于所述参考逻辑电平时判断所述连接方向信息为所述正向连接状态，当所述第一数据接脚上的信号不维持于所述参考逻辑电平时判断所述连接方向信息为所述反向连接状态。
6.根据权利要求2所述的数据传输系统，其特征在于，所述第一电子装置还包括：
第一上拉电阻，串接于所述第一时脉接脚与上拉电压之间；以及
第二上拉电阻，串接于所述第一数据接脚与所述上拉电压之间，
其中所述第二电子装置还包括：
第三上拉电阻，串接于所述第二时脉接脚与所述上拉电压之间；以及
第四上拉电阻，串接于所述第二数据接脚与所述上拉电压之间。
7.根据权利要求5所述的数据传输系统，其特征在于，所述第一控制器还包括：
缓冲器，具有输入端、输出端及使能端，所述缓冲器的输入端耦接所述第一检测信号，所述缓冲器的输出端耦接至所述第一时脉接脚，并且依据使能端的控制决定是否输出所述第一检测信号；以及
检测单元，耦接所述缓冲器的输入端与输出端，依据检测所述第一时脉接脚上的信号与所述第一检测信号以提供检测结果至所述第一控制器，
其中，所述缓冲器的输出端并连接上拉电阻。
8.根据权利要求1所述的数据传输系统，其特征在于，当所述第一与所述第二电子装置相互连接时，所述第一电子装置判断所述第一时脉接脚上的信号是否等于所述参考逻辑电平来判断所述第一与所述第二电子装置的连接方向信息。
9.根据权利要求8所述的数据传输系统，其特征在于，所述连接方向信息包括正向连接状态以及反向连接状态，当所述连接方向信息为所述正向连接状态时，所述第一时脉接脚与所述第二时脉接脚相连接，所述第一数据接脚与所述第二数据接脚相连接，当所述连接方向信息为所述反向连接状态时，所述第一时脉接脚与所述第二数据接脚相连接，所述第一数据接脚与所述第二时脉接脚相连接。
10.根据权利要求9所述的数据传输系统，其特征在于，所述第一电子装置还包括：
第一控制器，提供第三检测信号至所述第一数据接脚，以驱动所述第一数据接脚至所述参考逻辑电平，
所述第二电子装置还包括：
第二控制器，提供第四检测信号至所述第二数据接脚，以驱动所述第二数据接脚至所述参考逻辑电平，
其中，当所述第一时脉接脚上的信号不等于所述参考逻辑电平时所述第一控制器判断所述连接方向信息为所述正向连接状态，当所述第一时脉接脚上的信号等于所述参考逻辑电平时所述第一控制器判断所述连接方向信息为所述反向连接状态。
11.根据权利要求1所述的数据传输系统，其特征在于，在进入通信模式后的测试期间内，若所述第一电子装置与所述第二电子装置之间传输的不良率超过预设临限值，所述第一电子装置变更发送数据信号至所述第一数据接脚。
12.根据权利要求1所述的数据传输系统，其特征在于，所述第一电子装置还包括切换单元，所述切换单元包括：
第一开关，具有第一端、第二端及控制端，所述第一开关的第一端耦接所述第一装置的一时脉输出端，所述第一开关的第二端耦接所述第一时脉接脚，所述第一开关的控制端耦接第一控制信号；
第二开关，具有第一端、第二端及控制端，所述第二开关的第一端耦接所述第一装置的一数据输出端，所述第二开关的第二端耦接所述第一时脉接脚，所述第二开关的控制端耦接第二控制信号；
第三开关，具有第一端、第二端及控制端，所述第三开关的第一端耦所述时脉输出端，所述第三开关的第二端耦接所述第一数据接脚，所述第三开关的控制端耦接所述第二控制信号；以及
第四开关，具有第一端、第二端及控制端，所述第四开关的第一端耦接所述数据输出端，所述第四开关的第二端耦接所述第一数据接脚，所述第四开关的控制端耦接所述第一控制信号，
其中，所述第一电子装置依据所述第一与所述第二电子装置的连接方向信息来产生对应的所述第一控制信号及所述第二控制信号。
13.一种数据传输系统，其特征在于，包括：
第一电子装置，具有第一连接接口，所述第一连接接口上配置第一时脉接脚以及第一数据接脚；以及
第二电子装置，具有第二连接接口，所述第二连接接口上配置第二时脉接脚以及第二数据接脚，
其中，在连接状态检测模式下，所述第一电子装置使所述第一时脉接脚至第一逻辑电平，并使所述第一数据接脚至一第二逻辑电平，所述第二电子装置使所述第二时脉接脚与所述第二数据接脚至所述第二逻辑电平，所述第一电子装置并接收所述第一时脉接脚上的信号，以比较所述第一时脉接脚上的信号是否维持于所述第一逻辑电平来判断所述第一与所述第二电子装置是否相互连接。
14.根据权利要求13所述的数据传输系统，其特征在于，当所述第一与所述第二电子装置相互连接时，所述第一电子装置将一第五检测信号传送至所述第一时脉接脚，所述第二电子装置依据接收到所述第五检测信号的接脚是所述第二时脉接脚或所述第二数据接脚来判断所述第一与所述第二电子装置的连接方向信息。
15.根据权利要求14所述的数据传输系统，其特征在于，所述连接方向信息包括正向连接状态以及反向连接状态，当所述连接方向信息为所述正向连接状态时，所述第一时脉接脚与所述第二时脉接脚相连接，所述第一数据接脚与所述第二数据接脚相连接，当所述连接方向信息为所述反向连接状态时，所述第一时脉接脚与所述第二数据接脚相连接，所述第一数据接脚与所述第二时脉接脚相连接。
16.根据权利要求15所述的数据传输系统，其特征在于，所述第一电子装置还包括：
第一控制器，产生所述第五检测信号，
所述第二电子装置还包括：
第二控制器，检测所述第二时脉接脚及所述第二数据接脚上的信号是否等于所述第五检测信号，当所述第二时脉接脚上的信号等于所述第五检测信号时判断所述连接方向信息为所述正向连接状态，并发送第六检测信号至所述第二数据接脚，当所述第二数据接脚上的信号等于所述第五检测信号时判断所述连接方向信息为所述反向连接状态，并发送所述第七检测信号至所述第二时脉接脚。
17.根据权利要求16所述的数据传输系统，其特征在于，所述第五检测信号、所述第六检测信号及所述第七检测信号为低逻辑电平。
18.根据权利要求16所述的数据传输系统，其特征在于，所述第一电子装置还包括：
接地电阻，串接于所述第一时脉接脚与参考接地电压之间；以及
第一上拉电阻，串接于所述第一数据接脚与一上拉电压之间，
所述第二电子装置还包括：
第二上拉电阻，串接于所述第二时脉接脚与所述上拉电压之间；以及
第三上拉电阻，串接于所述第二数据接脚与所述上拉电压之间，
其中，所述接地电阻大于所述第二上拉电阻及所述第三上拉电阻。
19.一种数据传输方法，其特征在于，适用于在第一电子装置及第二电子装置之间进行数据传输，所述第一电子装置配置有第一时脉接脚以及第一数据接脚，所述第二电子装置配置有第二时脉接脚以及第二数据接脚，所述方法包括：
在连接状态检测模式下，发送一第一检测信号至所述第一时脉接脚并使所述第一数据接脚至一参考逻辑电平，且发送第二检测信号至所述第二时脉接脚并使所述第二数据接脚至所述参考逻辑电平；以及
依据所述第一时脉接脚及所述第一数据接脚的至少其中之一上的信号是否产生变异来判断所述第一与所述第二电子装置是否相互连接。
20.根据权利要求19所述的数据传输方法，其特征在于，在判断所述第一与所述第二电子装置是否相互连接的步骤之后，还包括：
当所述第一与所述第二电子装置相互连接时，判断所述第一数据接脚上的信号是否维持于所述参考逻辑电平，并据以判断所述第一与所述第二电子装置的连接方向信息。
21.根据权利要求19所述的数据传输方法，其特征在于，在判断所述第一与所述第二电子装置是否相互连接的步骤之后，还包括：
当所述第一与所述第二电子装置相互连接时，判断所述第一时脉接脚上的信号是否等于所述参考逻辑电平，并据以判断所述第一与所述第二电子装置的连接方向信息。
22.一种数据传输方法，其特征在于，适用于在第一电子装置及第二电子装置之间进行数据传输，所述第一电子装置配置有第一时脉接脚以及第一数据接脚，所述第二电子装置配置有第二时脉接脚以及第二数据接脚，所述方法包括：
在连接状态检测模式下，分别使所述第一时脉接脚至第一逻辑电平，使所述第一数据接脚、所述第二时脉接脚及所述第二数据接脚至第二逻辑电平；
接收所述第一时脉接脚上的信号；以及
比较所述第一时脉接脚上的信号是否维持于所述第一逻辑电平，并据以判断所述第一与所述第二电子装置是否相互连接。
23.根据权利要求22所述的数据传输方法，其特征在于，在判断所述第一与所述第二电子装置是否相互连接的步骤之后，还包括：
当所述第一与所述第二电子装置相互连接时，将第五检测信号传送至所述第一时脉接脚；以及
依据接收到所述第五检测信号的接脚是所述第二时脉接脚或所述第二数据接脚来判断所述第一与所述第二电子装置的连接方向信息。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104115194A TWI571746B (zh) | 2015-05-13 | 2015-05-13 | 資料傳輸系統及其傳輸方法 |
| TW104115194 | 2015-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106155969A true CN106155969A (zh) | 2016-11-23 |
| CN106155969B CN106155969B (zh) | 2019-10-25 |
Family
ID=57277233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510328518.2A Active CN106155969B (zh) | 2015-05-13 | 2015-06-15 | 数据传输系统及其传输方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9898436B2 (zh) |
| CN (1) | CN106155969B (zh) |
| TW (1) | TWI571746B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102480991B1 (ko) * | 2016-05-27 | 2022-12-26 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치를 포함하는 전력 전달 시스템 |
| US10579107B2 (en) * | 2017-03-22 | 2020-03-03 | Microsoft Technology Licensing, Llc | Reversible connector orientation detection circuitry |
| KR102430757B1 (ko) * | 2017-09-27 | 2022-08-10 | 삼성전자주식회사 | 안테나 연결이 가능한 커넥터 및 이를 구비한 전자 장치 |
| CN111937374B (zh) * | 2018-04-18 | 2023-09-05 | 索尼公司 | 电缆、发送设备、接收设备及其控制方法 |
| JP7282654B2 (ja) * | 2019-10-23 | 2023-05-29 | ルネサスエレクトロニクス株式会社 | 半導体デバイス、半導体デバイスの接続処理方法および電子装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201142599A (en) * | 2010-05-28 | 2011-12-01 | Inventec Corp | Host device and plug-in state detection method thereof |
| TW201315149A (zh) * | 2011-07-26 | 2013-04-01 | Apple Inc | 用於可反向連接器之保護電路 |
| TW201332232A (zh) * | 2011-11-07 | 2013-08-01 | Apple Inc | 用於組態一連接器之接觸件之技術 |
| CN103389955A (zh) * | 2012-05-11 | 2013-11-13 | 苹果公司 | 多模式适配器 |
| US20140218045A1 (en) * | 2013-02-07 | 2014-08-07 | Apple Inc. | Using pulsed dc to detect connector mating and unmating |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715157A (ja) * | 1993-06-25 | 1995-01-17 | Fujitsu Ltd | クロック信号送信パッケージ挿拔監視装置 |
| EP0887737B1 (en) * | 1997-06-26 | 2003-01-22 | Hewlett-Packard Company, A Delaware Corporation | Reversible connectors |
| US6460094B1 (en) * | 1998-07-08 | 2002-10-01 | Microsoft Corporation | Peripheral device configured to detect the type of interface to which it is connected and configuring itself accordingly |
| US6442734B1 (en) * | 1998-07-08 | 2002-08-27 | Microsoft Corporation | Method and apparatus for detecting the type of interface to which a peripheral device is connected |
| US8270840B2 (en) * | 2010-04-06 | 2012-09-18 | Via Technologies, Inc. | Backward compatible optical USB device |
| US8708745B2 (en) * | 2011-11-07 | 2014-04-29 | Apple Inc. | Dual orientation electronic connector |
| US9077794B2 (en) * | 2012-09-27 | 2015-07-07 | Tyfone, Inc. | Lightning connector accessory device |
| US9588859B2 (en) * | 2012-11-28 | 2017-03-07 | Mediatek Inc. | Detecting circuit and related circuit detecting method |
| US9450354B2 (en) * | 2013-05-09 | 2016-09-20 | Foxconn Interconnect Technology Limited | Dual orientation connector and assembly of the same |
| GB2557148B (en) * | 2013-11-28 | 2018-11-14 | Displaylink Uk Ltd | Electrical connectors |
| US9367490B2 (en) * | 2014-06-13 | 2016-06-14 | Microsoft Technology Licensing, Llc | Reversible connector for accessory devices |
| CN104090198B (zh) * | 2014-07-02 | 2017-01-04 | 长芯盛（武汉）科技有限公司 | 一种usb 3.0线缆测试方法及其测试装置 |
| TW201617913A (zh) * | 2014-11-10 | 2016-05-16 | 宏碁股份有限公司 | 複合裝置、連接裝置及其連接偵測方法 |
| US10002101B2 (en) * | 2015-03-06 | 2018-06-19 | Apple Inc. | Methods and apparatus for equalization of a high speed serial bus |
| TWI567633B (zh) * | 2015-07-07 | 2017-01-21 | 鈺群科技股份有限公司 | 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟 |
| TWI593292B (zh) * | 2015-11-13 | 2017-07-21 | 晨星半導體股份有限公司 | 透過標準纜線傳送影音資訊的影音通訊裝置以及控制方法 |
-
2015
- 2015-05-13 TW TW104115194A patent/TWI571746B/zh active
- 2015-06-15 CN CN201510328518.2A patent/CN106155969B/zh active Active
- 2015-07-28 US US14/810,938 patent/US9898436B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201142599A (en) * | 2010-05-28 | 2011-12-01 | Inventec Corp | Host device and plug-in state detection method thereof |
| TW201315149A (zh) * | 2011-07-26 | 2013-04-01 | Apple Inc | 用於可反向連接器之保護電路 |
| TW201332232A (zh) * | 2011-11-07 | 2013-08-01 | Apple Inc | 用於組態一連接器之接觸件之技術 |
| CN103389955A (zh) * | 2012-05-11 | 2013-11-13 | 苹果公司 | 多模式适配器 |
| US20140218045A1 (en) * | 2013-02-07 | 2014-08-07 | Apple Inc. | Using pulsed dc to detect connector mating and unmating |
Also Published As
| Publication number | Publication date |
|---|---|
| US9898436B2 (en) | 2018-02-20 |
| TWI571746B (zh) | 2017-02-21 |
| US20160335219A1 (en) | 2016-11-17 |
| TW201640368A (zh) | 2016-11-16 |
| CN106155969B (zh) | 2019-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106155969A (zh) | 数据传输系统及其传输方法 | |
| CN110829523B (zh) | 一种电子设备及反向充电方法 | |
| CN102724339B (zh) | 一种uart串口与usb接口共用电路及手机 | |
| CN104657313B (zh) | 通用串行总线装置的检测系统及其方法 | |
| EP2480043A1 (en) | Method and device for identifying universal serial bus (usb) insertion or charger insertion of mobile terminal | |
| CN105024683B (zh) | 输入输出电路 | |
| JP2013109410A (ja) | 判定回路 | |
| CN101383627A (zh) | 终端充电器充电、usb充电和数据通信的装置及方法 | |
| CN102281458A (zh) | Hdmi电缆连接装置和方法 | |
| CN108206444A (zh) | 数据线及数据传输方法 | |
| CN204576500U (zh) | 一种兼容i2c通信的usb通信电路和系统 | |
| US8970175B2 (en) | Charging circuit employing a southbridge microchip to control charging when the electronic apparatus is shut down | |
| CN208848137U (zh) | 具有充电功能的主机板 | |
| CN105279055B (zh) | 一种热插拔检测调节电路 | |
| CN103441780A (zh) | Rs-485自动切换方向的通讯电路 | |
| TWI468918B (zh) | 自動偵測控制裝置及其自動偵測控制方法 | |
| CN105898493A (zh) | 异步收发传输器和通用串行总线接口复用电路及电路板 | |
| CN106462512B (zh) | 一种触点式usb设备之间正反向插入相互识别的方案 | |
| CN105490124B (zh) | 多头数据线 | |
| CN103490786B (zh) | 键盘装置及其键盘扫描电路 | |
| CN108206121A (zh) | 多选1开关系统 | |
| CN104638711A (zh) | 移动设备的充电系统及使用其的移动设备 | |
| TW201516620A (zh) | 判斷電子裝置之安裝方向的方法與電子系統 | |
| WO2021197310A1 (zh) | 充电方法、otg线缆及电子设备 | |
| KR101735301B1 (ko) | 마이크로컨트롤러 키트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |