TW201640368A - 資料傳輸系統及其傳輸方法 - Google Patents

資料傳輸系統及其傳輸方法 Download PDF

Info

Publication number
TW201640368A
TW201640368A TW104115194A TW104115194A TW201640368A TW 201640368 A TW201640368 A TW 201640368A TW 104115194 A TW104115194 A TW 104115194A TW 104115194 A TW104115194 A TW 104115194A TW 201640368 A TW201640368 A TW 201640368A
Authority
TW
Taiwan
Prior art keywords
pin
electronic device
data
clock
signal
Prior art date
Application number
TW104115194A
Other languages
English (en)
Other versions
TWI571746B (zh
Inventor
張嘉智
陳俊彥
郭明河
Original Assignee
聯陽半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯陽半導體股份有限公司 filed Critical 聯陽半導體股份有限公司
Priority to TW104115194A priority Critical patent/TWI571746B/zh
Priority to CN201510328518.2A priority patent/CN106155969B/zh
Priority to US14/810,938 priority patent/US9898436B2/en
Publication of TW201640368A publication Critical patent/TW201640368A/zh
Application granted granted Critical
Publication of TWI571746B publication Critical patent/TWI571746B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

資料傳輸系統及其傳輸方法。其中，資料傳輸系統包括第一電子裝置及第二電子裝置。第一電子裝置具有第一時脈接腳以及第一資料接腳。第二電子裝置具有第二時脈接腳以及第二資料接腳。在連接狀態偵測模式下，第一電子裝置發送第一偵測信號至第一時脈接腳並使第一資料接腳至參考邏輯準位。第二電子裝置發送第二偵測信號至第二時脈接腳並使第二資料接腳至參考邏輯準位。第一電子裝置依據第一時脈接腳及第一資料接腳的至少其中之一上的信號是否產生變異來判斷第一與第二電子裝置是否相互連接。

Description

資料傳輸系統及其傳輸方法
本發明是有關於一種資料傳輸系統及方法，且特別是有關於一種可提供電子裝置多方向連接的資料傳輸系統及方法。
隨著資訊技術的蓬勃發展，以及各類電子裝置的開發與其所配備的各種功能的進步，人們生活上與電子裝置越來越密不可分。一般來說，使用者可透過電子裝置上的各種通用規格的傳輸介面（例如：通用序列匯流排（Universal Serial Bus，USB）的各種規格介面，包括Type A、Type B、Mini-B、Micro-A及Micro-B，以及類比視訊訊號傳輸(D-subminiature)連接器的各種規格介面，包括DA-15、DB-25、DC-37、DD-50及DE-9等）或其他特殊規格的傳輸介面，在兩個電子裝置間互相連接進行訊息溝通或資料傳遞，以擴充電子裝置的功能。
然而，在傳統的連接介面中，兩個電子裝置間的接腳位置必須相對應，例如兩個電子裝置間各自的資料接腳或時脈接腳必須相連，才能實行資料傳輸。故一般兩個電子裝置在進行資料傳遞時連接方向通常必須固定（正向），因此造成使用者使用上的不便。對此，雖然可以透過增加更多對應的接腳使得連接方向相反時（反向）亦可進行資料傳輸，但將因接腳數量的增加而導致製作成本的高昂。
本發明提供一種資料傳輸系統及方法，使電子裝置間可透過多種方向進行連接以執行動作。
本發明的資料傳輸系統包括第一電子裝置及第二電子裝置。第一電子裝置具有配置第一時脈接腳以及第一資料接腳的第一連接介面。第二電子裝置具有配置第二時脈接腳以及第二資料接腳的第二連接介面。在連接狀態偵測模式下，第一電子裝置發送第一偵測信號至第一時脈接腳並使第一資料接腳至參考邏輯準位。第二電子裝置發送第二偵測信號至第二時脈接腳並使第二資料接腳至參考邏輯準位。第一電子裝置依據第一時脈接腳及第一資料接腳的至少其中之一上的信號是否產生變異來判斷第一與第二電子裝置是否相互連接。
在本發明的一實施例中，當上述的第一與第二電子裝置相互連接時，上述的第一電子裝置判斷第一資料接腳上的信號是否維持於參考邏輯準位來判斷第一與第二電子裝置的連接方向資訊。
本發明的資料傳輸系統包括第一電子裝置及第二電子裝置。第一電子裝置具有配置第一時脈接腳以及第一資料接腳的第一連接介面。第二電子裝置具有配置第二時脈接腳以及第二資料接腳的第二連接介面。在連接狀態偵測模式下，第一電子裝置使第一時脈接腳至第一邏輯準位，並使第一資料接腳至第二邏輯準位。第二電子裝置使第二時脈接腳與第二資料接腳至第二邏輯準位。第一電子裝置並接收第一時脈接腳上的信號，以比較第一時脈接腳上的信號是否維持於第一邏輯準位來判斷第一與第二電子裝置是否相互連接。
本發明的資料傳輸方法，適用於在第一電子裝置及第二電子裝置之間進行資料傳輸。第一電子裝置配置有第一時脈接腳以及第一資料接腳。第二電子裝置配置有第二時脈接腳以及第二資料接腳。方法包括：在連接狀態偵測模式下，發送第一偵測信號至第一時脈接腳並使第一資料接腳至參考邏輯準位，且發送第二偵測信號至第二時脈接腳並使第二資料接腳至參考邏輯準位；以及，依據第一時脈接腳及第一資料接腳的至少其中之一上的信號是否產生變異來判斷第一與第二電子裝置是否相互連接。
本發明的資料傳輸方法，適用於在第一電子裝置及第二電子裝置之間進行資料傳輸。第一電子裝置配置有第一時脈接腳以及第一資料接腳。第二電子裝置配置有第二時脈接腳以及第二資料接腳。方法包括：在連接狀態偵測模式下，分別使第一時脈接腳至第一邏輯準位，使第一資料接腳、第二時脈接腳及第二資料接腳至第二邏輯準位；接收第一時脈接腳上的信號；以及，比較第一時脈接腳上的信號是否維持於第一邏輯準位，並據以判斷第一與第二電子裝置是否相互連接。
基於上述，本發明的資料傳輸系統在電子裝置相互連接時，可透過發送至各個接腳（例如時脈接腳及資料接腳）的偵測信號，來偵測各個接腳的信號（電壓準位）產生的改變。據此，可判斷電子裝置間的連接方向，並對應切換裝置接腳的功能與所輸出的信號，使電子裝置間無論正向或反向連接皆可正常地進行資料傳輸，從而提昇使用上的便利性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的資料傳輸系統的示意圖。資料傳輸系統100包括電子裝置110及電子裝置120。電子裝置110可例如是筆記型電腦、平板電腦、智慧型手機、個人數位助理（Personal Digital Assistant，PDA）等電子裝置。電子裝置120可例如是基座（Dock）、鍵盤等可搭配電子裝置110以進行功能擴充，或是任何可與電子裝置110藉由硬體上的連接互相進行資料傳輸的電子裝置，在此不限制其種類。
電子裝置110具有連接介面111。連接介面111上配置有時脈接腳CLK1以及資料接腳DAT1。電子裝置120具有連接介面121。連接介面121上配置有時脈接腳CLK2以及資料接腳DAT2。其中，在連接介面111、121上時脈接腳CLK1、資料接腳DAT1及時脈接腳CLK2、資料接腳DAT2所配置的位置可例如是互相對應的。本發明實施例即是可以在電子裝置110的連接介面111與電子裝置120的連接介面121互相連接時，透過發送偵測信號至各接腳來對連接狀態（正向或反向）進行判斷，以對應地調整各接腳的功能與所輸出的信號。
具體來說，在圖1中，當電子裝置110與電子裝置120互相接合時，資料傳輸系統100可進入連接狀態偵測模式。在連接狀態偵測模式下，電子裝置110可發送偵測信號SDT1至時脈接腳CLK1並使資料接腳DAT1至參考邏輯準位LREF。電子裝置120可發送偵測信號SDT2至時脈接腳CLK2並使資料接腳DAT2至參考邏輯準位LREF。其中，偵測信號SDT1與偵測信號SDT2的波形與頻率不同，可例如分別為責任週期不同且不固定的脈衝寬度調變（Pulse Width Modulation，PWM）信號。此時，電子裝置110可依據時脈接腳CLK1及資料接腳DAT1的至少其中之一上的信號是否產生變異來判斷電子裝置110與電子裝置120是否相互連接。
以下請配合圖1及圖2說明針對判斷電子裝置是否相互連接的範例，其中，圖2繪示本發明實施例的偵測信號實施方式的信號時序圖。在圖2中繪示了電子裝置110發送至時脈接腳CLK1的偵測信號SDT1、電子裝置120發送至時脈接腳CLK2的偵測信號SDT2以及電子裝置110的時脈接腳CLK1上的信號SCP。在電子裝置110與電子裝置120未連接時，時脈接腳CLK1上的信號SCP與電子裝置110發送至時脈接腳CLK1的偵測信號SDT1是相同的。當電子裝置110與電子裝置120的時脈接腳CLK1與時脈接腳CLK2互相連接（正向連接）時，如圖2所示，時脈接腳CLK1上的信號SCP會因偵測信號SDT2的影響產生變異而改變成與偵測信號SDT1不相同波形的信號。藉此，可判斷電子裝置110與電子裝置120已相互連接。
另外，當電子裝置110與電子裝置120的資料接腳DAT1與時脈接腳CLK2互相連接（反向連接）時，可依據使資料接腳DAT1及DAT2至參考邏輯準位LREF的方式，以不同方法判斷電子裝置是否相互連接。舉例來說，假設在資料接腳DAT1及DAT2僅透過上拉電壓而拉高至參考邏輯準位LREF（例如高邏輯準位）的情況下，資料接腳DAT1及DAT2維持在參考邏輯準位的強度較低。在此情況下，當電子裝置110與電子裝置120反向連接時，資料接腳DAT1上的信號SDP就會因偵測信號SDT2的影響而改變邏輯準位（例如不維持在高邏輯準位）。藉此，亦可判斷電子裝置110與電子裝置120已相互連接。
然而，假設在資料接腳DAT1及DAT2係透過電子裝置110及120中內建的控制器而驅動至參考邏輯準位LREF（例如低邏輯準位）的情況下，資料接腳DAT1及DAT2維持在參考邏輯準位的強度較高。在此情況下，當電子裝置110與電子裝置120反向連接時，資料接腳DAT1上的信號SDP不會因偵測信號SDT2的影響而改變邏輯準位（例如仍然維持在低邏輯準位）。因此，電子裝置110需偵測時脈接腳CLK1上的信號SCP。此時，信號SCP會受到資料接腳DAT2上強度較高的參考邏輯準位LREF的影響而向其趨近至相等。藉此，可判斷電子裝置110與電子裝置120已相互連接。
在本實施例中，亦可依據資料接腳DAT1或時脈接腳CLK1上的信號變化，來判斷電子裝置110及120的連接方向資訊。連接方向資訊例如包括正向連接狀態以及反向連接狀態。當判斷電子裝置110與電子裝置120相互連接時，假設在資料接腳DAT1及DAT2僅透過上拉電壓而拉高至參考邏輯準位LREF（例如高邏輯準位）的情況下，電子裝置110可接收資料接腳DAT1上的信號SDP並判斷信號SDP是否維持於參考邏輯準位LREF，來判斷電子裝置110及120的連接方向資訊。例如，當連接方向資訊為正向連接狀態時，時脈接腳CLK1與時脈接腳CLK2相連接，資料接腳DAT1與同樣被上拉電壓拉高於參考邏輯準位LREF的資料接腳DAT2相連接。因此資料接腳DAT1上的信號SDP可維持於高邏輯準位。當連接方向資訊為反向連接狀態時，時脈接腳CLK1與資料接腳DAT2相連接，資料接腳DAT1與時脈接腳CLK2相連接。因資料接腳DAT1上的信號SDP維持參考邏輯準位LREF的強度較低，信號SDP會受到來自時脈接腳CLK2（例如偵測信號SDT2）的影響而不維持於高邏輯準位。藉此，可透過資料接腳DAT1判斷電子裝置110及120的連接方向資訊。
相同情況下，電子裝置110亦可判斷時脈接腳CLK1上的信號是否等於偵測信號SDT1來判斷電子裝置110及120的連接方向資訊。例如，當連接方向資訊為正向連接狀態時，時脈接腳CLK1上的信號SCP會因偵測信號SDT2的影響而不等於偵測信號SDT1。反之，當連接方向資訊為反向連接狀態時，因資料接腳DAT2上的信號維持參考邏輯準位LREF的強度較低，時脈接腳CLK1上的信號SCP則不會受其影響而改變波形，仍等於偵測信號SDT1。藉此，可透過資料時脈接腳CLK1判斷電子裝置110及120的連接方向資訊。
另一方面，假設在資料接腳DAT1及DAT2係透過電子裝置110與電子裝置120內建的控制器而驅動至參考邏輯準位LREF（例如低邏輯準位）的情況下，電子裝置110可判斷時脈接腳CLK1上的信號是否等於參考邏輯準位LREF來判斷電子裝置110及120的連接方向資訊。例如，當連接方向資訊為正向連接狀態時，時脈接腳CLK1與時脈接腳CLK2相連接，資料接腳DAT1與資料接腳DAT2相連接。因此，時脈接腳CLK1上的信號SCP未被資料接腳DAT2上的信號影響而不會等於參考邏輯準位LREF。當連接方向資訊為反向連接狀態時，時脈接腳CLK1與資料接腳DAT2相連接，資料接腳DAT1與時脈接腳CLK2相連接。因資料接腳DAT2上的信號維持參考邏輯準位LREF的強度較高，此時時脈接腳CLK1上的信號SCP就會被資料接腳DAT2上的信號影響而等於參考邏輯準位LREF。藉此，可透過時脈接腳CLK1判斷電子裝置110及120的連接方向資訊。
當判斷電子裝置110與電子裝置120的連接方向之後，電子裝置110（或電子裝置120）即可依據所測得的連接方向資訊決定是否切換時脈接腳CLK1與資料接腳DAT1（或時脈接腳CLK2與資料接腳DAT2）的功能與所輸出的信號，以配合目前的連接方向在適當的接腳位置輸出時脈信號及資料信號，使資料傳輸系統100可開始進行資料傳輸（進入通訊模式）。舉例而言，當正向連接時由時脈接腳CLK1輸出時脈信號至時脈接腳CLK2，且由資料接腳DAT1輸出資料信號至資料接腳DAT2。當反向連接時將時脈接腳CLK1與資料接腳DAT1的功能可進行互換，而由時脈接腳CLK1輸出資料信號至資料接腳DAT2，且由資料接腳DAT1輸出時脈信號至時脈接腳CLK2。從而無論正向連接或反向連接皆可在電子裝置110及電子裝置120間順利地進行資料傳輸，提高使用上的便利性。
值得一提的是，本發明實施例的資料傳輸系統100在進入通訊模式後的測試期間內，若偵測到電子裝置110與電子裝置120之間傳輸的不良率超過事先預設的臨限值時，電子裝置110（或電子裝置120）可將時脈接腳及資料接腳的功能與所輸出的信號變更為預設的形態。亦即電子裝置110變更成發送時派信號資料信號至時脈接腳CLK1，發送資料信號至資料接腳DAT1，以防止錯誤判斷連接方向而導致資料傳輸失敗。
以下請參照圖3，圖3繪示本發明一實施例的資料傳輸系統的示意圖。資料傳輸系統300包括電子裝置310及電子裝置320。電子裝置310具有連接介面311。連接介面311上配置有時脈接腳CLK1以及資料接腳DAT1。電子裝置320具有連接介面321。連接介面321上配置有時脈接腳CLK2以及資料接腳DAT2。其中，在連接介面311、321上時脈接腳CLK1、資料接腳DAT1及時脈接腳CLK2、資料接腳DAT2所配置的位置可例如是互相對應的。並且，部分元件的功能係與前述實施例中對應元件的功能相同或相似，故其詳細內容在此不再贅述。
在本實施例中，如圖3所示，電子裝置310及電子裝置320分別包括控制器312及控制器322。控制器312及控制器322例如是具有單核心或多核心的中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor，DSP）、可程式化控制器等等。在圖3中，控制器312包括時脈輸出端C_OUT1及資料輸出端D_OUT1。時脈輸出端C_OUT1耦接時脈接腳CLK1，資料輸出端D_OUT1耦接資料接腳DAT1。控制器312可分別透過時脈輸出端C_OUT1及資料輸出端D_OUT1發送信號至時脈接腳CLK1及資料接腳DAT1。
並且，控制器322包括時脈輸出端C_OUT2及資料輸出端D_OUT2。時脈輸出端C_OUT2耦接時脈接腳CLK2，資料輸出端D_OUT2耦接資料接腳DAT2。控制器322可分別透過時脈輸出端C_OUT2及資料輸出端D_OUT2發送信號至時脈接腳CLK2及資料接腳DAT2。
在圖3中，電子裝置310更包括上拉電阻R1、R2。上拉電阻R1串接於時脈接腳CLK1與上拉電壓VPU之間。上拉電阻R2串接於資料接腳DAT1與上拉電壓VPU之間。電子裝置320亦更包括上拉電阻R3、R4。上拉電阻R3串接於時脈接腳CLK2與上拉電壓VPU之間。上拉電阻R4串接於資料接腳DAT2與上拉電壓VPU之間。
請參照圖3，在本發明實施例中，時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2可分別連接至個別的開汲極緩衝器（未繪示）的輸出端，以使各接腳形成開汲極（open drain）電路。在操作上，當電子裝置310與電子裝置320互相接合時，資料傳輸系統300可進入連接狀態偵測模式。在連接狀態偵測模式下，控制器312可發送偵測信號SDT1至時脈接腳CLK1。控制器322可發送偵測信號SDT2至時脈接腳CLK2。其中，偵測信號SDT1與偵測信號SDT2的波形與頻率不同。此時，控制器312可依據時脈接腳CLK1上的信號SCP及資料接腳DAT1上的信號SDP的至少其中之一是否產生變異來判斷電子裝置310與電子裝置320是否相互連接。
舉例來說，圖4繪示本發明一實施例的控制器的部分電路示意圖。請同時參照圖3及圖4，控制器312可更包括緩衝器 400及檢測單元410。緩衝器400具有輸入端、輸出端及致能端，緩衝器400的輸入端耦接發送偵測信號SDT1的時脈輸出端C_OUT1。緩衝器400的輸出端耦接至時脈接腳CLK1以及上拉電阻R1。並且，緩衝器400可依據致能端的控制（例如耦接於致能端的致能信號SE）決定是否輸出偵測信號SDT1至時脈接腳CLK1。
附帶一提的，緩衝器400可以依據致能信號SE以致能，並藉以產生偵測信號SDT1的低邏輯準位的部分。並且，緩衝器400可以更依據致能信號SE被禁能，透過上拉電阻R1拉高偵測信號SDT1以產生偵測信號SDT1的高邏輯準位的部分。
檢測單元410耦接緩衝器400的輸入端與輸出端。檢測單元410可依據檢測時脈接腳CLK1上的信號SCP與偵測信號SDT1以提供檢測結果至控制器312。據此，控制器312可比較偵測信號SDT1與信號SCP來判斷電子裝置310與電子裝置320是否相互連接。
請繼續參照圖3，當電子裝置310及電子裝置320相互連接時，在一實施例中，資料接腳DAT1及DAT2僅透過上拉電壓VPU而拉高至參考邏輯準位LREF（例如高邏輯準位）。也就是說，在控制器312及322未發送信號來驅動資料接腳DAT1及DAT2的情況。因資料接腳DAT1及DAT2上的信號維持參考邏輯準位LREF強度較弱，電子裝置310可接收資料接腳DAT1上的信號SDP並檢測信號SDP是否維持於高邏輯準位來判斷電子裝置310及電子裝置320的連接方向資訊。
具體來說，控制器312可比較資料接腳DAT1上的信號。當資料接腳DAT1上的信號SDP維持於高邏輯準位時，控制器312可判斷資料接腳DAT1與同樣被拉高為高邏輯準位的資料接腳DAT2相連接，因此連接方向資訊為正向連接狀態。反之，當資料接腳DAT1上的信號不維持於高邏輯準位時，控制器312可判斷資料接腳DAT1受到例如偵測信號SDT2的影響而與時脈接腳CLK2相連接，因此連接方向資訊為反向連接狀態。
在另一實施例中，資料接腳DAT1及DAT2係透過電子裝置110與電子裝置120內建的控制器而驅動至參考邏輯準位LREF（例如低邏輯準位）。在此情況下，控制器312、322可分別提供偵測信號SDT3及SDT4至資料接腳DAT1及DAT2，以分別驅動資料接腳DAT1及DAT2至參考邏輯準位LREF。此時，因資料接腳DAT1及DAT2上的信號維持參考邏輯準位LREF強度較強，電子裝置310可接收時脈接腳CLK1上的信號SCP並比較信號SCP是否被資料接腳DAT2影響而等於參考邏輯準位LREF來判斷電子裝置310及電子裝置320的連接方向資訊。
具體來說，控制器312可比較時脈接腳CLK1上的信號SCP。當時脈接腳CLK1上的信號SCP未被資料接腳DAT2上的信號影響而不等於參考邏輯準位LREF時，控制器312可判斷時脈接腳CLK1連接時脈接腳CLK2而連接方向資訊為正向連接狀態。反之，當時脈接腳CLK1上的信號SCP被資料接腳DAT2上的信號影響而等於參考邏輯準位LREF時，控制器312可判斷時脈接腳CLK1連接時脈接腳DAT2而連接方向資訊為反向連接狀態。
據此，當判斷電子裝置310與電子裝置320的連接方向之後，電子裝置310（或電子裝置320）即可依據所測得的連接方向資訊決定是否切換時脈接腳CLK1與資料接腳DAT1（或時脈接腳CLK2與資料接腳DAT2）的功能與所輸出的信號，以配合目前的連接方向在適當的接腳位置輸出時脈信號及資料信號，使資料傳輸系統300開始進行資料傳輸（進入通訊模式）。
以下請參照圖5，圖5繪示本發明一實施例的資料傳輸系統的示意圖。資料傳輸系統500包括電子裝置510及電子裝置520。電子裝置510具有連接介面511。連接介面511上配置有時脈接腳CLK1以及資料接腳DAT1。電子裝置520具有連接介面521。連接介面521上配置有時脈接腳CLK2以及資料接腳DAT2。其中，在連接介面511、521上時脈接腳CLK1、資料接腳DAT1及時脈接腳CLK2、資料接腳DAT2所配置的位置可例如是互相對應的。並且，部分元件的功能係與前述實施例中對應元件的功能相同或相似，故其詳細內容在此不再贅述。
在圖5中，電子裝置510更包括控制器512。控制器512包括時脈輸出端C_OUT1及資料輸出端D_OUT1。時脈輸出端C_OUT1耦接時脈接腳CLK1，資料輸出端D_OUT1耦接資料接腳DAT1。控制器512可分別透過時脈輸出端C_OUT1及資料輸出端D_OUT1發送信號至時脈接腳CLK1及資料接腳DAT1。
並且，電子裝置520亦包括控制器522。控制器522包括時脈輸出端C_OUT2及資料輸出端D_OUT2。時脈輸出端C_OUT2耦接時脈接腳CLK2，資料輸出端D_OUT2耦接資料接腳DAT2。控制器522亦可分別透過時脈輸出端C_OUT2及資料輸出端D_OUT2發送信號至時脈接腳CLK2及資料接腳DAT2。
此外，電子裝置510更包括接地電阻R5與上拉電阻R6。接地電阻R5串接於時脈接腳CLK1與參考接地電壓GND之間。上拉電阻R6串接於資料接腳DAT1與上拉電壓VPU之間。在本發明實施例中，如圖5所示，接地電阻R5與上拉電阻R6配置於電子裝置510的控制器512內部，並分別透過時脈輸出端C_OUT1及資料輸出端D_OUT1串接於時脈接腳CLK1及資料接腳DAT1。需注意的是，本發明實施例並不對接地電阻R5與上拉電阻R6的配置加以限制，在另一實施例中亦可配置於控制器512的外部。
電子裝置520更包括上拉電阻R7及上拉電阻R8。上拉電阻R7串接於時脈接腳CLK2與上拉電壓VPU之間。上拉電阻R8串接於資料接腳DAT2與上拉電壓VPU之間。在本發明實施例中，接地電阻R5的電阻值例如大於上拉電阻R7及上拉電阻R8。 表（1）
上述表（1）為描述本發明實施例的電子裝置510及電子裝置520為正向連接時，在檢測是否相互連接及連接方向資訊的過程中，時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2各自的輸入輸出狀態及電壓準位，其中“H”代表高邏輯準位，“L”則代表低邏輯準位。在本發明實施例中，時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2可例如是通用型輸入輸出（General Purpose Input Output，GPIO）的接腳，因此電子裝置510的控制器512及電子裝置520的控制器522可任意將時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2設定為通用輸入GPI或通用輸出GPO。以下即配合表(1)詳細說明圖5中各項元件在操作上的作動。
請同時參照圖5及表（1），在表（1）的步驟1中，首先將時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2設定為通用輸入GPI的型態。並且依據參考接地電壓GND與上拉電壓VPU而讓時脈接腳CLK1為低邏輯準位Ｌ，資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2為高邏輯準位Ｈ。
接著，當電子裝置510與電子裝置520互相接合時，在表（1）的步驟2中，控制器512可比較時脈接腳CLK1上的信號是否維持由參考接地電壓GND所拉低的低邏輯準位L來判斷電子裝置510與電子裝置520是否相互連接。在表（1）的步驟2中，當電子裝置510檢測到時脈接腳CLK1的準位變為高邏輯準位Ｈ時，表示時脈接腳CLK1的準位因連接時脈接腳CLK2或資料接腳DAT2的影響而改變，可判斷電子裝置510與電子裝置520互相連接。
接著，當電子裝置510與電子裝置520相互連接時，在表（1）的步驟3中，電子裝置510的控制器512可將時脈接腳CLK1設定為通用輸出GPO的型態。並且，控制器512可將低邏輯準位L的偵測信號SDT5傳送至時脈接腳CLK1，使時脈接腳CLK1變成低邏輯準位L。電子裝置520的控制器522即可依據接收到偵測信號SDT5的接腳（變更成低邏輯準位Ｌ的接腳）是時脈接腳CLK2或資料接腳DAT2來判斷電子裝置510及電子裝置520的連接方向資訊。
具體來說，控制器522可檢測時脈接腳CLK2及資料接腳DAT2上的信號（準位）是否等於偵測信號SDT5（低邏輯準位L），當時脈接腳CLK2上的信號等於偵測信號SDT5時判斷連接方向資訊為正向連接狀態。當資料接腳DAT2上的信號等於偵測信號SDT5時判斷連接方向資訊為反向連接狀態。在表（1）的步驟3中，時脈接腳CLK2變更為低邏輯準位L，故控制器522可獲知連接方向資訊為正向連接狀態。
接著，在表（1）的步驟4中，電子裝置520的控制器522將資料接腳DAT2設定為通用輸出GPO的型態，並發送低邏輯準位L的偵測信號SDT6至資料接腳DAT2，使資料接腳DAT2由高邏輯準位H調整成低邏輯準位L，以讓電子裝置520預備進入通訊模式。據此，在表（1）的步驟4中，電子裝置510的資料接腳DAT1因連接資料接腳DAT2而對應變更為低邏輯準位L。
接著，在表（1）的步驟5中，電子裝置510的控制器512檢測到資料接腳DAT1變更為低邏輯準位L時，便可將時脈接腳CLK1設定為通用輸入GPI的型態，以讓電子裝置510預備進入通訊模式。此時，電子裝置510與電子裝置520為正向連接，因此不需切換時脈接腳CLK1與資料接腳DAT1（或時脈接腳CLK2與資料接腳DAT2）的功能與所輸出的信號。
最後，可藉由將電子裝置510的時脈接腳CLK1及電子裝置520的時脈接腳CLK2調整為高邏輯準位H而開始電子裝置510與電子裝置520之間的資料傳輸。 表（2）
上述表（2）為描述本發明實施例的電子裝置510及電子裝置520為反向連接時，在檢測是否相互連接及連接方向資訊的過程中，時脈接腳CLK1、資料接腳DAT1、時脈接腳CLK2以及資料接腳DAT2各自的輸入輸出狀態及電壓準位。關於表（2）的步驟1與步驟2與前述表（1）的步驟1與步驟2相同或相似，故其詳細內容在此不再贅述。
與前述表（1）不同的是，在表（2）的步驟3中，資料接腳DAT2變更為低邏輯準位L，故控制器522可獲知連接方向資訊為反向連接狀態。
接著，在表（2）的步驟4中，電子裝置520的控制器522將時脈接腳CLK2設定為通用輸出GPO的型態，並發送低邏輯準位L的偵測信號SDT7至時脈接腳CLK2，使時脈接腳CLK2由高邏輯準位H調整成低邏輯準位L，以讓電子裝置520預備進入通訊模式。據此，在表（2）的步驟4中，電子裝置510的資料接腳DAT1因連接時脈接腳CLK2而對應變更為低邏輯準位。
接著，在表（2）的步驟5中，電子裝置510的控制器512檢測到資料接腳DAT1變更為低邏輯準位L時，便可將時脈接腳CLK1設定為通用輸入（GPI）的狀態，以讓電子裝置510預備進入通訊模式。此時，電子裝置510與電子裝置520為反向連接，因此需要電子裝置510及電子裝置520的其中之一切換時脈接腳CLK1與資料接腳DAT1或時脈接腳CLK2與資料接腳DAT2的功能與所輸出的信號。
最後，可藉由將電子裝置510的時脈接腳CLK1及電子裝置520的時脈接腳CLK2調整為高邏輯準位H而開始電子裝置510與電子裝置520之間的資料傳輸。
此外，在部分實施例中，亦可在電子裝置中透過切換單元的設置進行輸出信號的切換。圖6繪示本發明一實施例的切換單元的示意圖。切換單元600包括開關SW1~SW4。開關SW1~SW4可例如是N型或P型金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET），本發明實施例並不依此為限。開關SW1~SW4皆各自具有第一端、第二端及控制端，並且依據施加於控制端的電壓來決定是否導通第一端及第二端。在切換單元600的結構上，開關SW1的第一端耦接電子裝置的時脈輸出端C_OUT1，開關SW1的第二端耦接時脈接腳CLK1，開關SW1的控制端耦接控制信號SCT1。開關SW2的第一端耦接電子裝置的資料輸出端D_OUT1，開關SW2的第二端耦接時脈接腳CLK1，開關SW2的控制端耦接控制信號SCT2。開關SW3的第一端耦接時脈輸出端C_OUT1，開關SW3的第二端耦接資料接腳DAT1，開關SW3的控制端耦接控制信號SCT2。開關SW4的第一端耦接資料輸出端D_OUT1，開關SW4的第二端耦接資料接腳DAT1，開關SW4的控制端耦接控制信號SCT1。控制信號SCT1及SCT2可依據電子裝置間的連接方向資訊來產生，以適當地切換導通的開關。
圖7繪示本發明一實施例的資料傳輸方法的流程圖。本發明實施例的資料傳輸方法適用於圖1的資料傳輸系統。請參照圖1及圖7，在步驟S710中，在連接狀態偵測模式下，電子裝置110發送偵測信號SDT1至時脈接腳CLK1並使資料接腳DAT1至參考邏輯準位LREF，且電子裝置120發送偵測信號SDT2至時脈接腳CLK2並使資料接腳DAT2至參考邏輯準位LREF。並且，在步驟S720中，電子裝置110依據時脈接腳CLK1及資料接腳DAT1的至少其中之一上的信號是否產生變異來判斷電子裝置110與電子裝置120是否相互連接。
此外，在上述步驟S720之後，當電子裝置110與電子裝置120相互連接時，電子裝置110可判斷資料接腳DAT1上的信號SDP或時脈接腳CLK1上的信號SCP是否等於對應的參考邏輯準位，並據以判斷電子裝置110與電子裝置120的連接方向資訊。
圖8繪示本發明一實施例的資料傳輸方法的流程圖。本發明實施例的資料傳輸方法適用於圖1的資料傳輸系統。請參照圖1及圖8，在步驟S810中，在連接狀態偵測模式下，電子裝置110使時脈接腳CLK1至低邏輯準位（第一邏輯準位），並使資料接腳DAT1至高邏輯準位（第二邏輯準位），電子裝置120驅動時脈接腳CLK2及資料接腳DAT2至高邏輯準位。接著，在步驟S820中，電子裝置110接收時脈接腳CLK1的信號。並且，在步驟S830中，電子裝置110比較時脈接腳CLK1上的信號是否維持於低邏輯準位，並據以判斷電子裝置110與電子裝置120是否相互連接。
此外，在上述步驟S830之後，當電子裝置110與電子裝置120相互連接時，電子裝置110亦可將偵測信號SDT5傳送至時脈接腳CLK1。並且，電子裝置120可依據接收到偵測信號SDT5的接腳是時脈接腳CLK2或資料接腳DAT2來判斷電子裝置110與電子裝置120的連接方向資訊。
綜上所述，本發明在兩個電子裝置連接時可發送偵測信號至相互連接的接腳上（例如時脈接腳及資料接腳）。並且依據各個接腳的信號（電壓準位）來判斷電子裝置間的連接狀態及連接方向。據此，可根據所判斷的結果適當地切換裝置接腳的功能與所輸出的信號，使電子裝置間無論正向或反向連接皆可正常地進行資料傳輸，從而提昇使用上的便利性。
100、300、500‧‧‧資料傳輸系統
110、120、310、320、510、520‧‧‧電子裝置
111、121、311、321、511、521‧‧‧連接介面
312、512、522‧‧‧控制器
400‧‧‧緩衝器
410‧‧‧檢測單元
600‧‧‧切換單元
CLK1、CLK2‧‧‧時脈接腳
C-OUT1、C-OUT2‧‧‧時脈輸出端
DAT1、DAT2‧‧‧資料接腳
D-OUT1、D-OUT2‧‧‧資料輸出端
GND‧‧‧參考接地電壓
LREF‧‧‧參考邏輯準位
SCP、SDP‧‧‧信號
SCT1、SCT2‧‧‧控制信號
SDT1~SDT7‧‧‧偵測信號
SE‧‧‧致能信號
SW1~SW4‧‧‧開關
R1~R4、R6~R8‧‧‧上拉電阻
R5‧‧‧接地電阻
VPU‧‧‧上拉電壓
S710~S720、S810~S830‧‧‧資料傳輸方法的步驟
圖1繪示本發明一實施例的資料傳輸系統的示意圖。 圖2繪示本發明實施例的偵測信號實施方式的信號時序圖。 圖3繪示本發明另一實施例的資料傳輸系統的示意圖。 圖4繪示本發明一實施例的控制器的部分電路示意圖。 圖5繪示本發明另一實施例的資料傳輸系統的示意圖。 圖6繪示本發明一實施例的切換單元的示意圖。 圖7繪示本發明一實施例的資料傳輸方法的流程圖。 圖8繪示本發明一實施例的資料傳輸方法的流程圖。
100‧‧‧資料傳輸系統
110、120‧‧‧電子裝置
111、121‧‧‧連接介面
CLK1、CLK2‧‧‧時脈接腳
DAT1、DAT2‧‧‧資料接腳
LREF‧‧‧參考邏輯準位
SDT1、SDT2‧‧‧偵測信號
SCP、SDP‧‧‧信號

Claims (23)

  1. 一種資料傳輸系統，包括： 一第一電子裝置，具有一第一連接介面，該第一連接介面上配置一第一時脈接腳以及一第一資料接腳；以及 一第二電子裝置，具有一第二連接介面，該第二連接介面上配置一第二時脈接腳以及一第二資料接腳， 其中，在一連接狀態偵測模式下，該第一電子裝置發送一第一偵測信號至該第一時脈接腳並使該第一資料接腳至一參考邏輯準位，該第二電子裝置發送一第二偵測信號至該第二時脈接腳並使該第二資料接腳至該參考邏輯準位，該第一電子裝置依據該第一時脈接腳及該第一資料接腳的至少其中之一上的信號是否產生變異來判斷該第一與該第二電子裝置是否相互連接。
  2. 如申請專利範圍第1項所述的資料傳輸系統，其中當該第一與該第二電子裝置相互連接時，該第一電子裝置判斷該第一資料接腳上的信號是否維持於該參考邏輯準位來判斷該第一與該第二電子裝置的一連接方向資訊。
  3. 如申請專利範圍第2項所述的資料傳輸系統，其中當該第一與該第二電子裝置相互連接時，該第一電子裝置判斷該第一時脈接腳上的信號是否等於該第一偵測信號來判斷該第一與該第二電子裝置的該連接方向資訊。
  4. 如申請專利範圍第2項所述的資料傳輸系統，其中該連接方向資訊包括一正向連接狀態以及一反向連接狀態，當該連接方向資訊為該正向連接狀態時，該第一時脈接腳與該第二時脈接腳相連接，該第一資料接腳與該第二資料接腳相連接，當該連接方向資訊為該反向連接狀態時，該第一時脈接腳與該第二資料接腳相連接，該第一資料接腳與該第二時脈接腳相連接。
  5. 如申請專利範圍第4項所述的資料傳輸系統，其中該第一電子裝置更包括： 一第一控制器，當該第一資料接腳上的信號維持於該參考邏輯準位時判斷該連接方向資訊為該正向連接狀態，當該第一資料接腳上的信號不維持於該參考邏輯準位時判斷該連接方向資訊為該反向連接狀態。
  6. 如申請專利範圍第2項所述的資料傳輸系統，其中該第一電子裝置更包括： 一第一上拉電阻，串接於該第一時脈接腳與一上拉電壓之間；以及 一第二上拉電阻，串接於該第一資料接腳與該上拉電壓之間， 其中該第二電子裝置更包括： 一第三上拉電阻，串接於該第二時脈接腳與該上拉電壓之間；以及 一第四上拉電阻，串接於該第二資料接腳與該上拉電壓之間。
  7. 如申請專利範圍第5項所述的資料傳輸系統，其中該第一控制器更包括 一緩衝器，具有輸入端、輸出端及致能端，該緩衝器的輸入端耦接該第一偵測信號，該緩衝器的輸出端耦接至該第一時脈接腳，並且依據致能端的控制決定是否輸出該第一偵測信號；以及 一檢測單元，耦接該緩衝器的輸入端與輸出端，依據檢測該第一時脈接腳上的信號與該第一偵測信號以提供一檢測結果至該第一控制器， 其中，該緩衝器的輸出端並連接一上拉電阻。
  8. 如申請專利範圍第1項所述的資料傳輸系統，其中當該第一與該第二電子裝置相互連接時，該第一電子裝置判斷該第一時脈接腳上的信號是否等於該參考邏輯準位來判斷該第一與該第二電子裝置的一連接方向資訊。
  9. 如申請專利範圍第8項所述的資料傳輸系統，其中該連接方向資訊包括一正向連接狀態以及一反向連接狀態，當該連接方向資訊為該正向連接狀態時，該第一時脈接腳與該第二時脈接腳相連接，該第一資料接腳與該第二資料接腳相連接，當該連接方向資訊為該反向連接狀態時，該第一時脈接腳與該第二資料接腳相連接，該第一資料接腳與該第二時脈接腳相連接。
  10. 如申請專利範圍第9項所述的資料傳輸系統，其中該第一電子裝置更包括： 一第一控制器，提供一第三偵測信號至該第一資料接腳，以驅動該第一資料接腳至該參考邏輯準位， 該第二電子裝置更包括： 一第二控制器，提供一第四偵測信號至該第二資料接腳，以驅動該第二資料接腳至該參考邏輯準位， 其中，當該第一時脈接腳上的信號不等於該參考邏輯準位時該第一控制器判斷該連接方向資訊為該正向連接狀態，當該第一時脈接腳上的信號等於該參考邏輯準位時該第一控制器判斷該連接方向資訊為該反向連接狀態。
  11. 如申請專利範圍第1項所述的資料傳輸系統，其中在進入一通訊模式後的一測試期間內，若該第一電子裝置與該第二電子裝置之間傳輸的不良率超過一預設臨限值，該第一電子裝置變更發送一資料信號至該第一資料接腳。
  12. 如申請專利範圍第1項所述的資料傳輸系統，其中該第一電子裝置更包括一切換單元，該切換單元包括： 一第一開關，具有第一端、第二端及控制端，該第一開關的第一端耦接該第一裝置的一時脈輸出端，該第一開關的第二端耦接該第一時脈接腳，該第一開關的控制端耦接一第一控制信號； 一第二開關，具有第一端、第二端及控制端，該第二開關的第一端耦接該第一裝置的一資料輸出端，該第二開關的第二端耦接該第一時脈接腳，該第二開關的控制端耦接一第二控制信號； 一第三開關，具有第一端、第二端及控制端，該第三開關的第一端耦該時脈輸出端，該第三開關的第二端耦接該第一資料接腳，該第三開關的控制端耦接該第二控制信號；以及 一第四開關，具有第一端、第二端及控制端，該第四開關的第一端耦接該資料輸出端，該第四開關的第二端耦接該第一資料接腳，該第四開關的控制端耦接該第一控制信號， 其中，該第一電子裝置依據該第一與該第二電子裝置的一連接方向資訊來產生對應的該第一控制信號及該第二控制信號。
  13. 一種資料傳輸系統，包括： 一第一電子裝置，具有一第一連接介面，該第一連接介面上配置一第一時脈接腳以及一第一資料接腳；以及 一第二電子裝置，具有一第二連接介面，該第二連接介面上配置一第二時脈接腳以及一第二資料接腳， 其中，在一連接狀態偵測模式下，該第一電子裝置使該第一時脈接腳至一第一邏輯準位，並使該第一資料接腳至一第二邏輯準位，該第二電子裝置使該第二時脈接腳與該第二資料接腳至該第二邏輯準位，該第一電子裝置並接收該第一時脈接腳上的信號，以比較該第一時脈接腳上的信號是否維持於該第一邏輯準位來判斷該第一與該第二電子裝置是否相互連接。
  14. 如申請專利範圍第13項所述的資料傳輸系統，其中當該第一與該第二電子裝置相互連接時，該第一電子裝置將一第五偵測信號傳送至該第一時脈接腳，該第二電子裝置依據接收到該第五偵測信號的接腳是該第二時脈接腳或該第二資料接腳來判斷該第一與該第二電子裝置的一連接方向資訊。
  15. 如申請專利範圍第14項所述的資料傳輸系統，其中該連接方向資訊包括一正向連接狀態以及一反向連接狀態，當該連接方向資訊為該正向連接狀態時，該第一時脈接腳與該第二時脈接腳相連接，該第一資料接腳與該第二資料接腳相連接，當該連接方向資訊為該反向連接狀態時，該第一時脈接腳與該第二資料接腳相連接，該第一資料接腳與該第二時脈接腳相連接。
  16. 如申請專利範圍第15項所述的資料傳輸系統，其中該第一電子裝置更包括： 一第一控制器，產生該第五偵測信號， 該第二電子裝置更包括： 一第二控制器，檢測該第二時脈接腳及該第二資料接腳上的信號是否等於該第五偵測信號，當該第二時脈接腳上的信號等於該第五偵測信號時判斷該連接方向資訊為該正向連接狀態，並發送一第六偵測信號至該第二資料接腳，當該第二資料接腳上的信號等於該第五偵測信號時判斷該連接方向資訊為該反向連接狀態，並發送該第七偵測信號至該第二時脈接腳。
  17. 如申請專利範圍第16項所述的資料傳輸系統，其中該第五偵測信號、該第六偵測信號及該第七偵測信號為一低邏輯準位。
  18. 如申請專利範圍第16項所述的資料傳輸系統，其中該第一電子裝置更包括： 一接地電阻，串接於該第一時脈接腳與一參考接地電壓之間；以及 一第一上拉電阻，串接於該第一資料接腳與一上拉電壓之間， 該第二電子裝置更包括： 一第二上拉電阻，串接於該第二時脈接腳與該上拉電壓之間；以及 一第三上拉電阻，串接於該第二資料接腳與該上拉電壓之間， 其中，該接地電阻大於該第二上拉電阻及該第三上拉電阻。
  19. 一種資料傳輸方法，適用於在一第一電子裝置及一第二電子裝置之間進行資料傳輸，該第一電子裝置配置有一第一時脈接腳以及一第一資料接腳，該第二電子裝置配置有一第二時脈接腳以及一第二資料接腳，該方法包括： 在一連接狀態偵測模式下，發送一第一偵測信號至該第一時脈接腳並使該第一資料接腳至一參考邏輯準位，且發送一第二偵測信號至該第二時脈接腳並使該第二資料接腳至該參考邏輯準位；以及 依據該第一時脈接腳及該第一資料接腳的至少其中之一上的信號是否產生變異來判斷該第一與該第二電子裝置是否相互連接。
  20. 如申請專利範圍第19項所述的資料傳輸方法，在判斷該第一與該第二電子裝置是否相互連接的步驟之後，更包括： 當該第一與該第二電子裝置相互連接時，判斷該第一資料接腳上的信號是否維持於該參考邏輯準位，並據以判斷該第一與該第二電子裝置的一連接方向資訊。
  21. 如申請專利範圍第19項所述的資料傳輸方法，在判斷該第一與該第二電子裝置是否相互連接的步驟之後，更包括： 當該第一與該第二電子裝置相互連接時，判斷該第一時脈接腳上的信號是否等於該參考邏輯準位，並據以判斷該第一與該第二電子裝置的一連接方向資訊。
  22. 一種資料傳輸方法，適用於在一第一電子裝置及一第二電子裝置之間進行資料傳輸，該第一電子裝置配置有一第一時脈接腳以及一第一資料接腳，該第二電子裝置配置有一第二時脈接腳以及一第二資料接腳，該方法包括： 在一連接狀態偵測模式下，分別使該第一時脈接腳至一第一邏輯準位，使該第一資料接腳、該第二時脈接腳及該第二資料接腳至一第二邏輯準位； 接收該第一時脈接腳上的信號；以及 比較該第一時脈接腳上的信號是否維持於該第一邏輯準位，並據以判斷該第一與該第二電子裝置是否相互連接。
  23. 如申請專利範圍第22項所述的資料傳輸方法，在判斷該第一與該第二電子裝置是否相互連接的步驟之後，更包括： 當該第一與該第二電子裝置相互連接時，將一第五偵測信號傳送至該第一時脈接腳；以及 依據接收到該第五偵測信號的接腳是該第二時脈接腳或該第二資料接腳來判斷該第一與該第二電子裝置的一連接方向資訊。
TW104115194A 2015-05-13 2015-05-13 資料傳輸系統及其傳輸方法 TWI571746B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104115194A TWI571746B (zh) 2015-05-13 2015-05-13 資料傳輸系統及其傳輸方法
CN201510328518.2A CN106155969B (zh) 2015-05-13 2015-06-15 数据传输系统及其传输方法
US14/810,938 US9898436B2 (en) 2015-05-13 2015-07-28 Data transmission system and transmission method thereof including connection and orientation detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115194A TWI571746B (zh) 2015-05-13 2015-05-13 資料傳輸系統及其傳輸方法

Publications (2)

Publication Number Publication Date
TW201640368A true TW201640368A (zh) 2016-11-16
TWI571746B TWI571746B (zh) 2017-02-21

Family

ID=57277233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115194A TWI571746B (zh) 2015-05-13 2015-05-13 資料傳輸系統及其傳輸方法

Country Status (3)

Country Link
US (1) US9898436B2 (zh)
CN (1) CN106155969B (zh)
TW (1) TWI571746B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480991B1 (ko) * 2016-05-27 2022-12-26 삼성디스플레이 주식회사 표시장치 및 표시장치를 포함하는 전력 전달 시스템
US10579107B2 (en) * 2017-03-22 2020-03-03 Microsoft Technology Licensing, Llc Reversible connector orientation detection circuitry
KR102430757B1 (ko) 2017-09-27 2022-08-10 삼성전자주식회사 안테나 연결이 가능한 커넥터 및 이를 구비한 전자 장치
US11662393B2 (en) * 2018-04-18 2023-05-30 Sony Corporation Cable, method for controlling cable, transmission device, method for controlling transmission device, reception device, and method for controlling reception device
JP7282654B2 (ja) * 2019-10-23 2023-05-29 ルネサスエレクトロニクス株式会社 半導体デバイス、半導体デバイスの接続処理方法および電子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715157A (ja) * 1993-06-25 1995-01-17 Fujitsu Ltd クロック信号送信パッケージ挿拔監視装置
EP0887737B1 (en) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US6442734B1 (en) * 1998-07-08 2002-08-27 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6460094B1 (en) * 1998-07-08 2002-10-01 Microsoft Corporation Peripheral device configured to detect the type of interface to which it is connected and configuring itself accordingly
US8270840B2 (en) * 2010-04-06 2012-09-18 Via Technologies, Inc. Backward compatible optical USB device
US8886849B2 (en) * 2012-05-11 2014-11-11 Apple Inc. Multi-mode adapter
TW201142599A (en) * 2010-05-28 2011-12-01 Inventec Corp Host device and plug-in state detection method thereof
US8542472B2 (en) * 2011-07-26 2013-09-24 Apple Inc. Protection circuitry for reversible connectors
US8708745B2 (en) * 2011-11-07 2014-04-29 Apple Inc. Dual orientation electronic connector
US9293876B2 (en) * 2011-11-07 2016-03-22 Apple Inc. Techniques for configuring contacts of a connector
US9077794B2 (en) * 2012-09-27 2015-07-07 Tyfone, Inc. Lightning connector accessory device
US9588859B2 (en) * 2012-11-28 2017-03-07 Mediatek Inc. Detecting circuit and related circuit detecting method
US9030208B2 (en) * 2013-02-07 2015-05-12 Apple Inc. Using pulsed DC to detect connector mating and unmating
CN204045790U (zh) * 2013-05-09 2014-12-24 富士康(昆山)电脑接插件有限公司 电连接器
GB2557148B (en) * 2013-11-28 2018-11-14 Displaylink Uk Ltd Electrical connectors
US9367490B2 (en) * 2014-06-13 2016-06-14 Microsoft Technology Licensing, Llc Reversible connector for accessory devices
CN104090198B (zh) * 2014-07-02 2017-01-04 长芯盛（武汉）科技有限公司 一种usb 3.0线缆测试方法及其测试装置
TW201617913A (zh) * 2014-11-10 2016-05-16 宏碁股份有限公司 複合裝置、連接裝置及其連接偵測方法
US10002101B2 (en) * 2015-03-06 2018-06-19 Apple Inc. Methods and apparatus for equalization of a high speed serial bus
TWI567633B (zh) * 2015-07-07 2017-01-21 鈺群科技股份有限公司 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟
TWI593292B (zh) * 2015-11-13 2017-07-21 晨星半導體股份有限公司 透過標準纜線傳送影音資訊的影音通訊裝置以及控制方法

Also Published As

Publication number Publication date
CN106155969B (zh) 2019-10-25
TWI571746B (zh) 2017-02-21
CN106155969A (zh) 2016-11-23
US9898436B2 (en) 2018-02-20
US20160335219A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
TWI571746B (zh) 資料傳輸系統及其傳輸方法
CN112189177B (zh) 用于usb c型电力输送控制器的低功率模式
US9201480B2 (en) Method and system for determining an arbitrary charging protocol in USB charging ports
CN106294244B (zh) 一种USB Type-C接口电路
JP2013109410A (ja) 判定回路
US20170017598A1 (en) Detection circuit of universal serial bus
WO2012167677A1 (zh) 一种通过usb接口通信并为外部设备充电的装置及方法
JP5330348B2 (ja) 携帯マルチメディア装置の急速充電に適合されたマザーボード
TW201520754A (zh) 通用序列匯流排裝置的偵測系統及其方法
US10719106B2 (en) Factory reset apparatus and method
TWI625025B (zh) 充放電裝置及其控制方法
TWI675300B (zh) 通用串列匯流排裝置及其操作方法
US7741870B2 (en) Multi-function input terminal
CN103684407B (zh) Otg装置
US20200266819A1 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
TW201327126A (zh) 自動偵測控制裝置及其自動偵測控制方法
WO2018032503A1 (zh) 一种电源适配器、终端设备、充电系统及充电方法
US10250260B2 (en) Data communication system and semiconductor device
US8390320B2 (en) Dynamic pad hardware control
KR101903866B1 (ko) 전기 과부하 보호를 위한 저전력 클램프
JP2011234132A (ja) マザーボード
TW201617913A (zh) 複合裝置、連接裝置及其連接偵測方法
WO2023105865A1 (ja) プロトコル判定回路およびプロトコル切替回路
JP4896246B2 (ja) 半導体処理装置
JP4660599B2 (ja) 半導体処理装置およびそれを用いた半導体処理システム