CN106129205A - 一种ito薄膜结构的led芯片及其制备方法 - Google Patents

一种ito薄膜结构的led芯片及其制备方法 Download PDF

Info

Publication number
CN106129205A
CN106129205A CN201610709368.4A CN201610709368A CN106129205A CN 106129205 A CN106129205 A CN 106129205A CN 201610709368 A CN201610709368 A CN 201610709368A CN 106129205 A CN106129205 A CN 106129205A
Authority
CN
China
Prior art keywords
layer
thin film
ito thin
algainp
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610709368.4A
Other languages
English (en)
Other versions
CN106129205B (zh
Inventor
张银桥
潘彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanchang Kaixun photoelectric Co.,Ltd.
Original Assignee
Nanchang Kaixun Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanchang Kaixun Photoelectric Co Ltd filed Critical Nanchang Kaixun Photoelectric Co Ltd
Priority to CN201610709368.4A priority Critical patent/CN106129205B/zh
Publication of CN106129205A publication Critical patent/CN106129205A/zh
Application granted granted Critical
Publication of CN106129205B publication Critical patent/CN106129205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种ITO薄膜结构的LED芯片及其制备方法,包括GaAs衬底,在GaAs衬底的上面依次设有缓冲层、n‑AlGaInP限制层、MQW多量子阱有源层、p‑AlGaInP限制层、p‑GaP窗口层和AlGaInP粗化层,在图案化的AlGaInP粗化层上设有ITO薄膜层,在ITO薄膜层上设有图案化的ITO薄膜接触层,在图案化的ITO薄膜接触层上设有金属电极层,在GaAs衬底的下面设有背电极层,其特征在于:所述金属电极层包括主电极和扩展电极,其中:主电极连接在图案化的AlGaInP粗化层上,扩展电极连接在ITO薄膜层上。本发明提高了整个金属电极层的附着性和完整性,确保了发光二极管的工作电压稳定,提高了产品的焊线可靠性和发光效率,极大地提升了产品的质量和良率。

Description

一种ITO薄膜结构的LED芯片及其制备方法
技术领域
本发明涉及半导体发光二极管领域,尤其是涉及一种ITO薄膜结构的LED芯片及其制备方法。
背景技术
发光二极管(LED)具有高光效、低能耗、长寿命、高安全性、高环保等优势,是一种有广阔应用前景的照明方式,受到越来越多国家的重视,目前LED已广泛应用于高效固态照明领域中,如显示屏、汽车用灯、背光源、交通信号灯、景观照明等。
如图1所示,常规AlGaInP发光二极管包含GaAs衬底100、缓冲层101、n-AIGaInP限制层102、MQW多量子阱有源层103、p-AIGaInP限制层104和p-GaP窗口层105,金属电极层106直接设置在p-GaP窗口层105上,在GaAs衬底100背面设置有背电极层107。由于常规AlGaInP发光二极管的出光层为p-GaP窗口层105,同时p-GaP窗口层105也起着欧姆接触层和电流扩展的重要作用,这就会使电流容易集中从与电极接触的正下方区域流过,即电极正下方区域的电流密度增加,不能使电流得到充分的扩展,从而降低LED的发光效率。ITO薄膜相比p-GaP窗口层105具有良好的横向电流扩展性,同时具有透过率高、导电性好、耐磨损、耐腐蚀等优点,且与p-GaP窗口层105的粘附性好,因此,ITO薄膜通常被用于作为提高AlGaInP基芯片亮度的透明电极材料。在实际应用中,在p-GaP窗口层105上面生长一层ITO薄膜,然后再沉积金属电极层106,作为焊盘材料使用,在对焊盘的焊线测试中发现很容易出现ITO薄膜脱落、金属电极层106脱落异常的问题,导致其焊盘性能和芯片使用可靠性受到严重影响。
发明内容
本发明的第一个目的在于提供一种便于生产、发光效率高、焊线可靠性高的ITO薄膜结构的LED芯片。
本发明的第二个目的在于提供一种ITO薄膜结构的LED芯片的制备方法。
本发明的第一个目的是这样实现的:
一种ITO薄膜结构的LED芯片,包括GaAs衬底,在GaAs衬底的上面依次设有缓冲层、n-AlGaInP限制层、MQW多量子阱有源层、p-AlGaInP限制层、p-GaP窗口层和AlGaInP粗化层,AlGaInP粗化层为图案化的AlGaInP粗化层,在图案化的AlGaInP粗化层上设有ITO薄膜层,在ITO薄膜层上设有图案化的ITO薄膜接触层,在图案化的ITO薄膜接触层上设有金属电极层,在GaAs衬底的下面设有背电极层,特征是:所述金属电极层包括主电极和扩展电极,其中:主电极连接在图案化的AlGaInP粗化层上,扩展电极连接在ITO薄膜层上。
本发明的第二个目的是这样实现的:
一种带ITO薄膜结构的LED芯片的制备方法,特征是:
具体步骤如下:
(1)、制作发光二极管外延片:在GaAs衬底的上面依次外延生长缓冲层、n-AIGaInP限制层、MQW多量子阱有源层、p-AIGaInP限制层、p-GaP窗口层和AlGaInP粗化层,完成发光二极管外延片制作;
(2)、在AlGaInP粗化层上制作图案化的粗化层:采用AlGaInP粗化溶液对AlGaInP粗化层进行粗化处理,在AlGaInP粗化层上采用PECVD生长第一介质膜层;采用光刻和湿法蚀刻方式制作出图案化的第一介质膜层,利用AlGaInP腐蚀液对没有第一介质膜层的保护区域进行腐蚀,利用介质膜腐蚀液将第一介质膜层去除;
(3)、在图案化的AlGaInP粗化层上制作ITO薄膜层;
(4)、在ITO薄膜层上制作图案化的ITO薄膜接触层:在ITO薄膜层上采用PECVD生长一层第二介质膜层;采用光刻和湿法蚀刻方式制作出图案化的第二介质膜层,利用ITO腐蚀液对没有第二介质膜层保护的区域进行腐蚀,利用介质膜腐蚀液将第二介质膜层去除;
(5)、在图案化的ITO薄膜接触层上制作金属电极层:采用负胶套刻和蒸镀方式制作图案化的金属电极层,主电极形成于AlGaInP粗化层上,扩展电极形成于ITO薄膜层上;
(6)、在GaAs衬底的下侧面制作背电极层。
在步骤(2、4)中,PECVD制作的第一介质膜层、第二介质膜层均由SiO2或 SiNxOy绝缘材料或前述的任意组合之一制成,其中 x>0,0<y<2。目的是获得稳定的临时图案化介质膜层,以避免腐蚀时对ITO薄膜层的影响,从而制作出设计好的图案化的ITO薄膜接触层。
在步骤(2)中,AlGaInP粗化层的粗化深度为350±50nm,从而既能得到粗化的AlGaInP粗化层,又避免了接触层的周围区域台阶差较大,更容易制作金属电极层。
在步骤(5)中,蒸镀方式制作图案化的金属电极层的材料为 Cr、Pt、Ti、Al或Au中的一种或前述的任意组合之一。
本发明采用引入图案化的AlGaInP粗化层,进而采用AlGaInP粗化溶液对AlGaInP粗化层进行可控深度的粗化;其次在图案化的ITO薄膜接触层上采用蒸镀方式制作金属电极层,金属电极层包括主电极和扩展电极,其中作为焊盘的主电极直接连接在经过粗化的AlGaInP粗化层上,从而避免了在焊线测试时造成ITO薄膜层脱落,另一方面,扩展电极层连接在ITO薄膜层上,扩展电极起到了降低接触电压的作用,这对于主电极也起到了防护的作用,同时扩展电极自身因为其嵌入式结构的特点,因而稳定性好,从而提高了整个金属电极层的附着性和完整性,确保了发光二极管的工作电压稳定,提高了产品的焊线可靠性和发光效率,极大地提升了产品的质量和良率。
附图说明
图1为现有的常规AlGaInP发光二极管的结构示意图;
图2为本发明的结构示意图;
图3为本发明的步骤(1)的截面示意图;
图4为本发明的步骤(2)的截面示意图;
图5为本发明的步骤(3)的截面示意图;
图6为本发明的步骤(4)的截面示意图;
图7为本发明的步骤(5)的截面示意图。
具体实施方式
下面结合实施例并对照附图对本发明作进一步详细说明。
一种ITO薄膜结构的LED芯片,包括GaAs衬底100,在GaAs衬底100的上面依次设有缓冲层101、n-AlGaInP限制层102、MQW多量子阱有源层103、p-AlGaInP限制层104、p-GaP窗口层105和AlGaInP粗化层106, AlGaInP粗化层106为图案化的AlGaInP粗化层,在图案化的AlGaInP粗化层106上设有ITO薄膜层107,在ITO薄膜层107上设有图案化的ITO薄膜接触层,在图案化的ITO薄膜接触层上设有金属电极层108,在GaAs衬底100的下面设有背电极层201,所述金属电极层108包括主电极和扩展电极,其中:主电极连接在图案化的AlGaInP粗化层106上,扩展电极连接在ITO薄膜层107上。
一种带ITO薄膜结构的LED芯片的制备方法,具体步骤如下:
(1)、制作发光二极管外延片:如图3所示,在GaAs衬底100的上面采用金属有机化学气相沉积(MOCVD)依次外延生长缓冲层101、n-AIGaInP限制层102、MQW多量子阱有源层103、p-AIGaInP限制层104、p-GaP窗口层105和AlGaInP粗化层106,完成发光二极管外延片制作;其中:p-GaP窗口层105的表层高掺杂层的厚度优选500±50埃,掺杂浓度优选5×1019cm-3以上,AlGaInP粗化层106优选厚度为8000±500埃;
(2)、在AlGaInP粗化层106上制作图案化的粗化层:如图4所示,采用AlGaInP粗化溶液对AlGaInP粗化层106进行粗化处理,粗化优选深度为350±50nm;
(3)、在AlGaInP粗化层106上采用PECVD生长一层第一介质膜层;采用光刻和湿法蚀刻方式制作出图案化的第一介质膜层,利用AlGaInP腐蚀液对没有第一介质膜层的保护区域进行腐蚀,利用介质膜腐蚀液将第一介质膜层去除;在图案化的AlGaInP粗化层106上采用蒸发镀膜方法蒸镀ITO薄膜层107,ITO薄膜层107优选厚度为3000±200埃;
(4)、在ITO薄膜层107上制作图案化的ITO薄膜接触层:在ITO薄膜层上采用PECVD生长第二介质膜层,第二介质膜层优选厚度为2000±100埃;采用光刻和湿法蚀刻方式制作出图案化的第二介质膜层,利用ITO腐蚀液对没有第二介质膜层保护区域进行腐蚀,利用介质膜腐蚀液将第二介质膜层去除;
(5)、在图案化的ITO薄膜接触层上采用负胶套刻和蒸镀方式制作图案化的金属电极层108:主电极为圆形,直径90um,扩展电极为矩形,长度为20um,宽度为10um,材料为Cr/Au,厚度50/2500nm。主电极形成于AlGaInP粗化层106上,扩展电极形成于ITO薄膜接触层上;
(6)、在GaAs衬底100的另一侧面制作背电极层201,电极材料采用AuGeNi/Au,厚度为150/200nm。而后在420℃的氮气氛围中进行熔合,以获得背电极层201和GaAs衬底100形成良好的欧姆接触,同时进一步增强了金属电极层108与图案化ITO接触层107附着性。

Claims (5)

1.一种ITO薄膜结构的LED芯片,包括GaAs衬底,在GaAs衬底的上面依次设有缓冲层、n-AlGaInP限制层、MQW多量子阱有源层、p-AlGaInP限制层、p-GaP窗口层和AlGaInP粗化层,AlGaInP粗化层为图案化的AlGaInP粗化层,在图案化的AlGaInP粗化层上设有ITO薄膜层,在ITO薄膜层上设有图案化的ITO薄膜接触层,在图案化的ITO薄膜接触层上设有金属电极层,在GaAs衬底的下面设有背电极层,其特征在于:所述金属电极层包括主电极和扩展电极,其中:主电极连接在图案化的AlGaInP粗化层上,扩展电极连接在ITO薄膜层上。
2.一种带ITO薄膜结构的LED芯片的制备方法,其特征在于:具体步骤如下:
(1)、制作发光二极管外延片:在GaAs衬底的上面依次外延生长缓冲层、n-AIGaInP限制层、MQW多量子阱有源层、p-AIGaInP限制层、p-GaP窗口层和AlGaInP粗化层,完成发光二极管外延片制作;
(2)、在AlGaInP粗化层上制作图案化的粗化层:采用AlGaInP粗化溶液对AlGaInP粗化层进行粗化处理,在AlGaInP粗化层上采用PECVD生长第一介质膜层;采用光刻和湿法蚀刻方式制作出图案化的第一介质膜层,利用AlGaInP腐蚀液对没有第一介质膜层的保护区域进行腐蚀,利用介质膜腐蚀液将第一介质膜层去除;
(3)、在图案化的AlGaInP粗化层上制作ITO薄膜层;
(4)、在ITO薄膜层上制作图案化的ITO薄膜接触层:在ITO薄膜层上采用PECVD生长一层第二介质膜层;采用光刻和湿法蚀刻方式制作出图案化的第二介质膜层,利用ITO腐蚀液对没有第二介质膜层保护的区域进行腐蚀,利用介质膜腐蚀液将第二介质膜层去除;
(5)、在图案化的ITO薄膜接触层上制作金属电极层:采用负胶套刻和蒸镀方式制作图案化的金属电极层,主电极形成于AlGaInP粗化层上,扩展电极形成于ITO薄膜层上;
(6)、在GaAs衬底的下侧面制作背电极层。
3.根据权利要求2所述的带ITO薄膜结构的LED芯片的制备方法,其特征在于:在步骤(2、4)中,PECVD制作的第一介质膜层、第二介质膜层均由SiO2或 SiNxOy绝缘材料或前述的任意组合之一制成,其中 x>0,0<y<2。
4.根据权利要求2所述的带ITO薄膜结构的LED芯片的制备方法,其特征在于:在步骤(2)中,AlGaInP粗化层的粗化深度为350±50nm。
5.根据权利要求2所述的带ITO薄膜结构的LED芯片的制备方法,其特征在于:在步骤(5)中,蒸镀方式制作图案化的金属电极层的材料为 Cr、Pt、Ti、Al或Au中的一种或前述的任意组合之一。
CN201610709368.4A 2016-08-24 2016-08-24 一种具有ito薄膜结构的led芯片及其制备方法 Active CN106129205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610709368.4A CN106129205B (zh) 2016-08-24 2016-08-24 一种具有ito薄膜结构的led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610709368.4A CN106129205B (zh) 2016-08-24 2016-08-24 一种具有ito薄膜结构的led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN106129205A true CN106129205A (zh) 2016-11-16
CN106129205B CN106129205B (zh) 2018-08-28

Family

ID=57274243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610709368.4A Active CN106129205B (zh) 2016-08-24 2016-08-24 一种具有ito薄膜结构的led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN106129205B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321264A (zh) * 2017-12-22 2018-07-24 南昌凯迅光电有限公司 高亮度ito薄膜led芯片及其制造方法
CN111987201A (zh) * 2019-05-22 2020-11-24 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片的制备方法
CN117673223A (zh) * 2022-08-24 2024-03-08 江苏宜兴德融科技有限公司 一种发光二极管结构及发光二极管制作方法
CN117810334A (zh) * 2023-12-29 2024-04-02 江苏宜兴德融科技有限公司 Led芯片及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227151A1 (en) * 2003-03-31 2004-11-18 Hitachi Cable, Ltd. Light emitting diode
CN1941442A (zh) * 2005-09-30 2007-04-04 日立电线株式会社 半导体发光元件
CN102881797A (zh) * 2012-10-18 2013-01-16 安徽三安光电有限公司 具有电流扩展结构的氮化镓基发光二极管
CN104201268A (zh) * 2014-08-29 2014-12-10 厦门乾照光电股份有限公司 一种具有嵌入式扩展电极的红外发光二极管制作方法
CN105428485A (zh) * 2015-12-21 2016-03-23 扬州乾照光电有限公司 GaP表面粗化的AlGaInP基LED及其制造方法
CN206040684U (zh) * 2016-08-24 2017-03-22 南昌凯迅光电有限公司 一种ito薄膜结构的led芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227151A1 (en) * 2003-03-31 2004-11-18 Hitachi Cable, Ltd. Light emitting diode
CN1941442A (zh) * 2005-09-30 2007-04-04 日立电线株式会社 半导体发光元件
CN102881797A (zh) * 2012-10-18 2013-01-16 安徽三安光电有限公司 具有电流扩展结构的氮化镓基发光二极管
CN104201268A (zh) * 2014-08-29 2014-12-10 厦门乾照光电股份有限公司 一种具有嵌入式扩展电极的红外发光二极管制作方法
CN105428485A (zh) * 2015-12-21 2016-03-23 扬州乾照光电有限公司 GaP表面粗化的AlGaInP基LED及其制造方法
CN206040684U (zh) * 2016-08-24 2017-03-22 南昌凯迅光电有限公司 一种ito薄膜结构的led芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321264A (zh) * 2017-12-22 2018-07-24 南昌凯迅光电有限公司 高亮度ito薄膜led芯片及其制造方法
CN111987201A (zh) * 2019-05-22 2020-11-24 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片的制备方法
CN117673223A (zh) * 2022-08-24 2024-03-08 江苏宜兴德融科技有限公司 一种发光二极管结构及发光二极管制作方法
CN117810334A (zh) * 2023-12-29 2024-04-02 江苏宜兴德融科技有限公司 Led芯片及其制作方法

Also Published As

Publication number Publication date
CN106129205B (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
CN106129205A (zh) 一种ito薄膜结构的led芯片及其制备方法
CN105895771B (zh) 一种带ito薄膜结构的led芯片及其制备方法
JP2005532673A (ja) 垂直構造ダイオードとその製造方法
US20080035950A1 (en) Method to make low resistance contact
CN109119436A (zh) 表面粗化的纳米孔led阵列芯片及其制备方法
CN106876532B (zh) 一种高出光率、高可靠性的紫外发光二极管及其制造方法
CN207800630U (zh) 一种紫外led芯片及一种紫外led
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
CN106129211A (zh) 具有嵌入式透明扩展电极结构的发光二极管及其制备方法
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
CN106409994B (zh) 一种AlGaInP基发光二极管芯片及其制作方法
KR20120081506A (ko) 수직형 발광소자
CN104810455A (zh) 紫外半导体发光器件及其制造方法
CN107863425B (zh) 一种具有高反射电极的led芯片及其制作方法
US20110253972A1 (en) LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAIN FILM
CN104638069A (zh) 垂直型led芯片结构及其制作方法
CN105514230B (zh) GaN基LED垂直芯片结构及其制备方法
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
CN208861987U (zh) 表面粗化的纳米孔led阵列芯片
CN106129208A (zh) 紫外发光二极管芯片及其制造方法
CN101471412A (zh) 制作高亮度led芯片的方法
CN204857768U (zh) 紫外半导体发光器件
CN206040684U (zh) 一种ito薄膜结构的led芯片
CN105280777A (zh) Led芯片及制备方法
CN202977517U (zh) 一种氮化物led结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.199, huangtang West Street, Airport Economic Zone, Nanchang City, Jiangxi Province, 330000

Patentee after: Nanchang Kaixun photoelectric Co.,Ltd.

Address before: 330038 3-1-1102, Central West District, liantai Xiangyu, No. 999, Yiyuan Road, Honggutan new area, Nanchang City, Jiangxi Province

Patentee before: NANCHANG KAIXUN PHOTOELECTRIC Co.,Ltd.