CN106095696B - 一种基于自适应路由及调度策略的高速缓存装置 - Google Patents

一种基于自适应路由及调度策略的高速缓存装置 Download PDF

Info

Publication number
CN106095696B
CN106095696B CN201610594155.1A CN201610594155A CN106095696B CN 106095696 B CN106095696 B CN 106095696B CN 201610594155 A CN201610594155 A CN 201610594155A CN 106095696 B CN106095696 B CN 106095696B
Authority
CN
China
Prior art keywords
module
cache
input
buffer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610594155.1A
Other languages
English (en)
Other versions
CN106095696A (zh
Inventor
濮建福
范季夏
张小峰
罗唤霖
陈克寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Measurement Control Communication Institute
Original Assignee
Shanghai Aerospace Measurement Control Communication Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Measurement Control Communication Institute filed Critical Shanghai Aerospace Measurement Control Communication Institute
Priority to CN201610594155.1A priority Critical patent/CN106095696B/zh
Publication of CN106095696A publication Critical patent/CN106095696A/zh
Application granted granted Critical
Publication of CN106095696B publication Critical patent/CN106095696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明的一种基于自适应路由及调度策略的高速缓存装置，包括控制器和外部高速缓冲存储器组件；所述控制器包括速率预判模块、输入缓存I、II模块、输出缓存I、II模块、路由及调度模块、高速高速缓冲存储器控制模块和SSD控制模块；自适应路由及调度模块采用AOS虚拟信道动态调度协议，实现数据链路动态路由及存储。所述高速缓冲存储器组件利用外部高速缓冲存储器件构建“内存条”，扩大数据存储深度。本发明中利用控制器内部二级缓存和外部高速缓冲存储器构建了三级数据路由与缓存机制，通过动态路由和调度的方法，实现了外部高速缓冲存储器组件的高速输入输出数据通道缓存复用，提高了高速缓冲存储器组件存储带宽的利用率。

Description

一种基于自适应路由及调度策略的高速缓存装置
技术领域
本发明涉及一种高速缓存设计方法，尤其涉一种基于自适应路由及调度策略的高速缓存装置。
背景技术
随着信息技术的快速发展，全球每年产生的信息量呈现爆炸式增长，海量信息的存储、处理对存储系统性能提出了非常高的要求。通过应用缓存技术，可以实现存储系统和其它系统的接口兼容性、提高系统对数据的访问速度和延长存储系统的使用寿命。
目前国内从事存储系统缓存技术多是采用外部高速缓冲存储器乒乓操作的方式，在系统延时指标较高的应用场合，往往还需要配置存储链路和回放链路两个缓存。由于数据传输的突发性和存储系统存储介质不能双工存取的物理性能，造成缓存带宽的极大浪费；并且存储系统存储介质操作频次也相应增加，影响了存储系统的工作寿命。
发明内容
本发明的目的在于提供一种基于自适应路由及调度策略的高速缓存装置，运用虚拟信道调度策略和三级缓存技术，实现自适应路由及调度的高速缓存。
为了实现上述目的，本发明提供了基于自适应路由及调度策略的高速缓存装置，包括控制器和高速缓冲存储器；
所述控制器包括高速缓冲存储器控制模块、速率预判模块、输入缓存I模块、输入缓存II模块、输出缓存I模块、输出缓存II模块、自适应路由及调度模块、SSD控制模块和输出协议模块；
所述高速缓冲存储器控制模块实现与高速缓冲存储器接口控制；
所述速率预判模块根据输入数据突发长度和数据输出协议计算数据缓存需求阈值，并将信息传递给自适应路由及调度模块；
输入缓存I模块用以接收输入设备数据，根据缓存1/8满、3/4满状态产生低优先级中断IBUF_I_P0和高优先级中断IBUF_I_P1信号；输入缓存II模块用以接收外部高速缓冲存储器数据，根据缓存3/4空、 1/8空状态产生低优先级中断IBUF_II_P0和高优先级中断IBUF_II_P1信号；输出缓存I模块用以接收SSD阵列输入数据，根据缓存1/8满、3/4满状态产生低优先级中断OBUF_I_P0和高优先级中断OBUF_I_P1信号；输出缓存II模块用以接收外部高速缓冲存储器数据或输入缓存I模块数据，根据缓存3/4空、1/8空状态产生低优先级中断OBUF_II_P0和高优先级中断OBUF_II_P1信号；
自适应路由及调度模块根据中断队列中请求情况和各中断的优先级进行内部缓存的路由及调度，虚拟信道调度过程采用再配置静态优先级策略；同时，控制器内部的缓存中断分配有两个优先级的中断信号，当高优先级中断信号产生时，自动将该缓存的优先级调整为最高，优先处理该中断；所述SSD阵列控制模块实现与SSD阵列组件接口控制；所述高速缓冲存储器用于构建外部高速、大容量数据存储。
进一步，所述缓存需求阈值通过以下公式得到：
n＝(Vi-Vo)*T0
其中，ρ为输入输出效率比，Vi为输入码速率，Vo为输出码速率，T0为输入数据有效时间，T1为输入数据无效时间，n为缓存阈值。
进一步，自适应路由及调度模块用以，输入输出效率比ρ与缓存阈值n构建三种不同的缓存链路。当输入输出效率比ρ大于1且缓存阈值n小于输入缓存I模块与输出缓存II模块容量和时，自适应路由及调度模块重构输入缓存I模块与输出缓存II模块形成一级缓存链路；当输入输出效率比ρ大于1且缓存阈值n大于输入缓存I模块与输出缓存II模块容量和且小于外部高速缓冲存储器容量时，自适应路由及调度模块重构输入缓存I模块、外部高速缓冲存储器与输出缓存II模块形成二级缓存链路；当输入输出效率比ρ大于1且缓存阈值n大于外部高速缓冲存储器容量或ρ小于1时，自适应路由及调度模块重构输入缓存I模块、输入缓存II模块、外部高速缓冲存储器、SSD阵列、输出缓存I模块与输出缓存II模块链路形成三级缓存链路。缓存越大，输入输出效率比ρ范围越大，但相应的缓存延迟时间也越长。
进一步，自适应路由及调度模块用以，根据中断队列中请求情况和各中断的优先级进行内部缓存的路由及调度，虚拟信道调度过程采用再配置静态优先级策略，即根据实际应用情况通过总线进行设定。同时，内部缓存中断分配有两个优先级的中断信号，当高优先级中断信号产生时，自动将该缓存的优先级调整为最高，优先处理该中断。
进一步，自适应路由及调度模块用以，根据虚拟信道调度协议，实质上可以等效为一个排队模型，是消失制和等待制的混合模型，即在新中断产生时，如果自适应路由及调度模块正在处理已经产生的中断信 号，则新产生的中断信号在进入中断队列等待中断。
本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：
1)本发明提供的一种基于自适应路由及调度策略的高速缓存装置，建立三级数据与缓存机制，通过输入设备和输出设备的速率进行预判，自动选择最佳缓存路径，数据传输延迟时间得到了优化；同时减少了SSD阵列的操作频次，延长了SSD阵列的使用寿命。
2)本发明提供的一种基于自适应路由及调度策略的高速缓存装置，应用虚拟信道调度策略，实现了记录链路和回读链路缓存复用，避免了使用乒乓操作，提高了外部高速缓冲存储器存储带宽的使用效率，有效节约了硬件设计成本。
附图说明
图1为基于自适应路由及调度策略的高速缓存装置的原理框图。
具体实施方式
下面参照附图和具体实施例来进一步说明本发明。
参见出本发明实施例的附图，下文将更详细地描述本发明。然而，本发明可以以许多不同形式实现，并且不应解释为受在此提出之实施例的限制。相反，提出实施例是为了达成充分及完整公开，并且使本技术领域的技术人员完全了解本发明的范围。
如图1所示的本发明提供的一种基于自适应路由及调度策略的高速缓存装置，包括控制器和外部高速缓冲存储器2；
所述控制器包括高速缓冲存储器控制模块101、速率预判模块102、输入缓存I模块103、输入缓存II模块107、输出缓存I模块108、输出缓存II模块106、自适应路由及调度模块104、SSD控制模块109和输出协议模块；
其中，输入缓存I模块103用以接收输入设备数据，根据缓存1/8满、3/4满状态产生低优先级中断IBUF_I_P0和高优先级中断IBUF_I_P1信号；输入缓存II模块107用以接收外部高速缓冲存储器数据，根据缓存3/4空、1/8空状态产生低优先级中断IBUF_II_P0和高优先级中断IBUF_II_P1信号；输出缓存I模块108用以接收SSD阵列输入数据，根据缓存1/8满、3/4满状态产生低优先级中断OBUF_I_P0和高优先级中断OBUF_I_P1信号；输出缓存II模块106用以接收外部高速缓冲存储器数据或输入缓存I模块103数据，根据缓存3/4空、1/8空状态产生低优先级中断OBUF_II_P0和高优先级中断OBUF_II_P1信号；
所述自适应路由及调度模块104根据中断队列中请求情况和各中断的优先级进行内部缓存的路由及调度，虚拟信道调度过程采用再配置静态优先级策略，即根据实际应用情况通过总线进行设定。同时，内部 缓存中断分配有两个优先级的中断信号，当高优先级中断信号产生时，自动将该缓存的优先级调整为最高，优先处理该中断。
所述自适应路由及调度模块104，根据虚拟信道调度协议，实质上可以等效为一个排队模型，是消失制和等待制的混合模型，即在新中断产生时，如果自适应路由及调度模块104正在处理已经产生的中断信号，则新产生的中断信号在进入中断队列等待中断。
所述的速率预判模块102根据输入数据突发长度和数据输出协议计算数据缓存需求阈值，并将信息传递给自适应路由及调度模块104。缓存需求阈值通过以下公式得到：
n＝(Vi-Vo)*T0
其中，ρ为输入输出效率比，Vi为输入码速率，Vo为输出码速率，T0为输入数据有效时间，T1为输入数据无效时间，n为缓存阈值。
所述的自适应路由及调度模块104根据输入输出效率比ρ与缓存阈值n构建相应的数据路由拓扑链路，并将相应中断请求设置为允许。当输入输出效率比ρ大于1且缓存阈值n小于输入缓存I模块103与输出缓存II模块106容量和时，自适应路由及调度模块104重构输入缓存I模块103与输出缓存II模块106形成一级缓存链路；当输入输出效率比ρ大于1且缓存阈值n大于输入缓存I模块103与输出缓存II模块106容量和且小于外部高速缓冲存储器容量时，自适应路由及调度模块104重构输入缓存I模块103、外部高速缓冲存储器与输出缓存II模块106构成二级缓存链路；当输入输出效率比ρ大于1且缓存阈值n大于外部高速缓冲存储器容量或ρ小于1时，自适应路由及调度模块104重构输入缓存I模块103、输入缓存II模块107、外部高速缓冲存储器、SSD阵列、输出缓存I模块108与输出缓存II模块106链路形成三级缓存链路。一级缓存处理速度最快，数据延时最小，但是承受输入输出速率不匹配的时间较短；三级缓存最大，输入输出效率比ρ范围越大，可承受输入输出速率不匹配的时间较长，但相应的缓存延迟时间也越长。
所述的外部高速缓冲存储器2用于构建外部高速、大容量数据存储，高速缓冲存储器存储芯片可选用SDRAM、DDR等。
上述公开的仅为本发明的具体实施例，该实施例只为更清楚的说明本发明所用，而并非对本发明的限定，任何本领域的技术人员能思之的变化，都应落在保护范围内。

Claims (4)

1.一种基于自适应路由及调度策略的高速缓存装置，其特征在于，包括控制器和外部高速缓冲存储器；
所述控制器包括高速缓冲存储器控制模块、速率预判模块、输入缓存I模块、输入缓存II模块、输出缓存I模块、输出缓存II模块、自适应路由及调度模块、SSD阵列控制模块和输出协议模块；
所述高速缓冲存储器控制模块实现与高速缓冲存储器接口控制；
所述速率预判模块根据输入数据突发长度和数据输出协议计算数据缓存需求阈值，并将信息传递给自适应路由及调度模块；
输入缓存I模块用以接收输入设备数据，根据缓存1/8满、3/4满状态产生低优先级中断IBUF_I_P0和高优先级中断IBUF_I_P1信号；输入缓存II模块用以接收外部高速缓冲存储器数据，根据缓存3/4空、1/8空状态产生低优先级中断IBUF_II_P0和高优先级中断IBUF_II_P1信号；输出缓存I模块用以接收SSD阵列输入数据，根据缓存1/8满、3/4满状态产生低优先级中断OBUF_I_P0和高优先级中断OBUF_I_P1信号；输出缓存II模块用以接收外部高速缓冲存储器数据或输入缓存I模块数据，根据缓存3/4空、1/8空状态产生低优先级中断OBUF_II_P0和高优先级中断OBUF_II_P1信号；
自适应路由及调度模块根据中断队列中请求情况和各中断的优先级进行内部缓存的路由及调度，虚拟信道调度过程采用再配置静态优先级策略；同时，控制器内部的缓存中断分配有两个优先级的中断信号，当高优先级中断信号产生时，自动将该缓存的优先级调整为最高，优先处理该中断；所述SSD阵列控制模块实现与SSD阵列组件接口控制；所述外部高速缓冲存储器用于构建外部高速、大容量数据存储；
所述自适应路由及调度模块根据输入输出效率比与缓存阈值n构建三种不同的缓存链路；
当输入输出效率比大于1且缓存阈值n小于输入缓存I模块与输出缓存II模块容量和时，自适应路由及调度模块重构输入缓存I模块与输出缓存II模块形成一级缓存与数据链路；
当输入输出效率比大于1且缓存阈值n大于输入缓存I模块与输出缓存II模块容量和且小于外部高速缓冲存储器容量时，自适应路由及调度模块重构输入缓存I模块、外部高速缓冲存储器与输出缓存II模块形成二级缓存链路；
当输入输出效率比大于1且缓存阈值n大于外部高速缓冲存储器容量或小于1时，自适应路由及调度模块重构输入缓存I模块、输入缓存II模块、外部高速缓冲存储器、SSD阵列、输出缓存I模块与输出缓存II模块链路形成三级缓存链路；缓存越大，输入输出效率比范围越大，相应的缓存延迟时间也越长。
2.根据权利要求1所述的一种基于自适应路由及调度策略的高速缓存装置，其特征在于，所述自适应路由及调度模块，根据虚拟信道调度协议，实质上可以等效为一个排队模型，是消失制和等待制的混合模型，即在新中断产生时，如果自适应路由及调度模块正在处理已经产生的中断信号，则新产生的中断信号在进入中断队列等待中断。
3.根据权利要求1所述的一种基于自适应路由及调度策略的高速缓存装置，其特征在于，所述缓存需求阈值通过以下公式得到：
其中，为输入输出效率比，Vi为输入码速率，Vo为输出码速率，T0为输入数据有效时间，T1为输入数据无效时间，n为缓存阈值。
4.根据权利要求1所述的一种基于自适应路由及调度策略的高速缓存装置，其特征在于，所述控制器由FPGA实现。
CN201610594155.1A 2016-07-26 2016-07-26 一种基于自适应路由及调度策略的高速缓存装置 Active CN106095696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610594155.1A CN106095696B (zh) 2016-07-26 2016-07-26 一种基于自适应路由及调度策略的高速缓存装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610594155.1A CN106095696B (zh) 2016-07-26 2016-07-26 一种基于自适应路由及调度策略的高速缓存装置

Publications (2)

Publication Number Publication Date
CN106095696A CN106095696A (zh) 2016-11-09
CN106095696B true CN106095696B (zh) 2018-11-09

Family

ID=57450477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610594155.1A Active CN106095696B (zh) 2016-07-26 2016-07-26 一种基于自适应路由及调度策略的高速缓存装置

Country Status (1)

Country Link
CN (1) CN106095696B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776360B (zh) * 2017-02-28 2018-04-17 建荣半导体（深圳）有限公司 一种芯片及电子设备
CN107911799B (zh) * 2017-05-18 2021-03-23 北京聚通达科技股份有限公司 一种利用智能路由的方法
CN107241284A (zh) * 2017-06-14 2017-10-10 深圳市中航比特通讯技术有限公司 一种适用于ip业务的自适应低延时转发的方法
CN111158578B (zh) * 2018-11-08 2022-09-06 浙江宇视科技有限公司 存储空间管理方法及装置
CN113132265B (zh) * 2021-04-16 2022-05-10 武汉光迅信息技术有限公司 一种多路以太网的多级调度方法和装置
CN114242122A (zh) * 2021-12-07 2022-03-25 深圳市富迪微科技有限公司 一种读取效率高的ssd硬盘及控制系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034538A (zh) * 2012-12-24 2013-04-10 珠海拓普智能电气股份有限公司 一种嵌入式操作系统中驱动程序的多级缓存处理方法
CN103995743A (zh) * 2014-05-21 2014-08-20 中国人民解放军国防科学技术大学 基于资源预约的两级混合任务调度方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563431B2 (en) * 2014-12-26 2017-02-07 Intel Corporation Techniques for cooperative execution between asymmetric processor cores

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034538A (zh) * 2012-12-24 2013-04-10 珠海拓普智能电气股份有限公司 一种嵌入式操作系统中驱动程序的多级缓存处理方法
CN103995743A (zh) * 2014-05-21 2014-08-20 中国人民解放军国防科学技术大学 基于资源预约的两级混合任务调度方法

Also Published As

Publication number Publication date
CN106095696A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106095696B (zh) 一种基于自适应路由及调度策略的高速缓存装置
US11575609B2 (en) Techniques for congestion management in a network
RU2487401C2 (ru) Способ обработки данных, узел-маршрутизатор и носитель информации
US9025457B2 (en) Router and chip circuit
US8225026B2 (en) Data packet access control apparatus and method thereof
US5546543A (en) Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress
US7673111B2 (en) Memory system with both single and consolidated commands
CN107220200B (zh) 基于动态优先级的时间触发以太网数据管理系统及方法
CN105260331B (zh) 一种双总线内存控制器
US6877049B1 (en) Integrated FIFO memory management control system using a credit value
CN105095109B (zh) 缓存访问方法、缓存访问路由器和计算机系统
US20140211634A1 (en) Adaptive buffer allocation management
CN111198715A (zh) 一种面向乱序高性能核的内存控制器命令调度方法及装置
EP3326347B1 (en) Method and system for usb 2.0 bandwidth reservation
EP3461085B1 (en) Method and device for queue management
CN109947390B (zh) 缓冲器系统及其操作方法
US10067868B2 (en) Memory architecture determining the number of replicas stored in memory banks or devices according to a packet size
CN101291275B (zh) Spi4.2总线桥接实现方法及spi4.2总线桥接器件
WO2023130835A1 (zh) 一种数据交换方法及装置
US9282051B2 (en) Credit-based resource allocator circuit
US20220006750A1 (en) Packet transmission scheduling fairness
CN109145397A (zh) 一种支持并行流水访问的外存仲裁结构
CN105512090B (zh) 一种基于fpga的网络节点内数据缓冲的组织方法
CN114615208B (zh) 一种反压信息传递、请求发送方法、装置及网络芯片
CN118467420A (zh) 基于zynq与m-lvds总线的自适应数据交互系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant