CN106024592A - 硅基中层组合物及相关方法 - Google Patents

硅基中层组合物及相关方法 Download PDF

Info

Publication number
CN106024592A
CN106024592A CN201510856712.8A CN201510856712A CN106024592A CN 106024592 A CN106024592 A CN 106024592A CN 201510856712 A CN201510856712 A CN 201510856712A CN 106024592 A CN106024592 A CN 106024592A
Authority
CN
China
Prior art keywords
middle level
silicon
alkyl
photoresist layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510856712.8A
Other languages
English (en)
Other versions
CN106024592B (zh
Inventor
刘朕与
张庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106024592A publication Critical patent/CN106024592A/zh
Application granted granted Critical
Publication of CN106024592B publication Critical patent/CN106024592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0751—Silicon-containing compounds used as adhesion-promoting additives or as means to improve adhesion
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Electromagnetism (AREA)

Abstract

本发明是关于硅基中层组合物及相关方法。根据本发明一实施例，一制造半导体元件的方法包含：于衬底上形成第一材料层，所述第一材料层包含具有烷基的硅基组件；于所述第一材料层上直接形成光阻层；以及将所述光阻层暴露于辐射源之下。

Description

硅基中层组合物及相关方法
技术领域
本发明涉及半导体领域技术，特别涉及半导体元件及其制造方法。
背景技术
半导体集成电路(IC)产业经历了快速的增长。IC材料和设计的技术进步已产生了几代半导体集成电路，每一代半导体集成电路都比上一代具有更小更复杂的电路。然而，这些进步增加了半导体集成电路加工和制造的复杂性，并且为了实现这些进步，在半导体集成电路的加工和制造方面也需要取得类似的发展。在半导体集成电路的演进过程中，功能密度(即每个芯片区域内互连设备的数量)已普遍增加，但几何尺寸(即制造工艺可制造的最小器件)却有所缩小。随着光刻特征缩小，例如，低于40纳米(nm)时，就需要高数值孔径工艺来克服分辨率极限。在这方面，使用三层光阻薄膜方案似乎具备有利的前景。具体来说，在其他益处中，三层光阻薄膜可以提供线边缘粗糙度(LER)和线宽粗糙度(L WR)方面的改善。
然而，使用三层光阻薄膜方案却提高了挑战，特别是随着特征之间提供的不断缩小的技术节点和间距。所述缩小的特征尺寸和间距可以导致光刻特征崩溃。这种崩溃可能是由于顶部光阻层和三层光阻薄膜方案中的中层之间的粘附性的劣化，和/或无意的杂质的劣化而产生。因此，需要一种工艺和材料，其能通过使用图案化材料来降低、最小化或消除上述问题。
发明内容
本发明提供一种方法，其包含：于衬底上形成第一层，所述第一层包含具有烷基的硅基组件；于所述第一层上直接形成光阻层；以及将所述光阻层暴露于辐射源之下。
本发明还提供一种制造半导体元件的方法，所述方法包含：于所述半导体衬底上形成底层；于所述底层上形成中层，其中所述中层包含硅基单体，所述硅基单体包含烷基；于所述中层上形成光阻层；以及提供辐射光束入射到所述光阻层。
本发明更提供一种用于图案光刻的材料堆栈，其包含：底层，所述底层具有有机聚合物；中层，所述中层具有含硅聚合物以及烷基，所述烷基链结到所述聚合物的硅原子；以及于所述中层上的光阻层，其中所述光阻层包含感光材料。
附图说明
为协助读者达到最佳理解效果，建议在阅读本发明时同时结合附图及以下详细说明。应该注意的是，遵照行业内标准做法，各特征不是按比例绘制。事实上，为了清楚的讨论，各特征尺寸可以任意放大或缩小。
图1为根据本发明各方面的一种制造半导体元件的方法的实施例的流程图。
图2至图5为根据本发明各方面的一种半导体元件的实施例的示范性局部横截面侧视图。
图6根据本发明各方面示出了一种中层的组合物的示范性化学结构，所述中层包含添加剂材料。
图7根据本发明各方面示出了一种中层的组合物的另一示范性化学结构，所述中层包含添加剂材料。
具体实施方式
应当理解的是，以下公开内容提供了数个不同的实施例或示例，用于实现各种实施例的不同特征。为简化本公开内容，各器件和布局的具体示例描述如下。当然，这些仅仅是示例且并不旨在有所限定。例如，本描述中的第一特征基于第二特征之上，跟随第二特征的形成可以包含一些实施例，所述实施例中第一特征和第二特征以直接接触形成；也可以包含一些实施例，所述实施例中附加特征形成于第一特征和第二特征之间，以使得所述第一特征和第二特征以间接接触形成。此外，本公开内容可在各个示例中重复参考数值和/或字母。这种重复是为了简化和清楚的目的，本身并不表明所讨论的各个实施例和/或配置之间的关系。
图1为根据本发明各方面的制造半导体元件的方法100的实施例的流程图。图2至图5是根据所述方法100的一或多个步骤制造的半导体元件200的截面图。可以理解的是，所述方法100包含多个步骤，所述多个步骤具有互补金属氧化物半导体(CMOS)技术工艺流程的特征。因此，所述特征在本文中只简要地描述。另外的步骤可在之前、之后，和/或方法100中执行。
还应当理解的是，所述半导体元件200的一些部分可以由互补金属氧化物半导体(CMOS)技术工艺流程来制造，并且因此在本发明中有些工艺仅简要描述。此外，所述半导体元件200可以包含各种其他装置和特征，例如附加晶体管、双极结型晶体管、电阻器、电容器、二极管，以及保险丝等。但为更好地理解本发明的发明概念，所述其他装置和特征被简化。
所述半导体元件200可以是集成电路加工过程中制造的一中间组件或其部分。所述半导体元件200可以包含静态随机存取存储器(SRAM)，和/或其它逻辑电路；无源器件，例如电阻器、电容器和电感器；以及有源器件，例如P沟道场效应晶体管(PFET)、N沟道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管、其他存储单元，以及它们的组合。所述半导体元件200包含多个半导体器件(例如，晶体管)，所述器件之间可以相互连接。
所述方法100开始于步骤102，为接收衬底。所述衬底可以是半导体衬底，例如半导体芯片。所述衬底在晶体结构中可包含硅。在另外的实施例中，所述衬底可以包含锗、硅锗、碳化硅、砷化镓、砷化铟、磷化铟，和/或其他合适的材料。所述衬底可以是硅绝缘体(SOI)衬底。所述衬底可包含多个层和/或特征,所述多个层和/或特征形成于所述半导体衬底之上，所述半导体衬底包含掺杂区域或孔；隔离区域，例如浅沟槽隔离(STI)特征、导电层、绝缘层，和各种其他合适的特征。例如，所述衬底可以包含一个或多个目标层，所述目标层需要被图案化。参照图2的示例，一衬底202被示出。根据一些说明性实施例，所述衬底202具有形成于其上的任意多个层(导电层和绝缘体层)或特征(源极/漏极区、栅极结构、互联机和通路)。所述衬底202可以包含一个或多个目标层，所述目标层布置于半导体衬底之上，且所述目标层适用于使用所述方法100的图案形成。示范性目标层包含栅极层、互连层，和/或其它合适的层。在一实施例中，所述方法100的图案形成可以适用于半导体衬底本身的蚀刻部分(例如，在鳍型场效应晶体管中鳍的形成)。
所述方法100在步骤104中继续，其中三层图案堆栈的底层(UL)(或第一层)形成于衬底之上。所述底层可以是三层图案堆栈的第一层(即，最接近衬底的一层)，所述三层图案堆栈也可称为三层光阻。在一实施例中，所述底层是有机的。在进一步的实施例中，所述有机材料包含多个单体或聚合物，所述多个单体或聚合物是不交联的。通常，所述底层可以包括：材料，所述材料是可图案化的；和/或组合物，所述组合物具有调整到可提供抗反射性能。用于所述底层的示范性材料包含碳主链聚合物。在一实施例中，所述底层被省略。在一些实施例中，所述底层可以通过旋涂工艺形成。在其他实施例中，所述底层可以由另一合适的沉积工艺形成。
现参考图2，三层图案堆栈204放置于所述衬底202之上。所述三层图案堆栈204包含底层206。在一实施例中，所述底层206是碳主链聚合物。
参照图1及图2，方法100随后进行到步骤106，于所述衬底和/或所述底层206之上形成一中层208(或第二层)。所述中层可以是三层图案堆栈的第二层。通常，所述中层可具有组合物，所述组合物提供用于光刻工艺的抗反射性能和/或硬屏蔽性能。在一实施例中，中层包含含硅层(即，硅硬屏蔽材料)。所述中层可以包含含硅无机聚合物。在进一步的实施例中，所述中层包含硅氧烷聚合物(即，具有O-Si-O-Si-等主链的聚合物)。所述硅氧烷聚合物的硅比例可被控制，以控制所述中层的蚀刻速率。例如，所述硅氧烷聚合物的硅比例可为约10％至约45％之间的值。更特别地，硅氧烷聚合物的分子量可驻留在约1000g至约8000克之间。在一些另外的实施例中，所述中层可包含氧化硅(即，旋涂玻璃(SOG))、氮化硅、氮氧化硅、多晶硅，以及含金属的有机聚合物材料，如钛、氮化钛、铝和/或钽；和/或其他合适的材料。所述中层可以热烘烤交联，因而无需进一步需要溶剂。在一些实施方案中，所述中层不包含溶剂，如PGEE(1-乙氧基-2-丙醇)、PGMEA(丙二醇甲基醚乙酸酯)、水，或它们的组合。所述中层的任何或所有的这些组合物，可添加添加剂(混合或与其搅拌)以加强所述中层。这种添加剂在下面进一步讨论。
根据一些说明性实施例，所述中层可包含添加剂，所述添加剂可能导致所述中层影响所述中层的与上覆的光阻层之间的界面的接触角和其它性能(如下面所讨论的步骤108)。这些添加剂的一部分可有利地提供各层之间的界面增强，例如通过亲水力和氢键来提供。
例如，烷基添加剂可以为此用于调节所述中层208的疏水性。进一步地，所述烷基添加剂的浓度可被调节以执行这样的目的(即调节所述中层的疏水性)。通常，所述中层烷基的浓度越大，所述中层208疏水性(少油状)越小。这样，包含所述中层烷基在内，可以减小光阻层和所述中层之间接触角的不匹配。更具疏水性的中层改善了所述中层到所述光阻层的粘合性，以改善光阻图案剥离。缩小的图案剥离转化为所述半导体元件200中更清晰、更明显的特征。而且，所述中层增加的疏水性防止亲水显影剂溶液渗入所述中层，且防止在光阻层的显影过程中引起光阻图案的崩溃。然而，所述中层增加的疏水性也可能会引起杂质，例如所述中层表面之上的直接自组装(DSA)聚集。在准备所述中层的任何阶段，这样的DSA聚集都可能会发生，但在交联过程中，DSA聚集尤其更频繁地发生。所述DSA聚集形成通常是由于所述中层单体(例如，硅氧烷聚合物)和交联剂之间疏水性的显著差异。所述交联过程可以包含混合硅氧烷聚合物与交联剂，以及烘烤所述混合物以形成交联的单体或聚合物等。因此，为实现需要的目标，达到最佳的接触角和疏水性，可适当选择烷基的浓度。
根据各实施例，所述中层208包含组合物，所述组合物可以有利地避免所述中层和烘烤处理后的所述上覆的光阻层之间杂质的形成(例如，DSA聚集)。更具体地，所述中层208包含一种添加剂化合物或组分，例如烷基。这种添加剂烷基增加了所述中层的疏水性，以降低所述中层单体和交联剂之间疏水性的差异。
在一实施方案中，所述中层包含组合物，例如，具有与其链结的聚合物,所述聚合物具有烷基。另外地，所述聚合物可以包含环状环、降冰片烷、苯、金刚烷，和/或其他合适的结构。
所述中层可通过旋涂工艺、化学气相沉积工艺(CVD)、物理气相沉积(PVD)工艺，和/或其它合适的沉积工艺形成。
参照图2的示例，中层208被安置在所述底层206之上，作为所述三层图案堆栈204的一组件。所述中层208可以包含合适的材料，例如硬屏蔽材料，所述硬屏蔽材料具有添加剂组件，例如烷基。例如，在一实施例中，所述中层208包含硅氧烷聚合物，所述硅氧烷聚合物与添加剂组件混合(例如，烷基)。在另一实施例中，所述添加剂组件可以是组合物(例如，聚合物)，所述组合物包含多个烷基。进一步地，这样的包含烷基的硅氧烷聚合物可以通过使用交联剂来交联，并且可以被交联以形成任何种类的形状，例如链状、网络状、圆型、梳状、星状等。所述包含烷基的硅氧烷聚合物的中层208在图6及图7中进一步更详细地说明。
参照图1及图2，方法100随后进行到步骤108，其中光阻(PR)层210形成于所述中层208之上。所述光阻层可以是三层图案堆栈的第三层或顶层。所述光阻层可以是感光层，所述感光层可通过本领域已知的辐射，可操作成图案化。通常情况下，被入射辐射击中的所述光阻区域的化学性质以一种方式变化，所述方式取决于使用光阻的类型。在一实施例中，所述光阻层是合适的正色调阻剂。正色调阻剂是指一种光阻材料，当所述光阻材料暴露于辐射之下时(通常是UV光)，所述光阻材料变得不溶于负色调显影剂，而未暴露于辐射源之下的光阻材料部分，其变得可溶于负色调显影剂。术语“负色调显影剂”可以指任何合适的显影剂，所述显影剂有选择地溶解并移除未接受曝光量或低于预定阈值曝光量值的曝光量的区域。所述负色调显影剂可以包含有机溶剂。所述有机溶剂可以包含诸如此类的溶剂，例如，酮系溶剂、酯系溶剂、醇系溶剂、酰胺系溶剂、醚系溶剂、烃系溶剂，和/或其它合适的溶剂。正如以下讨论的，提供了溶解度用于形成图案化光阻层。
所述光阻层210可以包含碳主链聚合物。所述光阻层210可以包含其它合适的组件，例如溶剂，和/或光产酸剂。例如，在进一步的实施例中，所述光阻层是本领域中公知的化学放大(CA)阻剂。所述光阻层可以包含分布在所述光阻层的光酸产生剂(PAG)。当PAG从曝光过程中吸收光能时，PAG形成少量的酸。所述阻剂可以包含聚合物材料，当所述聚合物和其所产生的酸反应时，所述聚合物材料改变其显影剂的溶解度。CA阻剂可能是正色调阻剂。合适的PAG的示例包含锍阳离子磺酸盐类、典离子磺酸盐类、磺酰基重氮甲烷化合物、N-磺酰基氧PAG、二苯乙醇酮磺酰基PAG、邻苯三酚三磺酸PAG、硝基苄基磺酸酯PAG、砜PAG、乙二肟衍生物、三苯基锍九氟丁磺酸，和/或盐其它合适的已知或以后开发的PAG。
参照图1，所述方法100随后进行到步骤110，其中所述衬底暴露于辐射光束之下，从而图案化所述光阻层。所述辐射光束可以暴露所述阻剂，所述阻剂是被使用的光刻系统沉积在所述衬底之上，所述光刻系统提供根据IC设计布局的图案化辐射。在一实施例中，光刻系统包含紫外线(UV)辐射、远紫外线(DUV)辐射、极紫外(EUV)辐射、X-射线辐射，和/或其他合适的辐射类型。在另外的实施例中，光刻系统包含：带电粒子光刻系统，例如电子束或离子束光刻系统。
参照图3的示例，图案化辐射光束302入射到所述衬底202，且特别地入射到所述光阻层210。所述区域210-a示出了已暴露给所述辐射的所述阻剂部分。因此，基于这些原因，化学变化发生了。在负色调阻剂的情况下，所述区域210-a不溶于显影剂。在一些另外的实施例中，如果所述中层208包含一种添加剂化合物或具有光产碱(PBG)组件，所述辐射光束302也可引起所述中层208内的化学变化。例如，所述中层的所述PBG可以在暴露于辐射的位置生成。
在所述方法100的实施例中，曝光工艺之后，可以发生烘烤工艺。所述烘烤可以是硬烘烤。在一实施例中，所述光阻层是化学放大阻剂(CAR)，且所述烘烤工艺可起到提高不溶性的作用。烘烤工艺之后或在烘烤工艺期间，所述中层的残留量可以与所述光阻层的组件反应，以在其间形成一个链结或键。在一实施例中，此链结是共价键。在一实施例中，产生的残留量和酸不稳定基团(ALG)产生反应，所述酸不稳定基团(ALG)由所述光阻层生成或提供的。在进一步的实施方案中，酸不稳定基团(ALG)由曝光后的阻剂生成。因此，在一实施例中，在淬火通过曝光产生的光阻的酸之后，留在中层的残余量可以与光阻ALG反应以形成共价键连接基。这样可以改善在曝光区域的所述光阻层和所述中层之间的粘附性。
所述方法100随后进行到步骤112，其中所述暴露的层(一个或多个)显影以形成屏蔽组件。显影剂可以施加到所述暴露的阻剂上，以在所述衬底上形成阻剂图案。
在一实施例中，负色调显影剂在步骤112中被应用。术语“负色调显影剂”是指一种显影剂，所述显影剂选择性地溶解并移除未接受曝光量的区域(或曝光量值低于预定阈值曝光量值的区域)。
在一实施例中，显影剂可以包含有机溶剂或混合有机溶剂，如甲基戊基酮(MAK)或包括MAK的混合物。在另一实施例中，显影剂包含水基显影剂，例如四甲基氢氧化铵(TMAH)。应用显影剂包含于所述暴露的阻剂薄膜之上旋涂显影剂，例如通过旋涂工艺。在一实施例中，所述显影剂可以移除已被暴露的阻剂留下的部分中的未曝露的区域。值得注意的是，在一实施例中，所述光阻层和所述中层之间的所述共价键仅在一区域被提供，所述区域是具有辐射入射的区域。此区域可以是所述光阻层区域(例如，正色调阻剂)，所述区域难溶于显影剂，如上所讨论的负色调显影剂。
参照图4的示例，所述光阻层210内提供屏蔽组件402。在一些实施例中，所述屏蔽组件402可以通过施加负色调显影剂到暴露的光阻层210，以使得光阻层210的未暴露部分被移除而形成。
在一实施例中，所述屏蔽组件402用于蚀刻所述中层208。反过来，所述蚀刻的中层208可以被用作屏蔽组件，以图案化另外的层。在其它实施例或进一步的实施例中，于所述衬底202之上的一个或多个层也可以被图案化，通过使用连串的蚀刻工艺，如干蚀刻或基于由所述屏蔽组件402提供的图案的等离子蚀刻。所述屏蔽组件402可以不溶于负色调显影剂。
所述方法100随后进行到步骤114，其中屏蔽组件被用于形成半导体元件特征。在一实施例中，所述屏蔽组件包含一个或多个所述光阻层、中层和底层。在进一步的实施例中，在图案传送到所述中层之后(通过上述讨论的合适的蚀刻工艺)，所述光阻层被转印。所述图案化中层可以随后被用作所述屏蔽组件，以图案化另外的层(一个或多个)，例如底层。参考图5的示例，特征502是由所述衬底202的目标层形成。在一些实施例中，特征502是由一个或多个所述光阻层210、所述中层208以及所述底层206形成。所述特征502是由所述屏蔽组件402所定义(参照图4)。特征502可以是栅极结构、如在鳍型场效应晶体管提供的鳍型结构、互连结构、隔离特征、如线的导电特征，和/或其它合适的半导体器件的特征。
所述方法100可继续进行进一步的步骤，其步骤在此未具体描述，但是本领域普通技术人员所能理解的。例如，所述半导体元件200可以接着将进行漂洗过程，例如去离子(DI)水漂洗。所述漂洗过程可以去除残留颗粒。
图6及图7提供了根据各种实施例的合适单体的示范性结构600和结构700，所述合适单体包括于所述中层之内。如上所述，所述单体可以是包括烷基的硅氧烷聚合物。参照图6及图7，所述结构包含硅主链(O-Si-O-Si-等)、R1(一或多个)和R2(一或多个)。在一些实施例中，“R1”表示具有1至10个碳原子(一或多个)的烷基，“R2”表示具有羟基、羧酸基、胺基，或它们的任意组合的有机基团。“X”代表任何种类的合适的单体或基团，例如另一种类的单体，交联剂等，所述单体或基团要被耦合到所述硅氧烷聚合物。
在一些实施例中，如图6及图7所示，所述包括烷基的硅氧烷聚合物600和700可以是交联的，通过混合、搅拌，和/或与交联剂烘烤。在形成所述中层208的实施期间或在此之后，所述包括烷基的硅氧烷聚合物可以周期性与所述交联剂链结。参见图6，每三个所述Xs可以与交联剂链结，并且每个链结的所述交联剂可以进一步链结到600或700。这样，完整的聚合物可以形成，所述聚合物具有所述交联剂的周期性排列和所述包括烷基的硅氧烷聚合物。换句话说，如果完整的中层形成(即，在所述中层的顶面上没有形成或形成较少的DSA聚合(一或多个)，光阻层连串形成的最佳接触角和/或光阻层与中层之间更好的粘附性可被有利地提供。
各种优点可呈现在本文所描述的方法、设备和组合物的一个或多个实施例中。本发提供了一种用于三层图案堆栈的中层的新材料。使用这些材料和方法的实施例，可以通过提供堆栈的各层之间粘合性的改进来改善光阻图案的剥离。此外，这些材料和方法的实施例也可避免形成DSA聚集。因此，所公开的材料和方法可提供更准确的图案形成、更清晰的图案分辨率、降低返工率或废品率，和/或其它益处。改进的粘合性是通过改变所述中层单体的疏水性提供，以降低所述中层单体和所述交联剂之间疏水性的差异。
本发明提供了一种方法以及FET的栅极堆栈，所述堆栈包含三层，以便提供堆栈的各层之间改进的粘合性，以及减少当形成所述三层图案堆栈时杂质的发生。在一实施例中，一种方法包含：于衬底上形成第一材料层，所述第一材料层包含具有烷基的硅基组件；于所述材料层上直接形成光阻层；以及将所述光阻层暴露于辐射源之下。
在另一实施例中，一种制造半导体元件的方法包含：于所述半导体衬底上形成底层；于所述底层上形成中层，其中所述中层包含硅基单体，所述硅基单体包含烷基；于所述中层上形成光阻层；以及提供辐射光束入射到所述光阻层。
依然，在另一实施例中，一种用于图案光刻的材料堆栈，其包含：底层，所述底层具有有机聚合物；中层，所述中层具有含硅聚合物以及烷基，所述烷基链结到所述聚合物的硅原子；以及于所述中层上的光阻层，其中所述光阻层包含感光材料。
前述概述了几个实施例的特征。本领域技术人员应当理解，他们可以容易地使用本发明作为用于实现相同目的和/或实现本文所介绍的实施例的相同的优点设计或修改其他过程和结构的基础。本领域技术人员也应所述认识到，这样的等效构造不偏离本发明的精神和范围，并且它们可以在此不脱离本发明的精神和范围的前提下进行各种改变、替换和变更。

Claims (10)

1.一种方法，包含：
于衬底上形成第一层，所述第一层包含具有烷基的硅基组件；
于所述第一层上直接形成光阻层；以及
将所述光阻层暴露于辐射源之下。
2.根据权利要求1所述的方法，其进一步包含：
于所述半导体衬底上形成所述第一层之前，于所述半导体衬底上形成材料层。
3.根据权利要求1所述的方法，其中所述硅基组件是由硅氧烷主链组成的聚合物。
4.根据权利要求3所述的方法，其中所述硅氧烷主链中的硅原子所链结到的组合物是烷基。
5.根据权利要求4所述的方法，其中所述烷基所链结到的组合物为羟基、羧酸基或者胺基的其中之一。
6.根据权利要求1所述的方法，其中所述硅基组件是由硅氧烷主链组成的聚合物，且所述硅基组件具有两烷基。
7.根据权利要求6所述的方法，其中所述两烷基链结到所述硅氧烷主链的硅原子。
8.根据权利要求7所述的方法，其中每一个所述两烷基链结到羟基、羧酸基或者胺基的其中之一。
9.一种制造半导体元件的方法，所述方法包含：
于半导体衬底上形成底层；
于所述底层上形成中层，其中所述中层包含硅基单体，所述硅基单体包含烷基；
于所述中层上形成光阻层；以及
提供辐射光束入射到所述光阻层。
10.一种用于图案光刻的材料堆栈，其包含：
底层，所述底层具有有机聚合物；
中层，所述中层具有含硅聚合物以及烷基，所述烷基链结到所述聚合物的硅原子；以及
于所述中层上的光阻层，其中所述光阻层包含感光材料。
CN201510856712.8A 2015-03-27 2015-11-30 硅基中层组合物及相关方法 Active CN106024592B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/671,696 US9704711B2 (en) 2015-03-27 2015-03-27 Silicon-based middle layer composition
US14/671,696 2015-03-27

Publications (2)

Publication Number Publication Date
CN106024592A true CN106024592A (zh) 2016-10-12
CN106024592B CN106024592B (zh) 2019-07-12

Family

ID=56975826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510856712.8A Active CN106024592B (zh) 2015-03-27 2015-11-30 硅基中层组合物及相关方法

Country Status (4)

Country Link
US (1) US9704711B2 (zh)
KR (1) KR101904589B1 (zh)
CN (1) CN106024592B (zh)
TW (1) TWI620027B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875175A (zh) * 2018-08-31 2020-03-10 台湾积体电路制造股份有限公司 半导体装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468249B2 (en) 2015-09-28 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process of a semiconductor structure with a middle layer
US11003084B2 (en) * 2017-11-03 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292484A1 (en) * 2005-06-23 2006-12-28 Hiroshi Ito Preparation of topcoat compositions and methods of use thereof
TW201337466A (zh) * 2012-02-14 2013-09-16 Shinetsu Chemical Co 含矽之表面改質劑、含有此表面改質劑之光阻下層膜形成用組成物、及圖案形成方法
US8647809B2 (en) * 2011-07-07 2014-02-11 Brewer Science Inc. Metal-oxide films from small molecules for lithographic applications
US20140363955A1 (en) * 2013-06-11 2014-12-11 Shin-Etsu Chemical Co., Ltd. Underlayer film-forming composition and pattern forming process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518628B2 (en) 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface switchable photoresist
US8580117B2 (en) 2007-03-20 2013-11-12 Taiwan Semiconductor Manufactuing Company, Ltd. System and method for replacing resist filter to reduce resist filter-induced wafer defects
US8216767B2 (en) 2009-09-08 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and chemical amplified photoresist with a photodegradable base
JP2011176042A (ja) 2010-02-23 2011-09-08 Oki Semiconductor Co Ltd 半導体回路パターンの形成方法
US8323870B2 (en) 2010-11-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and photoresist with zipper mechanism
US8647796B2 (en) 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
US8741551B2 (en) 2012-04-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and composition of a dual sensitive resist
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9851636B2 (en) 2012-07-05 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Materials and methods for improved photoresist performance
US20140017615A1 (en) 2012-07-11 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for resist coating and developing
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US8936903B2 (en) 2013-03-09 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Photo-resist with floating acid
US8932799B2 (en) 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist system and method
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
TWI603145B (zh) * 2014-12-31 2017-10-21 羅門哈斯電子材料有限公司 光微影方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292484A1 (en) * 2005-06-23 2006-12-28 Hiroshi Ito Preparation of topcoat compositions and methods of use thereof
US8647809B2 (en) * 2011-07-07 2014-02-11 Brewer Science Inc. Metal-oxide films from small molecules for lithographic applications
TW201337466A (zh) * 2012-02-14 2013-09-16 Shinetsu Chemical Co 含矽之表面改質劑、含有此表面改質劑之光阻下層膜形成用組成物、及圖案形成方法
US20140363955A1 (en) * 2013-06-11 2014-12-11 Shin-Etsu Chemical Co., Ltd. Underlayer film-forming composition and pattern forming process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875175A (zh) * 2018-08-31 2020-03-10 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN110875175B (zh) * 2018-08-31 2022-06-10 台湾积体电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
US9704711B2 (en) 2017-07-11
CN106024592B (zh) 2019-07-12
KR101904589B1 (ko) 2018-10-04
TWI620027B (zh) 2018-04-01
KR20160115669A (ko) 2016-10-06
TW201635035A (zh) 2016-10-01
US20160284537A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
US10281819B2 (en) Silicon-containing photoresist for lithography
US9146469B2 (en) Middle layer composition for trilayer patterning stack
US10503070B2 (en) Photosensitive material and method of lithography
US9921480B2 (en) Extreme ultraviolet photoresist
US8753797B2 (en) Surface-modified middle layers
US11003082B2 (en) Method for forming semiconductor structure
CN106024592A (zh) 硅基中层组合物及相关方法
US11809080B2 (en) Extreme ultraviolet photoresist with high-efficiency electron transfer
US10520821B2 (en) Lithography process with enhanced etch selectivity
US20170219925A1 (en) Post Development Treatment Method and Material For Shrinking Critical Dimension of Photoresist Layer
US10520822B2 (en) Lithography techniques for reducing resist swelling
US10796910B2 (en) Method for performing a photolithography process
CN109801839B (zh) 半导体结构的形成方法
US11003076B2 (en) Extreme ultraviolet photoresist and method
CN105990104B (zh) 制造一半导体装置的方法
CN108962728A (zh) 集成电路的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant