CN1060171A - 采用低反压晶体管的等离子体显示器的驱动器和驱动电路 - Google Patents

Abstract

把给直流或交流等离子体显示器供电的高压电 源分成串联的三段、四段或五段电源。用低反压三极 管，电阻或者还有二极管组成阳极驱动器，阴极驱动 器或者还有阳极清除器或/和阴极清除器。由三段、 四段或五段电源的上段和下段电源分别向阳极驱动 器和阴极驱动器供电。通过采用直流或交流的中段 电源以及改变逻辑电路，就可驱动直流或交流等离子 体显示器并使之工作在更新或存贮工作方式。

Description

本发明涉及驱动等离子体显示器的驱动器和驱动电路。

等离子体显示器是需要用高电压驱动的显示器件。日本《电子材料》1975年第14卷第11号69页上刊载的“ガス放电形キャラクタティスプレィ”论文中介绍的罔谷电机产业株式会社生产的一类直流等离子体显示板RDMD的结构及其驱动方式及驱动电路表明该驱动电路由阳极驱动器和阴极驱动器组成，阳极驱动器和阴极驱动器都由高压直流电源供电。由于阳极驱动器和阴极驱动器都采用高压直流电源供电，因此电路中的晶体管都必须采用高反压晶体管。高反压晶体管使驱动电路的成本提高，集成化困难。到1989年为止，世界上一些著名的大电子公司仍在继续开发耐压高达250伏的集成驱动电路，其主要目的就在于克服因驱动电路必须采用高反压晶体管所造成的成本过高的问题。

为了解决驱动电路必须采用高反压晶体管及由此带来的各种问题，本发明根据气体辉光放电的特性给出了一大类只采用低反压或较低反压晶体管，或者主要是或部份是采用低或较低反压晶体管而只采用极少量高反压晶体管的驱动电路及用于这些驱动电路中的驱动器，这里所说的低反压晶体管或较低反压的晶体管是与现有驱动电路中的晶体管相比较而言的，即采用本发明所述的驱动电路之一去驱动某一等离子体显示器与用现有的驱动电路去驱动同一个等离子体显示器时，本发明所述的那一驱动电路中的晶体管所需承受的电压将明显低于现有驱动电路中的晶体管所需承受的电压。

本发明提供的驱动器和驱动电路可采用直流电源供电，也可采用交流电源供电。采用直流电源供电时可用于驱动直流等离子体显示器，采用交流电源供电时则可用以驱动交流甚至直流等离子体显示器。驱动电路和现有驱动电路一样，至少亦包含有阳极驱动器、阴极驱动器、电源和逻辑电路四部份。阳极驱动器和阴极驱动器可以分别制成独立部件如制成集成阳极驱动器和集成阴极驱动器，因而可以成为单独的产品。

本发明所述的等离子体显示器的驱动电路所依据的原理是：对于直流等离子体显示器，每一象元都有确定的着火电压和维持电压。当加于象元两电极上的电位差等于或高于着火电压时，该象元着火显示;当加于两电极上的电位差低于维持电压时，象元不能着火，已着火的亦要熄灭;当加于象元两电极上的电位差等于或高于维持电压而低于着火电压时，原来未曾着火的不能着火，原来已着火的则可维持在着火状态。即是说，象元的着火、维持、熄灭亦即清除这三种状态之间的转换只需要使加到象元两电极上的电压在低于维持电压的电压到着火电压之间进行变化控制即可，并不一定需要把加到象元上的电位差降到很低甚至降到零。因此，我们至少可以把一个比维持电压要低的电压独立出来作为一个恒定电压，使该部份电压可以加到显示器上却不加到阳极驱动器或/和阴极驱动器的晶体管上，甚至也可以把比维持电压稍高些的电压独立出来加以单独控制，同时使该电压可以加到显示器上却不加到阳极驱动器或/和阴极驱动器的晶体管上。这样就能使加到阳极驱动器或/和阴极驱动器上的电压大为降低，从而使阳极驱动器和阴极驱动器中的晶体管可以采用低反压晶体管或较低反压的晶体管。

对于交流等离子体显示器，其每一个象元也同样有确定的着火电压和维持电压，这里所说的维持电压是和直流等离子体显示器的维持电压具有同样含意的一个电压值。当外加电压和壁电压之和超过这一维持电压时，象元能继续放电产生辉光，当外加电压和壁电压之和小于这一维持电压时，放电停止。所以也可通过控制外加电压来控制加于象元上的外加电压和壁电压之和是高于着火电压，或低于着火电压而高于维持电压或低于维持电压来控制象元的显示状态，因此也可以像上面所说的对直流等离子体显示器的驱动电路的供电方法一样，把某个电压值独立出来不加控制或单独加以控制，这一电压值可以加到显示器上而不加到阳极驱动器和阴极驱动器的晶体管上从而使阳极驱动器和阴极驱动器所需的供电电源电压降低以达到采用低或较低反压晶体管的目的。这里对交流等离子体显示器的驱动电路亦用了阳极驱动器和阴极驱动器这一名称，是因为对于交流等离子体显示器来说，只需要对加于象元上的交变电压的某半周电压例如就叫作正半周的电压进行控制即可实现着火、维持显示和进行清除的功能，而对负半周则可以控制，亦可以完全不加控制，甚至可以不让负半周电压加到阳极驱动器和阴极驱动器中的晶体三极管上。正半周时，阳极驱动器和阴极驱动器就完全类同于直流等离子体显示器驱动电路中的阳极驱动器和阴极驱动器，因而对交流等离子体显示器驱动电路中控制象元电位变化的两组电路亦采用了阳极驱动器和阴极驱动器这样的名称。采用这样的名称还有利于简化下面的叙述。

根据上述原理可以给出图1、图2、图3和图4所示四种驱动电路的基本结构方框图。各图中所给出的电源只是总电源中为了说明该驱动电路的工作原理所必不可少的那部份电源。图中虚线框1表示要驱动的显示器，可以是直流或交流等离子体矩阵显示板，可以是直流或交流等离子体笔划式字符或数字显示板，甚至于可以是辉光数码管，特别是当辉光数码管各数字的着火电压和维持电压参数都比较一致的话。4是由电源6供电的阳极驱动器，2是阳极驱动器的各个分别与显示器各阳极连接的输出端。5是由电源7供电的阴极驱动器，3是阴极驱动器的各个分别与显示器各阴极连接的输出端。图2、图4中的10是阳极清除器，分别由电源9、14供电。图3、图4中的13是阴极清除器，分别由电源12、15供电。图1中的8，图2、图3中的11，图4中的16亦是电源。图2中的电源9、11加起来就是图1中的电源8。图3中的电源11、12加起来也就是图1中的电源8。图4中的电源14、16、15加起来也就是图1中的电源8。17是逻辑电路。在图2、图4所示电路中，阳极驱动器的输出端和阳极清除器的输出端要一对一地连接起来。在图3和图4所示电路中的阴极驱动器的输出端则要和阴极清除器的输出端一对一地连接起来。

逻辑电路是将输入给它的显示信号或者还有擦除信号以及输入给它的地址码或时钟变换成控制阳极驱动器或/和阴极驱动器或者还有电源8、11、16或/和阳极清除器或/和阴极清除器的控制信号以控制阳极驱动器和阴极驱动器的输出端的电位变化。

当各图中的显示器1是直流等离子体显示器时，各图中的任一电源都可以是直流电源或彼此位相相同的半波电源或直流脉动电源或交流电源。当各图中的显示器1是交流等离子体显示器时，各图中的电源6或/和7可以是直流电源或半波电源或直流脉动电源或交流电源，当电源6和7是半波电源或脉动电源或交流电源时，这些电源最好是单极性方波电源，脉动方波电源或双极性方波电源，图2中的9，图3中的12，图4中的14和15亦可以是直流电源或半波电源或直流脉动电源或交流电源，图1中的8、图2和图3中的11和图4中的16则为交流电源，最好是交变的双极性方波电源，不过交变电源的正半周幅值和负半周幅值不一定必须相等。同一图中的各个非直流电源，它们输出的电压在位相上应该是尽可能一致的，即各电源输出正的高电压的时间是相同的。在各电源输出正的高电压期间亦即正半周期间，各图中串接电源的各供电端的电位高低为：对于图1，V（a）＞Vb）＞V（e＞V（f）;对于图2，V（a）＞V（b）＞V（c）＞V（e）＞V（f）;对图3，V（a）＞V（b）＞V（d）＞V（e）＞V（f）;对于图4，V（a）＞V（b）＞V（g）＞V（h）＞V（e）＞V（f）。电源8、11、16可以是不受控制的恒定电源，亦可以是输出电压高低可以控制的电源电路。对于交流驱动电路，如果8、11或16需要控制的话，一般只需要对正半周电压进行控制即可满足使用需要，当然也可对负半周或正负半周进行控制。至于需不需要控制，则要根据选定的工作方式来确定。

对于上述的交流等离子体显示器的驱动电路，由于在正半周期间，4和5所起的作用和直流等离子体显示器的驱动电路中的阳极驱动器和阴极驱动器所起的作用一样，故前面把交流等离子体显示器驱动电路中的电路4和5亦分别叫做阳极驱动器和阴极驱动器，显示器的与阳极驱动器连接的电极以及显示器的与阴极驱动器连接的电极则分别叫做阳极和阴极，这样既便于区分，也便于叙述。出于同样的理由，把清除电路中与阳极驱动器输出端连接的部份叫做阳极清除器，把与阴极驱动器关联的部份叫做阴极清除器。

图1至图4中的阳极驱动器、阴极驱动器、阳极清除器和阴极清除器是由耐低电压或耐较低电压的晶体三极管和电阻或/和二极管组合成的电路，每一电路可以有一个至多个输出端，每一输出端的电位可以在高电位和低电位两个值之间变动，任一输出端的电位的高低由逻辑电路馈给该电路的各晶体管输入端的控制信号来确定。对于阳极驱动器，在电源6输出为直流或为非直流但在正半周期间，若任一输出端被控制信号选中，该输出端的电位就上升到接近于V（a）的高电位，未被选中的输出端的电位则保持在接近于V（b）的低电位。对于阴极驱动器，在电源7输出为直流或为非直流但在正半周期间，若任一输出端被控制信号选中，该输出端的电位就下降到接近于V（f）的低电位，未被选中的输出端的电位就都保持在接近于V（e）的电位。对于图2中的阳极清除器，在直流供电或非直流的正半周期间或交流的负半周期间，若任一输出端被控制信号选中，该输出端的电位就变到接近于|V（c）|的电位，未被选中的输出端则保持在接近于V（b）的电位。对图3中的阴极清除器，在直流供电或非直流供电的正半周期间或交流供电的负半周期间，若任一输出端被选址信号选中，该输出端的电位就变到接近于|V（d）|的电位，未被选中的输出端，其电位就保持在接近于V（e）的电位。对于图4中的阳极清除器和阴极清除器，在直流供电或非直流供电的正半周或负半周期间，若阳极清除器的任一输出端或/和阴极清除器的任一输出端被控制信号选中，则阳极清除器的这一输出端的电位就变到接近于|V（g）|的电位，未被选中的输出端的电位仍保持在接近于V（b）的电位，阴极清除器中被选中的这一输出端的电位就变到接近于|V（h）|的电位，未被选中的输出端的电位仍保持为接近于V（e）的电位。

对于图1所示的基本驱动电路，可通过对电源6、7和8的输出电压或/和是否同时对阳极驱动器各输出端的电位进行控制或/和是否同时对阴极驱动器的各输出端的电位进行控制而使受其驱动的直流或交流等离子体显示器工作在多种更新工作方式或存贮的工作方式。表1给出了图1所示基本驱动电路在驱动直流等离子体显示器时的各种工作方式、阳极驱动器各输出端输出的电位的高低、阴极驱动器各输出端输出的电位的高低、阳极驱动器各输出端和阴极驱动器各输出端之间的电位差、阳极驱动器各输出端和阴极驱动器各输出端的交叉点处的象元的显示状态、擦除时电源8是否要降低输出电压以及阳极驱动器和阴极驱动器是否要受擦除信号的控制等情况。在每一种工作方式中，电源6、7和8的输出电压要根据表1中所列的对该种工作方式的电压要求进行选择，并使这些要求得到满足。表中Vf表示着火电压，Vs表示维持电压。

在这些工作方式中，书写时，阳极驱动器中与被选中要着火显示的象元的阳极相连接

表-1

（续）表-1

的输出端的电位升至高电平，不与被选中要着火显示的象元的阳极连接的输出端的电位保持为低电平，阴极驱动器中与被选中要着火显示的象元的阴极连接的输出端的电位降至低电平，不与被选中要着火显示的象元连接的输出端的电位保持为高电平。所有这些工作方式都可以按逐点或逐组（如逐字）或逐行的顺序扫描方式或随机选址方式进行书写，书写是在各电源的输出均为高电压时进行的。

第一种书写工作方式是更新工作方式，象元只在被选中要求其着火显示时才能着火显示，扫描过后随即熄灭。

书写工作方式2是第3至第7种擦除工作方式在书写时对阳极驱动器输出端的电位和阴极驱动器输出端的电位的要求，象元一旦着火，只要不擦除，就一直维持在着火显示状态，区别在于擦除方式的不同。

在第3种擦除工作方式中，擦除时不控制阳极驱动器和阴极驱动器的输出端的电位而控制电源8的输出电压，擦除时加于所有象元上的电压均低于维持电压，因此一次擦除就将所有已着火的象元都擦除掉。通过控制电源8的低电压输出的时间可实现一次显示过后随即擦除的与第一种工作方式相同的逐点或逐组或逐行进行扫描的更新工作方式，或显示若干次后再擦除一次的有限存贮工作，或整块显示板都显示后再在需要擦除时才进行擦除的存贮工作方式。不能进行随机擦除。

第4种擦除工作方式是存贮工作方式，可实现整行或整列的随机擦除。擦除时既要控制电源8使其输出电压降低，又要控制阳极驱动器各输出端的电位高低。

第5种擦除工作方式与第4种工作方式相同，区别仅在于将对阳极驱动器的控制改为对阴极驱动器的控制。

第6种和第7种擦除工作方式亦是存贮工作方式，在第6种工作方式中，擦除时，凡不处于阳极驱动器输出端中电位为高电平的那些输出端和阴极驱动器的输出端中电位为低电平的那些输出端的交叉点处的象元所显示的信息都被擦除，在第7种工作方式中，擦除时，凡处于阳极驱动器输出端中电位为低电平的那些输出端和阴极驱动器输出端中电位为高电平的那些输出端的交叉点处的象元所显示的信息都被擦除，擦除可以是随机的。

第3、第4、第5三种擦除工作方式对电源6、7和8的电压的要求是完全相同的，驱动电路的区别在于逻辑电路有些不同或/和阳极驱动器或/和阴极驱动器结构上有些差别。

表2给出了图1所示基本驱动电路在驱动交流等离子体显示器时可以采用的一些书写、维持、擦除方式及在这些工作方式中的阳极驱动器的输出端的电位高低变化、阴极驱动器输出端的电位的高低变化，阳极驱动器各输出端和阴极驱动器各输出端之间的电位差及它们的交叉点处的象元的显示状态。表中的“着火”是指原来处于不显示的其放电腔上无壁电压的象元着火，转入显示状态。表中的“维持”表示原来处于显示状态的象元在随后的半周期仍能着火显示，原来不处于显示状态的象元不会着火显示。表中的“擦除”表示原来处于显示状态的象元转入不显示状态。表中的“不着火”表示在该段时间里，不管原来是处于显示状态还是处于不显示状态的象元都不会着火，但原来处于显示状态的象元其壁电压仍将保存，不会消失。表中的Vf和Vs和直流等离子体显示器的着火电压和维持电压的含义完全相同。表中的正半周是指电流从阳极驱动器经显示器流向阴极驱动器的那半个周期，负半周是指电流流向相反的那半个周期。表中的T1和T2分别表示半周期中的前一段时间间隔和后一段时间间隔。其中T1为擦除时从象元加上电压到壁电压降至零或零左右时所需的时间。为了更清楚的说明表中所列的某些书写方式、维持方式和擦除方式，在图5至图12中还给出了这些工作方式的电压波形的参考图。各图中的点划线a表示电源8加于所有象元上的电压，虚线b表示壁电压。细实线c、f分别表示阳极驱动器和阴极驱动器的与被选中要着火显示的象元相连接的输出端的电位变化，细实线d、g分别表示阳极驱动器和阴极驱动器的与要维持其显示状态的象元相连接的输出端的电位变化，e、h分别表示阳极驱动器和阴极驱动器的与要被擦除的象元相连接的输出端的电位变化，并均以正值表示之。粗实线K、L、M分别表示被选中要书写、要维持、要擦除的象元上的两电极之间的电位差的变化，该电位差是外加电压和壁电压之和。图中亦画出了Vf、Vs、T1、T2。

驱动电路的每一种驱动工作方式都是由一种书写方式和一种擦除方式或者再加上一种

表-2

维持方式组合而成的。除了表中的书写擦除方式1是只包含书写和擦除方式组成的驱动工作方式以外，表中其余的书写方式维持方式和擦除方式可通过适当的组合组成多种驱动工作方式。任何一种驱动方式其书写操作都是在正半周进行的。任何一个象元进行书写时，都要在正半周的T1时间间隔内使阳极驱动器的与该象元连接的输出端的电位升至高电平，使阴极驱动器的与该象元连接的输出端的电位降至低电平，在正半周的T2时间间隔内使阳极驱动器的与该象元连接的输出端的电位保持在高电平或/和使阴极驱动器的与该象元连接的输出端的电位保持在低电平。对于任何一种驱动方式都要求电源6、7和8的输出电压能保证在按该种驱动工作方式进行书写、维持和擦除时对阳极驱动器各输出端和阴极驱动器各输出端之间的电位差的各种要求得到满足。

书写擦除方式1要求在负半周期间电源8加到所有象元上的电压≈Vs或＜Vs。因此一旦在某个正半周有象元被选中并着火显示，则这些着火的象元在正半周期间内都能建立起V-Vs的反向壁电压，V为工作电压。在负半周期开始时刻，这一反向壁电压和电源加到象元上的电压之和大于着火电压，象元反向放电，经T1时间后，这时加上象元上的壁电压仅为电源8加于各象元上的电压，≈Vs，这一电压不足以维持象元继续放电并建立起足够高的正向壁电压，因此在下一个正半周期到来时，如果这些象元不被继续选中，这些象元就不会再次着火显示，亦即显示过的信号已被擦除掉。因此这一书写擦除方式只能工作在更新方式，每次显示的象元数根据逻辑电路结构的不同可以是一点、一组（一行或一列的一部份）或一行或一列，选址可以是顺序扫描或者是随机选址。

书写方式2，书写方式3以及书写方式4都要求在负半周期间电源8加于所有象元上的电压大于Vs，小于Vf，加上壁电压后大于Vf。因此，一旦在某个正半周有象元被选中并着火显示，这些着火象元将在正半周期间建立起反向壁电压，负半周此反向壁电压加上电源8在负半周期间加于象元上的电压之和高于着火电压，使这些象元再次着火并建立起足够的正向壁电压。在随后的正半周期间，即使这些象元不再被选中，但电源加于这些象元上的电压和正向壁电压之和仍高于着火电压，因此这些象元再次着火显示。亦即一旦象元着火显示，只要不擦除，这些象元就能维持其着火显示状态，即工作在存贮方式。书写方式2在书写时不能使原来已处于着火显示状态的所有象元都着火显示，只能使与被选中要着火显示的象元共阳极或共阴极的那些象元中原来处于着火显示状态的象元着火显示。书写方式3和书写方式4在书写的每个正半周内都能使原来已处于着火显示状态的所有象元着火显示。

对于书写方式2，在不书写时要使原来处于着火显示状态的象元维持在着火显示状态可以采取维持1、维持2或维持3的三种方式之一进行维持操作。维持方式1要求显示器的所有象元中着火电压最高的象元的着火电压和着火电压最低的象元的着火电压之差要小于着火电压最低的象元的着火电压和维持电压最高的象元的维持电压之差的三分之一，这一要求较高，一般不易达到。维持2和维持3二种维持方式则没有这一要求，但要求在进行维持操作时，在正半周期间要控制阳极驱动器使其所有输出端的电位都升至高电平或控制阴极驱动器使其所有输出端的电位都降至低电平。

书写3和书写4二种书写方式在每一书写的正半周期间能让所有原来处于着火显示状态的象元在T2时间内着火显示，因此书写时只需要在T1时间里控制阳极驱动器和阴极驱动器各输出端的电位。书写3和书写4在不书写时要使原来处于着火显示状态的象元维持其着火显示状态，可以采用维持1至5几种维持方式之一进行维持操作。但书写方式3在不书写时最好采用维持方式4进行维持操作，书写方式4在不书写时最好采用维持方式5进行维持操作，这样在书写和维持时，每一正半周的T2时间内的阳极驱动器和阴极驱动器的所有输出端的电位都是固定的，因而控制容易，逻辑电路也比较简单。当然，维持方式4和5亦可用作书写方式2在不书写时进行维持操作的方式，但这种搭配会使逻辑电路复杂化。

擦除方式1是在负半周进行擦除的，这种擦除方式可以和由书写方式2至4中的任何一种和维持方式1至5中的任何一种组合成的任何一种书写维持方式搭配成一个完整的驱动方式，擦除时只需控制电源8的负半周输出电压，逻辑控制电路简单，但一次擦除就把所有已显示的信息都擦除掉，因而不能进行随机擦除，但可通过控制电源8使驱动电路工作在每次显示后即予以擦除的更新工作方式，或工作在每显示若干次后再予以擦除的有限存贮工作方式，或工作在整块显示板或整个显示器都显示后在需要擦除时再予以擦除的存贮工作方式。

擦除方式2至10的任一种同样可以和由书写方式2至4中的任何一种以及维持方式1至5中的任何一种组合成的任何一种书写维持方式搭配成一个完整的驱动方式。但最好的是擦除2与维持1搭配，擦除3和5与维持2搭配，擦除4和6与维持3搭配，擦除7和9与书写3和维持4搭配，擦除8和10与书写4和维持5搭配。擦除方式2、3和4中的任何一种都可工作在一次全擦除的存贮工作方式。擦除方式5、6、7和8则只能工作在每次擦除时是擦除一行或数行，或一列或数列的更新方式或存贮方式。擦除方式9和10则每次可擦除一个象元或一组象元，每组象元都只是一行或一列的一部份或者是在行方向和列方向都只是行和列的一部份的一片象元，擦除方式7和8同样可工作在更新方式或存贮方式。但擦除方式5至8最适合于工作在随机选址的存贮工作方式。

除了书写擦除方式1可以要求电源8的正半周输出的电压幅值和负半周输出的电压幅值可以相等也可以不相等外，表2中所列的其它方式一般都要求电源8的负半周输出的电压幅值大于正半周输出的电压的幅值。另外，对于采用擦除方式7至10中的任何一种擦除操作方式的驱动电路来说，擦除时也可同时降低电源8的输出电压，即擦除时可以是既降低电源8的输出电压并控制阳极驱动器和阴极驱动器各输出的电位，又可以是在擦除时只控制电源8的输出电压或只控制阳极驱动器和阴极驱动器各输出端的电位。由于这种驱动电路擦除有两种手段，其中只控制电源8的输出电压以达到擦除目的的这一手段特别可用作片选控制手段，以实现多个显示器的片选显示和擦除。

图2、图3、图4所示的基本驱动电路是在图1所示基本驱动电路的基础上把电源8分成二个或三个电源，再增加一个阳极清除器或/和一个阴极清除器而构成的。在这些基本驱动电路中是用一个阳极清除器和为其供电的电源来执行图1中的阳极驱动器的擦除功能，用一个阴极清除器和为其供电的电源来执行图1中的阴极驱动器的擦除功能。书写时，阳极清除器或/和阴极清除器不起作用。擦除时，图2中的阳极驱动器不起作用，图3中的阴极驱动器不起作用，图4中的阳极驱动器和阴极驱动器都不起作用。这几种基本驱动电路一般工作在随机擦除方式。不管这些基本驱动电路工作在那种驱动方式，它们在书写、维持和擦除时，各电源的输出电压的配置都应保证其阳极驱动器与阳极清除器的各公共输出端和阴极驱动器与阴极清除器各公共输出端之间的电位差满足书写、维持和擦除要求，例如满足表1和表2中所列的各种要求。

上述的各种驱动电路，由于把供电电源的一部份（图1中的电源8，图2、图3中的电源11，图4中的电源16）分离了出来不加到阳极驱动器和阴极驱动器的晶体管上，因而驱动电路中的晶体管所需承受的电压大为降低。例如，一种矩阵式交流等离子体显示板，象元的着火电压介于230伏至260伏之间，维持电压介于160伏至190伏之间，工作电压为280伏，按表2所列随机擦除方式工作，则可选定半波电源6和电源7的正半周电压的幅值为60伏至80伏，交变电源8的正半周电压的幅值为160伏至120伏，负半周电压的幅值为220伏至200伏。这样，晶体管所需承受的电压仅约为60伏至80伏，比现有的驱动同一显示板的驱动电路中的晶体管所需承受的电压低得多。降低工作电压，特别是如果驱动电路的擦除操作是只由降低电源8的正半周输出电压的幅值来执行的话，则可进一步降低电源6和7的电压。仍以同一显示板为例，工作电压降至265伏，交变电源8正半周输出的高电压为185伏，正半周输出的低电压为120伏以下，负半周输出的电压为200伏，则电源6和7的电压可近似取为40伏，这比60伏和80伏又低了许多。此外电源6和7的电压随着显示器各象元的着火电压参数一致性的变好还可进一步降低，这样就可采用耐压更低的晶体管。对于显示器介质层上镀有氧化镁保护膜的交流等离子体显示器的驱动电路，晶体管所需承受的电压可以更低得多。

下列的电路可用作上述直流等离子体显示器或交流等离子体显示器的驱动电路中的阳极驱动器或/和阴极驱动器或/和阳极清除器或/和阴极清除器，这些电路中所用的晶体管都是耐压要求比现有等离子体显示器驱动电路中的晶体管的耐压要求为低的晶体管。这些电路或其一部份都可制成单独的电路板或制成集成电路出售。图中标有“+”和“-”的接线端分别是该电路与电源的正极和负极连接的接线端。这些电路中的三极管都是NPN或/和PNP三极管，其导通和截止都由输入给其基极的控制信号来控制，通过控制各晶体管的导通和截止可使电路的任一输出端的电位升至接近于电源的正极的高电位（即高电平）或降至接近于电源的负极的低电位（即低电平）。

图13至图37所示电路中的每一个电路都由一条或多条（多于一条）完全相同的支路组成。其中图13至图19几种电路可用作直流或交流等离子体显示器的驱动电路中的阳极驱动器、阴极驱动器、阳极清除器或阴极清除器。图13所示电路中的每一支路包含一个PNP晶体三极管20和一个电阻21，20导通时，输出端的电位为高电平，20截止时，输出端的电位为低电平。图14所示电路中的每一支路包含一个NPN晶体管23和一个电阻24，23截止时，输出端的电位为高电平，23导通时，输出端的电位为低电平。这两种电路在20、23截止的情况下，电阻21、24将串接到显示器的电极上去成为分压电阻，当象元着火显示时，就有电流流过电阻21、电阻24，并产生电压降，因而晶体管20和23所需承受的最高电压为电源电压加上电阻21或24上的电压降之和。图15所示电路是在图13所示电路的每一支路上增加一个与三极管20并联的电阻24而构成的，图16所示电路是在图14所示电路的每一支路上增加一个与三极管23并联的电阻21而构成的。在图15中电阻24的阻值应比电阻21的阻值大得多，在图16中电阻21的阻值则应比电阻24的阻值大得多，以保证三极管截止时，输出端的电位能分别接近于电源的负极的电位和接近于电源的正极的电位。通过适当选择电阻21和24的阻值，可使得在所有电流情况下电阻上的电压降均小于电源电压值，这样，三极管所需承受的电压就将小于电源的电压值。图17所示电路是在图13所示电路的每一支路上增加一个与电阻21并联的NPN三极管23而构成的。图18所示电路是在图14所示电路的每一支路上增加一个与电阻24并联的PNP晶体管20而构成的。图19所示电路是在图17所示电路的每一支路上再增加一个与三极管20并联的电阻24而构成的。这三个电路中的每一支路的PNP三极管的基极和NPN三极管的基极是连接在一起的。二个晶体管在控制信号的控制下，总是一个截止，另一个就导通，因此每一晶体三极管所需承受的电压大致就等于电源的电压。

图20至图26所示的各个电路是在图13至图19所示的各个电路的每一支路的输出端与电源的负极之间增加一个二极管30而构成的。这些电路最适于用作直流或交流等离子体显示器的驱动电路中的阳极驱动器和阴极清除器。增加二极管30的目的在于使电流从电源的负极流向输出端时输出端的电位更接近于电源的负极的电位。

图27至图33所示的各个电路是在图13至图19所示的各个电路的每一支路的输出端与电源正极之间增加一个二极管31而构成的。这些电路最适于用作直流或交流等离子体显示器的驱动电路中的阴极驱动器和阳极清除器。增加二极管31可以使得当电流从输出端流向电源的正极的情况下输出端的电位更接近于电源的正极的电位。

图34所示电路中的每一支路包含一个PNP三极管20、一个NPN三极管23和一个二极管30，二个三极管串连，它们的基极连接在一起，二极管接在电源负极和输出端之间。此电路只适合于用作等离子体显示器的阳极驱动器和阴极清除器。

图35所示电路中的每一支路，由一个PNP三极管20，一个NPN三极管23和一个二极管31构成。二个三极管串联，它们的基极连接在一起，二极管接在电源的正极和输出端之间。此电路只适合于用作等离子体显示器的阴极驱动器和阴极清除器。

图36所示电路仅能用作阳极清除器，它的每一支路只包含一个NPN晶体三极管35。此电路在与图34所示的作为阳极驱动器用的电路合用时，图34所示电路的输出端应加接一个电阻后再与图36中的晶体三极管35的集电极和显示器的阳极连接。

图37所示电路仅能用作阴极清除器，它的每一支路只包含一个PNP三极管36。此电路在与图35所示的作为阴极驱动器用的电路合用时，图35所示电路的输出端应加接一个电阻后再与图37中的三极管36的集电极和显示器的阴极连接。

图38、图39中实线部分所示二种电路都是多路复用电路，可用作阳极驱动器或用作阴极清除器。每一电路都包含若干由一个电阻40和一个二极管41串联而成的支路段，40和41的接点即为该支路段的输出端。全部支路段在电阻一端分为若干组，属于同一组的各支路段的电阻并接在一起。全部支路段在二极管一端亦分为若干组，属于同一组的各支路段的二极管负极并接在一起。从电阻一端看是属于同一组的各条支路段，它们的二极管一端则分属于从二极管一端看是不同的组，从二极管一端看是属于同一组的各支路段，它们的电阻一端则分属于从电阻一端看是不同的组。

在图38所示的电路中，支路段的每一个电阻并接端都与一个电阻42的一端和一个NPN三极管43的集电极连接，电阻42的另一端与供电电源的正极连接，支路段的每一个二极管并接端与一个NPN三极管44的集电极连接。三极管43和44的发射极都与供电电源的负极连接。此电路的任一输出端只有当与该输出端关联的三极管43和44都截止时，该输出端的电位才接近于电源的正极的电位，三极管43和44的其他通断组合都只使该输出端的电位接近于电源的负极的电位。在此电路的基础上还可发展出一些变形电路，如图中虚线所示那样在全部或部份三极管43上各并联一个电阻45或/和在全部或部份三极管44上各并联一个电阻46或/和在电源的负极和部份或全部输出端之间都各接一个二极管47或/和在电源的正极和全部或部份三极管44的集电极之间都各加接一个电阻48。

在图39所示电路中，支路段的每一个电阻并接端都与一个PNP三极管50的集电极和一个二极管51的负极连接，支路段的每一个二极管并接端与一个电阻的一端和一个PNP三极管52的集电极连接，二极管51的正极和电阻53的另一端都与电源的负极连接，三极管50和52的发射极都与电源的正极连接。电路的任一输出端只有当与该输出端关联的三极管50和52都导通时该输出端的电位才处于高电平，三极管50和52的其它通断组合都只使该输出端的电位处于低电平。为使输出端处于高电平时其电位能尽量接近于电源的正极的电位，处于低电平时其电位能尽量接近于电源的负极的电位，电阻40的阻值最好应比从电阻一端看是属于同一组的各支路的电阻53的阻值大得多，同时又应比与该输出端连接的象元放电时的阻值小得多。在此电路的基础上也可发展出一些变形电路，例如，如图中虚线所示那样在全部或部份三极管50上各并联一个电阻55或/和在全部或部份三极管52上各并联一个电阻56，或/和将此电路或其变形电路中的全部或部份二极管51取消，而如图中虚线所示那样改为在电源的负极和电阻端取消了二极管51的支路段的输出端之间各接一个二极管47，这些二极管的正极都与电源的负极连接，负极则与输出端连接。

将图38所示电路或其变形电路中的NPN三极管44或者还有电阻46的全部或一部份和图39所示电路或其变形电路中的包含一个PNP三极管52和一个电阻53或者还有电阻56串并联而成的电路的全部或一部份加以互换，或/和将图38所示电路或其变形电路中的由一个电阻42和一个NPN三极管43或者还有电阻45串并联而成的电路的全部或一部份和图39所示电路或变形电路中的由一个PNP三极管50和一个二极管51或者还有电阻55串并联而成的电路加以互换就可构成许多新的变形电路。互换是一对一进行的，即一个NPN三极管44或者还有电阻46是和一条由一个PNP三极管52和一个电阻53或者还有电阻56串并联成的电路互换，一条由一个电阻42和一个NPN三极管43或者还有电阻45串并联成的电路和一条由一个PNP三极管50和一个二极管51或者还有电阻55串并联成的电路互换，并且互换后不改变这些NPN三极管44和这些串联电路与支路段和电源的连接方法。所有这些变形电路中，以图39所示电路中的所有由一个PNP三极管52和一个电阻53组成的串联电路都被NPN三极管44取代后构成的电路最简单最好。

图40、图41中实线部份所示的二种电路亦都是多路复用电路，可用作阴极驱动器或用作阳极清除器。每一电路都包含若干由一个电阻68和一个二极管69串联而成的支路段，68和69的接点即为该支路段的输出端。全部支路段在电阻一端分为若干组，属于同一组的各支路段的电阻并接在一起。全部支路段在二极管一端亦分成若干组，属于同一组的各支路段的二极管亦并接在一起。从电阻一端看是属于同一组的各条支路段，它们的二极管一端则分属于从二极管一端看是不同的组，从二极管一端看是属于同一组的各支路段。它们的电阻一端则分属于从电阻一端看是不同的组。

在图40所示电路中，支路段的每一个电阻并接端都与一个PNP三极管71的集电极和一个电阻73连接，支路段的每一个二极管并接端都与一个PNP三极管70的集电极连接，三极管70和71的发射极都与电源的正极连接，电阻73的另一端则与电源的负极连接，此电路的任一输出端只在与该输出端关联的三极管70和71都截止时，该输出端的电位才接近于电源的负极的电位，三极管70和71的其它通断组合都使该输出端的电位接近于电源的正极的电位。在此电路的基础上也可以发展出一些变形电路，例如，如图中虚线所示那样在全部或部份三极管70上各并联一个电阻72或/和在全部或部份三极管71上各并联一个电阻74或/和在全部或部份输出端与电源的正极之间各接一个二极管75，该二极管的正极与输出端连接，负极与电源的正极连接。

在图41所示电路中，支路段的每一个电阻并接端与一个NPN三极管81的集电极和一个二极管82的正极连接，支路段的每一个二极管并接端与一个电阻83和一个NPN三极管80的集电极连接。电阻83的另一端和二极管82的负极则和电源的正极连接，所有NPN三极管的发射极都与电源的负极连接。一般地，电阻83的阻值应比电阻68的阻值小得多，以便在三极管81导通，三极管80截止时，电阻83的压降比电阻68的压降小得多，使输出端的电位更接近于电源的正极的电位。此电路的任一支路段的输出端只有在与此支路段关连的三极管80和81都导通时，其电位才接近于电源的负极的电位，三极管80和81的其它通断组合都只能使该输出端的电位接近于电源正极的电位。在此电路的基础上也可发展出一些变形电路，例如，如图中虚线所示那样在部份或全部三极管80上各并联一个电阻84或/和在部份或全部三极管81上各并联一个电阻85或/和在部份或全部三极管81的集电极和电源的正极之间各加接一个电阻86或/和去掉全部或部份二极管82，而在取消了二极管82的那些支路段的每一输出端和电源的正极之间都各加接一个二极管75。

同样，可将图40所示电路或其变形电路中的由一个PNP三极管71和一个电阻73或者还有电阻74串并联而成的电路的全部或一部份和图41所示电路或其变形电路中的NPN三极管81和二极管82或者还有电阻85或/和86的全部或一部份加以互换，或/和将图40所示电路或其变形电路中的PNP三极管70或者还有电阻72的全部或一部份和图41所示的电路或其变形电路中的由一个电阻83和一个NPN三极管80或者还有电阻84串并成的电路的全部或一部份加以互换从而形成许多新的变形电路。互换也是一对一进行的，互换后不改变原来的连接方法。所有这些变形电路中，以图40所示电路中的全部由一个电阻73和一个PNP三极管71串成的串联电路都被图41中的由一个二极管82和一个三极管81串成的串联电路所取代而构成的电路为最好。

上述所有阳极驱动器、阴极驱动器、阳极清除器、阴极清除器以及它们的变形电路中的任何一个三极管都可以用任何一种由晶体三极管，或者再加上电阻或/和二极管组成的在控制信号控制下能输出高电平和低电平的单元电路所取代，图13至图35所示电路的任一支路都可当作这种单元电路。

上述的各种可用作阳极驱动器、阴极驱动器、阳极清除器或阴极清除器的电路中都只有一组或二组三极管（接法完全相同的三极管的集合为一组）。三极管的组数少，使得电路与逻辑电路之间的连线较多，对高分辨率的等离子体显示器的驱动电路来说更是如此。连线多，装配时就费工费时，易出差错。为减少连线数目，同时也就减少了三极管数，可用图42所示的多重驱动晶体管电路取代上述诸电路中的一个NPN三极管组成或其一部份，或取代一个NPN三极管组或其一部份以及支路段上与这些NPN三极管集合的集电极连接的那些二极管，或/和用图43所示的多重驱动晶体管电路取代上述诸电路中的一个PNP三极管组或其一部份，或取代一个PNP三极管组或其一部份以及支路段上与这些PNP三极管集合的集电极连接的那些二极管。

图42中的每一条线90表示电路中与被取代的一个NPN三极管的集电极的连线，或表示一支路段与被取代的二极管的连接线。电路中包含有若干组二极管91、92、……，若干组NPN三极管100、101、……。二极管组数和三极管组数相同。每组二极管中的二极管数等于或少于电路中被取代的NPN三极管数或者等于或少于电路中被取代的支路段中的二极管数。同一组二极管中的每一个二极管的正极和一条或几条连线90连接，一般地，一条连线90不与同一组二极管中的二个二极管连接。同一组二极管在负极端分为若干组，每组和同一组NPN三极管中的一个三极管的集电极连接，不同的二极管组其二极管的负极分组方式应不相同，最好是完全错开，即与一组三极管中的任何一个三极管连接的二极管，它们与连线90的连接方式都和与其它任何一组三极管中的任何一个三极管连接的二极管与连线90的连接方式不同，所有NPN三极管的发射极都与电源的负极连接。任何一条连线90，只有与其关联的三极管都截止时，此连线才与电源的负极断开，否则，此连线的电位就都接近于电源的负极的电位。另外，每一个NPN管上也可并联一个电阻。

图43所示多重驱动晶体管电路在结构和形式上都和图42所示电路相同，只是110表示的是电路中与被取代的PNP三极管的集电极的连线，或表示支路段的与被取代的二极管的连接线。图中的三极管是PNP三极管，它们的发射极都与电源的正极连接，同时二极管的接法倒过来，即其正极与PNP三极管的集电极连接，负极与连线100连接。此电路中的任何一条连线110只有在与其关联的三极管都截止时才和电源的正极断开，否则，此连线的电位就都接近于电源的正极的电位。另外，每一个PNP管上也可并联一个电阻。

采用多重驱动晶体管电路可大幅度减少驱动电路的连线数和三极管数。例如，某显示板有1024条阳极，用多路复用阳极驱动电路至少应有32+32＝64条连线和同样数目的三极管，若每组三极管均用多重驱动晶体管电路取代，引线数和三极管数可减至20，仅为前者的三分之一弱。采用多重驱动晶体管电路还可大大简化选址电路。对于分辨率特别高的显示器的驱动电路来说，其中的多重驱动晶体管电路中的任何一组晶体管还可以再用多重驱动晶体管电路来取代，这种重复取代不但同样可使驱动电路的外接引线数和三极管数减至最少，而且还可减少多重驱动晶体管电路中的二极管数。只是阳极驱动器和阴极驱动器都是采用了多重驱动晶体管电路的驱动电路却不能用于驱动显示器进行整行或整列的显示。

从上述的各种阳极驱动器、阴极驱动器、阳极清除器、阴极清除器以及它们的变形电路的结构可以看出，只要控制输入给这些电路中的三极管基极的电位的高低，就可使这些电路的输出端的电位按照需要来改变。因此即使这些阳极驱动器、阴极驱动器、阳极清除器、阴极清除器或它们的变形电路用于图1至图4所示的交流等离子体显示器的驱动电路中，并用交流电源为它们供电（即电源6、7、9、12、14、15、为交流电源），也可以在负半周期间通过控制输入给这些电路中的三极管的基极的电位高低使三极管工作在反向有源区，使这些电路的输出端的电位满足负半周期间或甚至满足表2所列的对正半周的电位的相同的要求，而可以如在正半周期间一样进行书写、维持和擦除操作。也就是说，电源6、7、9、12、14、15可以是交流电源。

上述各种阳极驱动器、阴极驱动器、阳极清除器以及阴极清除器中的三极管是耐低电压或是耐较低电压的三极管，因此，一般地可直接用例如TTL电路或MOS电路推动，当它驱动的象元数多，电流较大，直接用TTL电路或MOS电路推动功率不足时，可在三极管的基极输入端增加推动级，将来自TTL电路或MOS电路的控制信号的电流或功率放大后再输入给三极管。推动级可采用现有的单管或双管推动电路。推动级可以看作是阳极驱动器、阴极驱动器、阳极清除器以及阴极清除器的一部份甚至可以集成在一起。

上述各种阳极驱动器、阴极驱动器、阳极清除器以及阴极清除器对显示器象元的书写或擦除是在控制信号控制下进行操作的。控制信号由两部份组合而成，一部份是选址信号，它来自选址电路，此信号要输入给电路中的各个三极管以确定电路中的那一个输出端或那一些输出端被选中了，只有被选中的那些输出端才有可能让与该输出端连接的象元着火显示或者擦除，不被选中的那些输出端则不能使与之连接的象元着火或擦除。至于被选中的那些输出端是否真能使与这些输出端连接的象元着火或是擦除，则还要受另一部份控制信号或曰显示信号或擦除信号的控制。当输入的显示信号是要求象元着火显示或加以擦除的信号时，被选址信号选中的象元才会着火或擦除，当输入的显示信号是不要求象元着火显示或不加以擦除的信号时，即使象元被选址信号选中，象元也不会着火或者被擦除。选址信号与显示信号的合成信号可称为选址显示信号，选址信号与擦除信号的合成信号可称为选址擦除信号。

有些驱动显示器以逐点扫描方式或逐点随机选址方式进行显示的驱动电路，在采用前述的方法进行书写和擦除时，输入给阳极驱动器或阳极清除器或/和输入给阴极驱动器或阴极清除器的所有三极管或部份三极管的控制信号一般地是选址信号加显示信号或选址信号加擦除信号，选址信号和显示信号可以通过门电路混合成选址显示信号，选址信号和擦除信号也可以通过门电路混合成选址擦除信号。但在以逐点扫描方式或逐点随机选址方式进行工作的驱动器或整个驱动电路中增加门电路会使电路复杂化，比较简单的办法是把选址信号和显示信号分开，把选址信号和擦除信号分开，选址信号输入给驱动器或/和清除器中的三极管，显示信号和擦除信号则输入给一个集中控制电路。前述的输出电压可以控制的电源8、11、16就是这样的一种集中控制的显示或/和擦除电路，这种电路一次擦除就将全部显示的信息都擦除掉，因此可以用在这些工作方式中。另外一种集中控制电路则是在上述阳极驱动器或/和阴极驱动器或/和阳极清除器或/和阴极清除器的与直流电源或半波电源或脉动电源的连接端上增加的一个三极管或增加的一个三极管和一个电阻。增加的三极管或增加的三极管和电阻与上述的阳极驱动器、阴极驱动器、阳极清除器和阴极清除器一起构成一类新的阳极驱动器、阴极驱动器、阳极清除器和阴极清除器，它们的电路示于图44至图51中的实线部份。这些图中的4表示上述的未增加三极管或未增加三极管和电阻的各种阳极驱动器或阴极清除器中的任何一种，5表示上述的未增加三极管或未增加三极管和电阻的各种阴极驱动器或阳极清除器中的任何一种，113表示阳极驱动器或阴极清除器的电源，114表示阴极驱动器或阳极清除器的电源。

图44中增加的三极管是一个PNP三极管116，图45中增加的三极管是一个NPN三极管117。在此二电路中，当显示信号要求被选中的象元显示着火时，显示信号应使116及117导通，使电源电压能加到阳极驱动器4上。当显示信号要求被选中的象元不着火显示时，显示信号应使116及117截止，使电源电压能加到阳极驱动器4上，于是4的各输出端的电位只能接近于电源6的负极的电位。

图46所示电路中增加的是一个NPN三极管118和一个电阻119，图47所示电路中增加的是一个PNP三极管120和一个电阻119。此二电路中，当显示信号要求被选中的象元着火显示时，显示信号应使三极管截止。当显示信号要求被选中的象元不着火显示时，显示信号应使三极管导通，使阳极驱动器4的各输出端的电位接近于电源113的负极的电位。

图48所示电路中增加的是一个NPN三极管121，图49所示电路中增加的是一个PNP三极管122。此二电路中，当显示信号要求被选中的象元进行着火显示时，显示信号应使三极管导通。当显示信号要求被选中的象元不着火显示时，显示信号应使三极管截止，使阴极驱动器5的各输出端的电位接近于电源114的正极的电位。

图50所示电路中增加的是一个NPN三极管123和一个电阻124，图51所示电路中增加的是一个PNP三极管125和一个电阻124。当显示信号要求被选中的象元进行着火显示时，显示信号应使三极管截止。当显示信号要求被选中的象元不进行着火显示时，显示信号应使三极管导通，从而使阴极驱动器5的各输出端的电位接近电源114的正极的电位。

当6、7为直流电源时，图44至图51所示诸电路中的三极管或者还有电阻也可用于将6、7输出的直流电压变换为半波电压或脉动电压，这只要向这些电路中的三极管的基极输入周期性的交变信号或脉冲信号使三极管周期性的导通和截止即可。

上述的对驱动显示器以逐点扫描方式进行显示的阳极驱动器和阴极驱动器的说明完全适用于驱动显示器以逐点扫描方式进行擦除的阴极清除器和阳极清除器，因而图44至图47所示诸电路中的阳极驱动器4可看作是阴极清除器13，电源113可看作是电源12或15，图48至图51中的阴极驱动器可看作是阳极清除器10，电源114可看作是电源9或14。

为使上述各种阳极驱动器、阴极驱动器、阳极清除器、阴极清除器工作更为可靠，最好是在这些电路中的三极管截止时让输入给这些三极管的基极的电位比发射极的电位更低或者更高，或者在这些三极管的发射极上串接一个或几个二极管，以提高这些三极管的导通电位。

除了采用图44至图47所示的阳极驱动器或/和阴极清除器或/和采用了图48至图51所示的阴极驱动器或/和阳极清除器的驱动电路在驱动显示器时可将选址信号和显示或擦除信号分别输入给不同的晶体三极管以实现逐点显示或/和逐点擦除外，对于其阳极驱动器或阴极驱动器或/和其阳极清除器或阴极清除器是采用多路复用电路或者是采用了多重驱动晶体管电路，且电路中至少有一组晶体三极管其数目等于每次扫描的象元数的驱动电路，也可以将显示信号（如来自笔划译码器、字符发生器或来自存贮器）或擦除信号输入给该组晶体管，将选址信号输入给其它组的三极管以实现逐组显示或/和逐组擦除。对于其它情况下输入给阳极驱动器或/和阴极驱动器中的三极管的控制信号则一般都应是由选址信号和显示或擦除信号合成的信号。信号的合成是通过门电路进行的，如将该门电路接在三极管的基极输入端或其推动级的基极输入端就将成为如图52所示的输入电路，图中127是NPN三极管或PNP三极管，128是门电路，129是显示信号输入端，130是选址信号输入端。

对于阳极清除器和阴极清除器，同样可采用图52所示输入电路将选址信号和擦除信号合并成选址擦除信号后再输入给三极管的基极，这时，129则是擦除信号输入端，130则仍为选址信号输入端。

接在三极管输入端或其推动级输入端的门电路可以和前述的阳极驱动器或/和阴极驱动器或/和阳极清除器或/和阴极清除器组合成为一个电路板，甚至可以集成为一个器件。

阳极驱动器在书写时和阴极清除器在擦除时，要使其任一输出端的电位升至高电平，则不管与该输出端关联的三极管是NPN三极管或/和是PNP三极管，输入给这些三极管的基极的选址显示信号应该是使NPN三极管截止，使PNP三极管导通的低电平信号。当同一电路中既有NPN三极管，又有PNP三极管时，虽然输入组NPN三极管和输入给PNP三极管的信号都应是低电平信号，但并不一定要求输入给NPN三极管的信号的电平和输入给PNP三极管的信号的电平必须相等，除非NPN三极管和PNP三极管的基极是连在一起的。在电路的全部或部份三极管的基极输入端接有门电路的情况下，如果要求只有在输入给图52中的门电路的选址信号和显示信号都是高电平时电路中与该门电路关联的某个或某些输出端的电位才能升至高电平，则该门电路应采用与非门，如果要求只有在输入给某个门电路的选址信号和显示信号都是低电平时与该门电路关联的某个或某些输出端的电位才能升至高电平，则该门电路应采用或门。

类似地，对于阴极驱动器和阳极清除器，要使其任一输出端的电位降至低电平，则输入给与该输出端关联的三极管的基极的选址显示信号应为高电平信号。当要求只有在输入给某个门电路的选址信号和显示信号都是高电平时电路中与该门电路关联的某个或某些输出端的电位才能降至低电平时，则该门电路应采用与门。当要求只有在输入给某个门电路的选址信号和显示信号都是低电平时与该门电路关联的某个或某些输出端的电位才能降至低电平时，该门电路应采用或非门。

上述的各种阳极驱动器及其变形电路用于图1或图3所示基本驱动电路并以存贮方式工作时，以及上述的各种阴极驱动器及其变形电路用于图1或图2所示基本驱动电路并以存贮方式工作时，阳极驱动器或/和阴极驱动器不但要执行书写操作，且在某些擦除工作方式中还要执行擦除操作。如果阳极驱动器或/和阴极驱动器是多路复用电路或其中用了多重驱动晶体管电路的电路，则根据前面对各种擦除方式的说明可知，对某个或某些象元进行擦除时，一般情况下输入给电路的选址信号的编码就是对同一个或同一些象元进行书写时输入给电路的选址信号的编码的反码。擦除信号则仍可采用显示信号，即擦除信号与书写时输入的显示信号相同，或者更简单些，擦除信号是全擦除信号，即对所有被选中要进行擦除的象元不管它们原来是否全都处于着火显示状态，都予以擦除，全擦除信号也即是全显示信号，即让所有被选中的象元都着火所要输入的显示信号。为了能在书写时将选址信号或/和显示信号输入给电路的三极管以及在擦除时也能将选址信号或/和擦除信号输入给电路的三极管，一般地要给阳极驱动器或/和阴极驱动器中的所有三极管的基极输入端或部份三极管的基极输入端增加门电路。

对于只受选址信号控制的的三极管，当书写时的选址信号和擦除时的选址信号都来自同一选址电路，且二选址信号所采用的逻辑电平相反时，对于阳极驱动器，当书写时的选址信号采用的是负逻辑，擦除时的选址信号采用的是正逻辑，选址信号可直接输入给三极管而不需增加任何门电路。当书写时的选址信号采用的是正逻辑，擦除时的选址信号采用的是负逻辑，则在三极管输入端只需要增加一个非门，选址信号经非门交换后再输入给三极管。对于阴极驱动器，当书写时的选址信号采用的是正逻辑，擦除时的选址信号采用的是负逻辑，则选址信号可直接输入给三极管而不需增加任何门电路，当书写时的选址信号采用的是负逻辑，擦除时的选址信号采用的是正逻辑时，在三极管的输入端则只需要增加一个非门，选址信号经非门变换后输入给三极管。

对于只受选址信号控制的三极管，当书写和擦除时选址信号都来自同一选址电路，且二种选址信号采用的逻辑电平相同时，则可如图53所示那样在三极管127的基极输入端增加一个门电路131。三极管127可以是NPN三极管或PNP三极管。门电路131的输入端132接选址电路，门电路的输入端133则接收来自书写或擦除选择电路的书写或擦除选择信号。当三极管属于阳极驱动器时，若书写时和擦除时输入给132端的选址信号都采用正逻辑，则门电路131是异名门电路，书写时，输入给异名门的133端的选择信号为高电平，擦除时，输入给异名门的133端的选择信号为低电平。若书写时和擦除时输入132端的选址信号都采用负逻辑，则131是同名门电路，书写时，输入给133端的选择信号为低电平，擦除时，输入给133端的选择信号为高电平。当三极管属于阴极驱动器时，若书写时和擦除时输入132端的选址信号都采用正逻辑，则门电路131是同名门电路，书写时，输入给同名门的133端的选择信号应取为高电平，擦除时，输入给133端的选择信号应为低电平。若书写和擦除时输入给132端的选址信号都采用负逻辑，则131异名门，书写时，输入给133端的选择信号为低电平，擦除时，输入给133端的选择信号为高电平。

当书写时的选址信号和擦除时的选址信号来自不同的选址电路时，若书写时的选址信号采用的逻辑电平和擦除时的选址信号所采用的逻辑电平相反，即互成反码时，三极管输入端所接的门电路仍可采用图53所示的同名门电路或异名门电路，在这种情况下，书写选址信号和擦选址信号要分别输入给输入端132和133。若书写时的选址信号采用的逻辑电平和擦除时的选址信号的逻辑电平相同，则仍可采用图53所示的同名门电路或异名门电路，但同时要在门电路的输入端132前增加一个非门或在输入端133前增加一个非门。

对于只受显示信号控制的三极管，要使其也能进行擦除操作，就要在擦除时向这些三极管的基极输入端输入擦除信号。当显示信号和擦除信号来自同一信号源（如笔划译码器、字符发生器或存贮器），且二信号的逻辑电平相同时，则显示信号和擦除信号可以直接输入给三极管。这种方式电路结构上比较简单，但操作上比较麻烦，因为擦除不同的字符或图形就要输入不同的擦除信号，除非信号源能产生全显示信号或如图54所示在三极管127的基极输入端增加一个门电路137。图54中的127可以是NPN三极管，也可以是PNP三极管，138是显示信号输入端，139是书写和擦除选择信号输入端。对于属于阳极驱动器的三极管，当输入的显示信号采用正逻辑时，137应采用与非门，在书写时，输入给139的选择信号应为高电平，在擦除时，输入给139的选择信号应为低电平。当输入的显示信号采用负逻辑时，则137应为或门，在书写时，输入给139的选择信号应为低电平，在擦除时，输入给139的选择信号应为高电平。对于属于阴极驱动器的三极管，当输入的显示信号采用正逻辑时，137应为与门，书写时，输入给139的选择信号应为高电平，擦除时，输入给139的选择信号应为低电平。当输入的显示信号采用负逻辑时，137应为或非门，书写时，输入给139的选择信号应为低电平，擦除时，输入给139的选择信号应为高电平。

当显示信号和擦除信号来自不同的信号源时，仍可如图54所示在三极管输入端增加一个门电路，只是这时输入端139应为擦除信号输入端，门电路137则根据显示信号和擦除信号采用的逻辑电平来确定。当显示信号的逻辑电平和擦除信号的逻辑电平相同时，门电路137则为与门、或门、与非门或者或非门中的某一个，当二信号逻辑电平不相同时，则只要再在与门、或门、与非门或者或非门的某个输入端上增加一个非门即可。

对于阳极驱动器或/和阴极驱动器中同时受书写选址信号、擦除选址信号、显示信号和擦除信号共同控制的三极管，则不管阳极驱动器或/和阴极驱动器是否是多路复用电路或其中用了多重驱动晶体管电路，接在三极管输入端的门电路都可用图55、图56、图57、图58所示的四个电路中的一个表示。

图55所示门电路即是图53所示的电路，门电路的输入端144接收来自同一选址电路的书写选址信号和擦除选址信号，但书选选址信号的逻辑电平与擦除选址信号的逻辑电平相反，输入端143则接收来自同一信号源且逻辑电平相同的显示信号和擦除信号。

图56所示电路则由二个门电路组成，其中128即是图52中的门电路128，门电路131即是图53中的门电路131，131是同名门或异名门。输入端143接收来自同一信号源且逻辑电平相同的显示信号和擦除信号。132和133则分别接收来自同一选址电路逻辑电平相同的书写选址信号和擦除选址信号和接收书写和擦除选择信号，或者分别接收来自书写选址电路的信号和擦除选址电路的信号，但二选址信号的逻辑电平应相反，当二选址信号的逻辑电平相同时，则应如前面对图53的说明那样在输入端132或133前加一非门。

图57所示电路亦由二个门电路组成，其中128仍为图52中的门电路128，137则为图54中的门电路137。此电路要求输入给144输入端的书写选址信号和擦除选址信号与输入给图55中的144输入端的书写选址信号和擦除选址信号完全相同，输入给138和139二输入端的显示信号和书写及擦除选择信号或者显示信号和擦除信号与输入给图54中的138和139二输入端的信号和完全相同，当输入给138和139二输入端是来自不同信号源的显示信号和擦除信号，且逻辑电平相同时，则应在输入端138或139前增加一个非门。

图58所示电路则包含三个门电路128、131和137，128仍为图52中的门电路128，131则为图53中的门电路131，137则为图54中的门电路137。输入端132和133所要接收的信号与图56中的输入端所要接收的信号完全相同，并且当输入给132和133的信号分别是来自书写选址电路的信号和来自擦除选址电路的信号而且逻辑电平相同时，还应在132或133前加一非门。输入端138和139所要接收的信号与图57中的输入端138和139所要接收的信号完全相同，并且当输入给138和139的信号分别是来自不同信号源的显示信号和擦除信号，而且二信号的逻辑电平相同时，则还应在输入端138或139前增加一个非门。

当127改为是门电路中的发射极为输入端的三极管时，则只要在127的输入端增加一个非门或者将上述的与阳极驱动器或阴极清除器连接的门电路和与阴极驱动器或阳极清除器连接的门电路互换即可。

对于采用表2中的书写方式3或4或/和采用表2中的维持方式4或5或/和采用表2中的擦除方式7、8、9或10的驱动电路，为了能在正半周的T1时间里或/和T2时间里，特别是在T2时间里控制阳极驱动器或/和阴极驱动器各输出端的输出电平，与阳极驱动器或/和阴极驱动器中的三极管的基极连接的门电路最好采用三输入端的门电路。其中两个输入端的作用和前述诸图中的相同，第三个输入端则受到集中控制，使得在T1或T2时间里，阳极驱动器的所有输出端的电位或者都是高电平，或者都是低电平，或/和阴极驱动器的所有输出端的电位或者都是高电平，或者都是低电平。

上述各种阳极驱动器或阴极清除器及其变形电路以及各种阴极驱动器或阳极清除器及其变形电路中的基极为控制极的NPN三极管可用图59或图60中的发射极为控制极或者发射极和基极两个极为控制极的NPN三极管150和接在150的基极上的电阻151所取代，而基极为控制极的PNP三极管则可用图61或图62中的发射极为控制极或者发射极和基极两个极为控制极的PNP三极管154和接在154的基极上的电阻155所取代。图59中的150和151以及图60中的150和151分别取代阳极驱动器中的基极为控制极的NPN三极管和阴极驱动器中的基极为控制极的NPN三极管，图61中的154和155以及图62中的154和155则分别取代阳极驱动器中的基极为控制极的PNP三极管和阴极驱动器中的基极为控制极的PNP三极管。当控制信号只输入给150和154的发射极时，150和154为发射极是控制极的三极管，当控制信号同时输入给150和154的发射极和基极时，150和154则为发射极和基极二个极为控制极的三极管。取代时，还应在阳极驱动器或阴极驱动器的供电电源上增加一个基极的公共偏压电源，如图59至图62中的152、153、156、157所示。图60中的电源153可以和电源7合并成一个电源，图61中的电源156亦可以和电源6合并成一个电源。而三极管的发射极的电位或者还有基极的电位则由与之连接的选址显示电路或者还有选址擦除电路的输出端的电位来决定。

另外，上述各种阳极驱动器和阴极清除器及其变形电路以及各种阴极驱动器和阳极清除器及其变形电路中的基极为控制极的NPN三极管或/和PNP三极管亦可用各种场效应晶体管、单结晶体管、薄膜晶体管或者微型真空管取代，或者由包含这些晶体管或/和微型真空管组成的单元电路取代。

图1至图4中的电源8、11、16是输出电压高低可以控制的直流电源时，该电源可以是示于图63至图68的各种电源电路中的任何一种。图63所示电源电路包括一个直流电源160和一个NPN三极管161、161截止时，160的电压就不能加到驱动电路上，于是驱动电路使显示器所有已着火的象元都熄灭。图64所示电源电路与图63所示电源电路相似，不同的只是用PNP三极管162代替了图63中的NPN三极管而已。图65所示电源电路由二个直流电源163、164，一个电阻166和一个NPN三极管165组成。电阻166的阻值应比较小，以便不产生过大的电压降。165导通时，此电路输出的电压就接近等于电源163的电压，在阳极驱动器的任意个输出端的电位为低电平，阴极驱动器的任意个输出端的电位为高电平时，此电压一般地应使这两种输出端之间的电位差等于或低于象元的维持电压。图66所示电源电路和图65所示电源电路相似，不同的只是用PNP三极管167取代了图65中的NPN三极管165，并把电源164和电阻166的位置互换而已。图67和图68所示电源电路分别是图65和图66所示电源电路的变形电路，但电路中的电阻168可采用高阻值。当三极管167、165截止时，电源164的电压不再加到驱动电路上，加到驱动电路上的是电源163的电压，在阳极驱动器的任意个输出端的电位为低电平，阴极驱动器的任意个输出端的电位为高电平时，此电压一般地应使这两种输出端之间的电位差低于象元的维持电压。

图65至图68所示各电源电路中的直流电源163和由三极管、电阻及电源164组成的环路也可以互换位置。另外，图63至图68所示各电源电路及其变形电路中的三极管可用开关取代，这样可实现显示器的手控清除。

图1、图2、图3、图4所示基本驱动电路用于驱动交流等离子体显示器时，其电源电路基本上是一个变压器电源电路，由变压器磁芯，初级线圈电路和次级线圈电路组成。图69、图70、图71、图72就分别是图1、图2、图3、图4所示基本驱动电路的一种变压器电源电路图。这些电源电路图中都有一个变压器磁芯171，它们的初级线圈电路就只是一个无中心抽头的初级线圈172，次级线圈电路中都包含二个次级线圈173，175和一个整流电路或整流滤波电路174，一个整流电路或整流滤波电路176。次级线圈173和整流电路或整流滤波电路174组成为阳极驱动器供电的电源，次级线圈175和整流电路或整流滤波电路176组成为阴极驱动器供电的电源。此外，在图69所示电源电路的次级线圈电路中还有一个次级线圈177。在图70所示电源电路的次级线圈电路中还有二个次级线圈178、177和一个二极管179，次级线圈178和二极管179组成为图2中的阳极清除器供电的半波电源。在图71所示电源电路的次级线圈电路中还有二个次级线圈181、177和一个二极管182，次级线圈181和二极管182组成为图3中的阴极清除器供电的半波电源。在图72所示电源电路的次级线圈电路中则还有三个次级线圈184、186、177和二个二极管185、187，次级线圈184和二极管185组成为图4中的阳极清除器供电的半波电源，次级线圈186和二极管187则组成为图4中的阴极清除器供电的半波电源。

图69至图72所示电源电路中的次级线圈173和175是没有中心抽头的线圈，因而174和176可以是桥式整流电路或半波整流电路，或者是桥式整流电路加上滤波电路或半波整流电路加上滤波电路。当174和176是半波整流电路时，173和174以及175和176就分别组成为阳极驱动器供电的半波电源和为阴极驱动器供电的半波电源。当174、176是桥式整流电路，或是桥式整流电路加上滤波电路，或是半波整流电路加上滤波电路时，173和174以及175和176就分别组成为阳极驱动器供电的直流电源和为阴极驱动器供电的直流电源。此外，次级线圈173和175亦可以是有中心抽头的线圈，这时，174和176则应为全波整流电路或为全波整流电路加上滤波电路。当173和174以及175和176组成直流电源时，为使其输出电压更为稳定，还可在174以及176的输出端加上稳压电路。

图69至图72所示电源电路中的无中心抽头的初级线圈172可改为图73所示的有中心抽头的初级线圈190。当输入给这两种初级线圈的电源电压是正半周和负半周电压幅值相同的交变电压时，次级线圈177输出的也是正半周和负半周电压幅值相同的交变电压。在某些驱动方式中以及电源6或/和7为脉动电源时，要求177输出的负半周电压的幅值大于正半周电压的幅值，为满足这一要求，最简单的方法是采用正半周电压幅值和负半周电压幅值不相同的电源电压，另一种方法是在次级线圈177的任一输出端上串接一个直流电源以抵消一部份正半周电压和增大负半周电压，第三种方法是用图74所示初级线圈电路取代初级线圈172，或用图75所示的抽头不在中心的初级线圈195取代图73中的有中心抽头的线圈。图74所示的初级线圈电路是通过在线圈172上增加一个抽头成为有抽头的初级线圈189，并按图在各接头上接上四个二极管193而构成的。采用图74和图75所示初级线圈结构时，虽然输入的电压是正半周和负半周电压幅值相同的电压，但因正半周期间和负半周期间电流流过的初级线圈圈数不同，因而每一次级线圈上感应出的正半周电压和负半周电压的幅值亦不相同。第四种方法则是用图76所示的次级线圈电路代替次级线圈177。该次级线圈电路由两条支路并联而成，一条支路包含有一个线圈197和一个整流二极管199，另一条支路包含一个线圈198和一个整流二极管200，二线圈的圈数不相同，线圈的连接方向是使二线圈中的感应电流方向相同，即同一时刻流向同一并接端，使得在正半周和负半周时都各只有一条支路有电流通过。每一支路的二极管可以接在该支路线圈的任何一端。

另外，在一些驱动方式中，还要求在擦除时降低次级线圈177输出的电压的幅值，下述的几种改进电源电路的方法可使之满足这一要求。第一种改进方法是在上述的各种电源电路或其变形电路的变压器里增加一个擦除用的初级线圈，擦除时，向擦除用初级线圈中输入一个其极性与擦除期间输入给初级线圈的交变电压的极性相反的信号来抵消或部份抵消输入给初级线圈的电压，从而达到降低次级线圈感应电压的幅值的目的。第二种方法是在图73或图75所示的初级线圈的抽头处增加一个三极管203和一个电阻204，成为如图77所示的初级线圈电路，203和204是并联的。三极管203根据它是接在供电电源的正极还是负极而采用PNP三极管或NPN三极管。书写时，三极管处于导通状态，擦除时，三极管截止，于是电阻204串接到初级线圈上成为分压电阻，使加到初级线圈上的电压降低，从而又使次级线圈感应出的电压也降低。第三种方法则是在图73或图75所示的初级线圈的抽头处只增加一个三极管205，构成图78所示的初级线圈电路。书写期间，三极管保持在导通状态，擦除时，在需要降低次级线圈感应电压的时刻，向204的基极输入一个控制信号，使204截止，次级线圈就没有感应电压输出。第四种方法是当电源电路的次级线圈177具有图76所示的次级线圈电路或具有图74所示初级线圈电路那样的结构时，在其中的一个线圈上增加一个三极管207或增加一个三极管207和一个电阻208，或/和在另一个线圈上增加一个三极管209或增加一个三极管209和一个电阻210，形成如图79至87所示的次级线圈电路。三极管或三极管和与其并联的电阻可接在支路的任何一端，并根据感应电流的流向和三极管接在支路的那一端而采用NPN三极管或PNP三极管。要降低或取消次级线圈177电路的正半周输出电压或/和负半周输出电压时，只要使相应的三极管截止即可。

采用图69、图70、图71、图72所示的电源电路或其变形电路作为交流等离子体显示器的驱动电源还有一个好处，就是所有次级线圈串联输出的交变高压电压可用作交流等离子体显示器中产生初始电子和离子的辅助放电单元的驱动电源。

上述的各种电源电路或其变形电路中的变压器最好是采用脉冲变压器，输入给初级线圈或初级线圈电路的电源电压最好是方波电压。

对于图69至图72所示电源电路以及它们的变形电路中的为阳极驱动器或/和阴极驱动器供电的电源如果是由次级线圈加上整流电路或加上整流滤波电路或加上整流滤波稳压电路组成的直流电源，还可将这部份次级线圈和整流电路或和整流滤波电路或和整流滤波稳压电路移到市电电源变压器的次级上，这样可以简化图69至图72所示电源电路以及它们的变形电路，并可缩小变压器的功率和体积，或者用其它结构的双极性交变电源或脉冲电源来取代该变压器电源电路。

在图69、图70、图71、图72所示电源电路以及它们的变形电路的次级线圈177的输出端增加桥式整流电路或半波整流电路，或增加桥式整流电路加上滤波电路或半波整流电路加上滤波电路，或者增加桥式整流电路加上滤波电路和稳压电路或半波整流电路和滤波电路和稳压电路就成为一类图1至图4所示的用以驱动直流等离子体显示器的基本驱动电路中的电源电路。如果把图70、图71、图72所示电路及它们的变形电路中的二极管179、182、185和187去掉，再在次级线圈178、181、184和186的输出端增加桥式整流电路或半波整流电路，或者增加桥式整流电路和滤波电路或半波整流电路和滤波电路，或者增加桥式整流电路和滤波电路和稳压电路或半波整流电路和滤波电路和稳压电路就成为另一类图2至图4所示的用以驱动直流等离子体显示器的基本驱动电路中的电源电路。另外，还可把以上二类电源电路中的次级线圈177、178、181以及184和186改为有中心抽头的次级线圈并把相应的整流电路改为全波整流电路。

以上各种直流等离子体显示器的驱动电路的电源电路中的次级线圈177及与其输出端连接的整流电路或整流电路和滤波电路或整流电路和滤波电路和稳压电路组成的直流电源即为图63和图64中的直流电源160，因而可以和图63或和64一样在其任一输出端串接一个三极管，加了三极管后的电源电路就成为电源8、11、16的输出电压是可向下调节的电源电路。此外，还可将以上各种电源电路中的次级线圈177及与其输出端连接的整流电路或整流电路和滤波电路或整流电路和滤波电路和稳压电路可以分解成两个无中心抽头的线圈或两个有中心抽头的线圈及与此二线圈输出端连接的二个整流电路或二个整流滤波电路或二个整流滤波稳压电路，组成为相当于图65至图68中的二个直流电源，因而可以和图65至图68所示那样加上一个三极管和一个电阻，从而使电源电路成为电源8、11、16的输出电压是向下可调的直流电源电路。

在次级线圈173或/和175是无中心抽头的线圈的图69、图70、图71、图72所示电源电路或它们的变形电源电路中，去掉与次级线圈173相连接的整流电路或整流滤波电路或整流滤波稳压电路或/和去掉与次级线圈175相连接的整流电路或整流滤波电路或整流滤波稳压电路，或/和去掉二极管179、181、185、187，就成为向阳极驱动器或/和阴极驱动器或/和阳极清除器和阴极清除器提供交流电压的电源电路。

上述的包含有变压器的各种电源电路，当其中的阳极驱动器或/和阴极驱动器或/和阳极清除器或/和阴极清除器中的三极管在截止时输入给三极管的基极的控制信号的电位应比发射极的电位要低些或高些，或者这些三极管是采用图59或/和图60或/和图61或/和图62所示发射极为控制极或者发射极和基极两个极是控制极的三极管时，应在变压器的次级增加一个或几个次级线圈及相应的整流电路或整流电路和滤波电路或整流电路和滤波电路和稳压电路，从而组成一个或几个为三极管的基极提供偏压的电源。另外，对于前面叙述过的各种采用图69、图70、图71、图72所示的变压器电源电路或其变形变压器电源电路的交流等离子体显示器的驱动电路，如果其中的阳极驱动器采用的是包含有发射极与供电电源在正半周输出时的负极连接的NPN三极管的阳极驱动器，或采用的是其中的NPN三极管的全部或部份被场效应昌体管或/和单结晶体管或/和薄膜晶体管或/和微型真空管取代的阳极驱动器，则最好在与该阳极驱动器的供电电源相连接的次级线圈如次级线圈177或197，或次级线圈178或184上制出一个抽头或几个抽头，并在阳极驱动器的每一个NPN三极管的基极或/和每一个单结晶体的基极或/和每一个场效应晶体管的栅极或/和每一个薄膜晶体管的栅极或/和每一个微型真空管的栅极上接一个二极管并和二极管的负极连接，所有二极管中的每一个的正极都和抽头中的一个而且只和抽头中的一个连接，这样在负半周期间，这些器件中的每一个的基极或栅极都加上了正偏压，于是这些器件就都导通，电流就能从阳极驱动器的输出端经这些器件流向阳极驱动器的供电电源的负极端（该负极端即为供电电源在正半周期间的负极输出端），并使阳极驱动器的每一个输出端的电位很接近于该负极端的电位。同样，如果驱动电路中的阴极驱动器采用的是包含有发射极与供电电源在正半周输出时的正极端连接的PNP三极管阴极驱动器，或采用的是其中的PNP三极管的全部或部份被场效应晶体管或/和单结晶体管阴极驱动器，则最好在与该阴极驱动器的供电电源相连接的次级线圈如次级线圈177或198，或次级线圈181或186上制出一个抽头或几个抽头，并在阴极驱动器的每一个PNP三极管的基极或/和每一个单结晶体管的基极或/和每一个场效应晶体管的栅极或/和每一个薄膜晶体管的栅极上接一个二极管并和二极管的正极连接，所有二极管中的每一个的负极都和抽头中的一个而且只和抽头中的一个连接，这样在负周期间，这些器件就都导通，阴极驱动器的所有输出端的电位就都很接近于为其供电的电源的正极端的电位（该正极端即为供电电流在正半周期间的正极输出端）。当然，阳极驱动器以及阴极驱动器中的这些器件的基极或栅极也可通过一个电阻再与二极管连接。对于某些阳极驱动器如图14、图21、图34和图38所示的阳极驱动器，以及对于某些阴极驱动器如图13、图21、图35和图40所示的阴极驱动器，增加这些二极管是保证在负半周期间通过显示器的象元的电流能形成回路的最简单的办法。

线圈上增加抽头和抽头与三极管基极之间增加一个二极管的这种结构也可用于对图45和图49中的三极管117和122的控制，使之在负半周期间处于导通状态，不过这时图45中的117是如图中虚线所示那样接在4和电源之间，图49中的122是如图中虚线所示那样接在5和电源之间。

上述的各种驱动电路，若其阳极驱动器或阴极驱动器只有一条或少数几条图13至图35所示的电路中的支路时，则该驱动电路可用于驱动等离子体条图显示器或只有少数几位数的等离子体数字显示板。如果阳极驱动器或/和阴极驱动器中的支路数为三条或者再多几条，则该驱动电路亦可用于驱动自扫描等离子体显示器或自移位交流等离子体显示器。

对于驱动显示器以更新方式工作的驱动电路一般就采用图1所示的驱动电路。当显示器为直流等离子体显示器时，驱动电路按表1中的书写方式1工作;当显示器为交流等离子体显示器时，驱动电路按表2中的书写擦除方式1工作。驱动电路中的逻辑电路17根据阳极驱动器和阴极驱动器的结构以及输入的信号是串行还是并行信号而有所不同，一般可用图88和图89所示类型的电路表示。

图88中的逻辑电路由若干个与阳极驱动器224连接的分配器221，若干个与阴极驱动器225连接的分配器220和一个电平变换电路组成。分配器221的个数与阳极驱动器中的三极管组数相同，每一分配器的各输出端分别与一组三极管的各基极或各基极前的推动级输入端或者各基极前或各推动级前的门电路的输入端连接，且每一分配器的输出端数和与之连接的那组三极管的个数相同。分配器220的个数与阴极驱动器中的三极管组数相同，每一分配器的各输出端分别与一组三极管的各基极或各基极前的推动级输入端或者各基极前或各推动级前的门电路的输入端连接，且每一分配器的输出端数和与之连接的那组三极管的个数相同。各分配器的计数器按照设计顺序互相连接。当两相邻的分配器的供电电源电压相同时，二分配器中的计数器将直接串接，如二分配器都是与阳极驱动器中的NPN三极管组或PNP三极管组连接，或者二分配器都是与阴极驱动器中的NPN三极管组或PNP三极管组连接时就属于这种情况。当两相邻的分配器的供电电源电压范围不同时，二分配器中的计数器就将通过电平变换电路进行连接。由于阳极驱动器和阴极驱动器的供电电源的电压相差很大，因此与阳极驱动器的三极管组连接的分配器中的计数器和与阴极驱动器的三极管组连接的分配器中的计数器串接时就必须通过电平变换电路来进行，图中的电平变换电路222就是这种电平变换电路，而分别与阳极驱动器中的NPN三极管组和PNP三极管组连接的二分配器中的计数器的串接以及分别与阴极驱动器中的NPN三极管组和PNP三极管组连接的二分配器中的计数器的串接是否需要电平变换电路则根据分配器的结构而定，当采用的分配器输出端的电平变化范围比阳极驱动器或阴极驱动器的供电电源的电压小得多时，则二分配器中的计数器的串接往往需要电平变换电路，但由于阳极驱动器以及阴极驱动器中的各组三极管可以都采用PNP三极管或都采用NPN三极管，因此与阳极驱动器各组三极管连接的分配器的计数器的串接以及与阴极驱动器各组三极管连接的分配器的计数器的串接可以采用直接串接而不必借助于电平变换电路。

当阳极驱动器采用的是图13至图35所示的那种由并联支路组成的驱动器时，该阳级驱动器实际上只有一组三极管，故与之连接的分配器也只是一个。同样，当阴极驱动器采用的是图13至图35所示的那种由并联支路组成的驱动器时，与该阴极驱动器连接的分配器也只是一个。

输入给图88中的逻辑电路的输入端223的是时钟信号，显示信号则同步输入给阳极驱动器或阴极驱动器。当阳极驱动器具有图44至图47之一所示的结构或/和阴极驱动器具有图48至图51之一所示的结构时，显示信号就输入给该阳极驱动器中的晶体三极管116或117或118或120或输入给该阴极驱动器中的晶体三极管121或122或123或125。当阳极驱动器不具有图44至图47所示的任一结构以及阴极驱动器不具有图48至图51所示的任一结构时，阳极驱动器或阴极驱动器中的三极管前就应接有图52中所示门电路128，各分配器的输出端接相应门电路的输入端130，显示信号则同时输入给各个门电路的输入端129。采用这种逻辑电路的驱动电路每次显示的只是一个象元。

图89中所示的逻辑电路由个数与阳极驱动器224中的三极管组数相同并分别与各三极管组连接的若干个分配器221，一个电平转换电路222，个数比阴极驱动器225中的三极管组数少一并分别与除一组三极管外的其余各组三极管连接的若干个分配器220组成，分配器220、221和电平变换电路之间的连接方法和图88中的分配器220、221和电平变换电路之间的连接方法相同。驱动电路采用这种逻辑电路时，驱动电路中的阴极驱动器一般是采用图40或图41所示的那种多路复用电路或其变形电路，或采用其中用了多重驱动晶体管电路的阴极驱动器，并且阴极驱动器一般也不采用图44至图51所示的那些结构，也不采用在三极管的基极前或推动级前加门电路的结构，即是说，分配器的各输出端是直接与相应的三极管组的各个基极或基极前的推动级连接的。时钟信号输入给分配器的输入端223，显示信号则与时钟信号同步并以并行方式输入给阴极驱动器225中的没有分配器与之连接的那组三极管的基极或基极前的推动级。采用这种逻辑电路的驱动电路一次显示可以显示一组象元，因而单位时间里可显示的信息量比采用图88所示的那种逻辑电路的驱动电路单位时间里可显示的信息量多得多。采用这种逻辑电路的驱动电路适合于驱动用作计算机终端显示屏的等离子体显示器，这是因为来自计算机的显示信号可以是来自字符发生器或存贮器的字符或图形的点阵信号。如果并行输入给阴极驱动器225中的没有分配器与之连接的那组三极管的信息是代码，则该组三极管的基极前或推动级前就应增加译码器（如笔划译码器）或增加字符发生器，以便将代码译成相应的显示信号后再输入给该组三极管的基极或基极前的推动级，这样，逻辑电路就由分配器220、221、电平变换电路222和译码器或和字符发生器组成。采用这种逻辑电路的驱动电路特别适合用于仪器仪表中显示数字的等离子体显示器的驱动。另外，也可以在阴极驱动器225中的没有分配器与之连接的那组三极管的基极前或推动级前增加一个可对输出进行控制的串入一并出移位寄存器，或在该组三极管的基极前或推动级前的译码器或字符发生器的输入端增加一个可对输出进行控制的串入一并出移位寄存器，这样可以减少输入端的连线数。对于增加有串入一并出移位寄存器的驱动电路，其中的逻辑电路就由分配器220、221，电平变换电路222和移位寄存器或和移位寄存器和译码器或和移位寄存器和字符发生器组成。这种在阴极驱动器225中的没有分配器与之连接的那组三极管的基极前或推动级前增加一个串入一并出移位寄存器的驱动电路，可以驱动等离子体显示器显示活动图象，并且这种驱动电路中的阴极驱动器还可采用如图13至图35所示的那类由并联支路组成的阴极驱动器，当然，当阴极驱动器采用如图13至图35所示的那类由并联支路组成的阴极驱动器时，也就不再需要分配器220，甚至也可不需要电平变换电路，而直接将时钟信号输入给与阳极驱动器连接的分配器221。

图88和图89中所示的逻辑电路或其变形电路中所包含的电平变换电路222最多只有一个，实际上，根据象元显示顺序的不同安排，逻辑电路中可以有不止一个的电平变换电路，所有这些电平变换电路都只用于与阴极驱动器连接的分配器中的计数器和与阳极驱动器连接的分配器中的计数器之间的相互连接。

图88和图89中所示的逻辑电路或其变形电路都只能推动驱动电路按一定的扫描顺序去驱动显示器，如果去掉图88和图89中所示的逻辑电路中的电平变换电路，并且把逻辑电路中的分配器220或/和分配器221中的计数器去掉，保留分配器中的译码器，这样形成的逻辑电路就可推动驱动电路以随机选址方式去驱动显示器，随机选址操作时，只需向译码器输入地址码即可。当与阴极驱动器或/和与阳极驱动器连接的译码器不止一个时，地址码亦将分段输入给各译码器。

上述的各种逻辑电路在驱动电路驱动显示器以更新方式工作时只担负书写操作的控制，实际上是一个书写控制电路，擦除则是自动进行的。如果在这些书写控制电路的基础上增加擦除控制电路或增加擦除和维持显示控制电路，就可成为能使显示器工作在各种不同的存贮工作方式的驱动电路中的逻辑电路。

各种存贮工作方式中最简单的一种是一次擦除可将全部已显示信息擦除掉的工作方式。如果驱动电路是驱动直流等离子体显示器按照表1所列的书写方式2和擦除方式3工作，即该驱动电路的电源8应是输出电压可以控制的电源电路，例如是图63至图68所示诸电源电路中的任何一种，且电源6、7和8的电压应满足书写方式2和擦除方式3对加于象元两电极上的电位差的要求。在这类驱动电路中，逻辑电路中的书写控制电路仍是上述图88或图89中所示的逻辑电路或其变形电路，擦除操作则由输出电压可以控制的电源8来执行，即擦除时，擦除信号输入给电源8，使8输出的电压降低以达到全部擦除的目的，因而电源8中控制其输出电压高低的那部份电路也可看成是这类驱动电路中的逻辑电路的一个组成部份。

如果驱动电路是驱动交流等离子体显示器并按照一次全擦的存贮工作方式工作，则该驱动电路应按照表2中的书写方式2、维持方式1或维持方式2或维持方式3以及擦除方式1或擦除方式2或擦除方式3或擦除方式4工作。当维持方式采用维持方式1，擦除方式采用擦除方式1或2时，该驱动电路的电源8应是输出电压可以控制的电源电路，例如可采用前面叙述过的能对图69所示变压器的次级线圈177的输出电压进行控制的各种电源电路中的任何一种，且电源6、7和8的电压应满足书写方式2、维持方式1、和擦除方式1或2对加于象元两电极上的电位差的要求。在这类驱动电路中，逻辑电路中的书写操作电路仍是上述图88或图89中所示的逻辑电路或其变形电路，擦除操作则由输出电压可以控制的电源8来执行，即电源电路8中控制其输出电压高低的那部份电路也可以看成是这类驱动电路中的逻辑电路的一个组成部份。

当维持方式采用维持方式2和擦除方式采用擦除方式1或擦除方式3时，驱动电路除了其中的电源8应采用可进行擦除操作的输出电压是可以控制的电源电路，电源6、7和8的电压应满足书写方式2，维持方式2和擦除方式1或擦除方式3对加于象元两电极上的电位差，以及仍需采用上述的书写控制电路外，驱动电路中的逻辑电路里还应增加一个维持显示的控制电路。维持显示控制电路是一种在不输入显示信号时以及在输入的显示信号是不要求任何象元从原来的不处于显示的状态着火转变成处于显示状态的信号时能使驱动电路自动转入维持显示状态，即使原来处于显示状态的象元继续着火显示，原来不处于显示状态的象元不会着火显示的控制电路，该维持显示控制电路因驱动电路的结构不同而不同。

图90所示电路是在图88所示类型的驱动电路上增加了维持显示控制电路后的驱动电路方框图。图中除了包含了电源6、7和输出电压可控制的电源8，由分配器220、221和电平变换电路222组成的书写控制电路，具有图48至图51所示结构之一或者是在其中的三极管基极前或推动级前接有图52中所示的门电路128的阴极驱动器225，不具有图44至图47所示结构的且其中的三极管的基极前或推动级前也没有门电路128的阳极驱动器224之外，在每一分配器221的每一个输出端上还各有一个二输入端门电路230，一个电平变换电路232和一个二输入端门电路231。231的二个输入端一个接收时钟信号，一个接收显示信号。230、231和232组成维持显示的控制电路。时钟传输方向如箭头所示。230，231采用何种门电路以及电平变换电路232的输出需要反相还是不需反相都将根据时钟、显示信号和分配器221的输出采用的电平逻辑赋值来决定，表-3给出在时钟信号和显示信号皆采用正逻辑时门电路230、231和电平变换电路之间的匹配方式以及它们的输出电平。从表中可以看出，当输入的显示信号是要求显示器的某个象元着火显示的高电平信号“1”时，门电路230的输出就和没有维持显示控制电路时的情况一样，即对于阳极驱动器中被分配器选中的三极管，门电路将向该三极管输出低电平信号，未被分配器选中的三极管，门电路就向该三极管输出高电平信号，驱动电路将进行正常的书写操作。当输入的显示信号是不要求显示器中被选中的象元着火显示的低电平信号“0”时或没有显示信号输入时，阴极驱动器的所有输出端的电平皆为高电平，而各分配器221的各个输出端不管其输出为高电平还是低电平，所有的门电路输出的都是低电平信号，因而阳极驱动器的所有输出端都输出高电平，这样驱动电路的输出就满足了表2中的维持方式2和擦除方式1或擦除方式3对阳极驱动器各输出端和阴极驱动器各输出端输出电平的要求，驱动电路就可进行正常的维持操作和擦除操作。如果时钟信号或显示信号的电平逻辑改为负逻辑，则在231的相应输入端增加一个非门即可。如果时钟信号和显示信号都采用负逻辑，则表3中的门电路231一栏中，与门就改为或非门，与非门就改为或门。

图90所示驱动电路中，输入给门电路231的时钟信号是连续不断的时钟脉冲序列

表-3

（续）表-3

，输入给分配器220的输入端的时钟信号则是与输入的显示信号同步的时钟脉冲串，即每输入一个显示信号的同时也向分配器220输入一个时钟脉冲，而不管显示信号是“1”还是“0”，没有显示信号输入时，时钟脉冲也不输入给分配器220，因此输入给分配器220的时钟信号只是输入给门电路231的时钟脉冲序列的一部份。由于显示信号序列是由“1”和“0”两种代码组成的，因而每输入一个代码为“0”的显示信号，驱动电路就执行一次维持操作，使原来处于显示状态的各象元的壁电荷更新一次从而能长时间维持其显示状态，当然，尽管几率很小，也有可能输入的显示信号是由一长串“1”组成的，这时由于处于显示状态的象元的壁电荷会因长时间得不到更新而自行泄漏中和导致不能再次着火显示，为防止这种情况出现，可采用每输入若干个显示信号后中断一、二个脉冲的时间，让驱动电路在中断的时间里执行维持操作。

图91所示电路是在图89所示类型的驱动电路上增加了维持显示控制电路后的驱动电路方框图，此驱动电路除了要求阴极驱动器225要采用不具有图48至图51所示结构的阴极驱动器和增加了一个门电路233以外，其余部份均与图90中的对应部份完全相同。和图89一样，显示信号直接并行输入给阴极驱动器中没有分配器与之连接的那组三极管的基极或基极前的推动级，或者显示信号的代码经过译码器或字符发生器译成显示信号后输入给阴极驱动器中没有分配器与之连接的那组三极管的基极或基极前的推动级。门电路233的输入端一般与没有分配器与之连接的那组三极管的基极输入端或基极前的推动级的输入端连接，且233的输入端数一般就等于该组三极管的个数。当显示信号和233的输出均为负逻辑时，233为与门;当显示信号为正逻辑，233输出要求为负逻辑时，233为或非门;当显示信号为负逻辑，233的输出为正逻辑时，233应为与非门。230、231、232和233就构成此驱动电路的维持显示的控制电路。时钟传输方向如箭头所示。此维持显示的控制电路只有在输入给阴极驱动器的并行输入的显示信号全为不要求着火显示的信号时才能推动驱动电路进行维持操作。当不间断地向阴极驱动器输入显示信号时，出现并行输入的显示信号全为不要求着火的信号的可能性极小，故为了能使显示器工作在一次全擦的存贮工作方式，最好在每输入若干组显示信号后中断一、二个脉冲的时间，让驱动电路在中断的时间里执行一、二次维持操作。

把图90所示驱动器电路中的各个门电路230改为与阴极驱动器225连接，分配器220改为与阳极驱动器4连接，显示信号改为输入给阳极驱动器，并且阳极驱动器采用具有图44至图47所示结构之一的阳极驱动器或采用在其中的三极管的基极前或推动级前接有图52中所示的门电路128的阳极驱动器，阴极驱动器采用不具有图48至图51所示结构的，且其中的三极管的基极前或推动级前也没有图52中所示的门电路128的阴极驱动器，就成为满足维持方式3和擦除方式1或擦除方式4所要求的以一次全擦的存贮方式工作的驱动电路，只是由于门电路230是推动阴极驱动器中的三极管的，因此相应的表示门电路230、231和电平变换电路232的相互配置及其输出的表3在用于表达此驱动电路中的维持显示控制电路的中的门电路230、231和电平变换电路232的相互配置及它们的输出时，应将表3中的门电路230一栏中的或非门改为或门，与门应改为与非门，输出的“0”也应改为“1”，输出的“1”应改为“0”。

同样，把图91所示驱动电路中的各个门电路230改为与阴极驱动器225连接，分配器220改为与阳极驱动器224连接，阳极驱动器采用不具有图44至图47所示结构而具有图38或图39所示的那种多路复用电路或其变形电路，或采用其中用了多重驱动晶体管电路的阳极驱动器，阴极驱动器采用不具有图48至图51所示结构，且其中的三极管的基极前或推动级前也没有图52中所示的门电路128的阴极驱动器，就成为满足维持方式3和擦除方式1或擦除方式4所要求的每次显示一组象元的以一次全擦的存贮方式工作的驱动电路。此类驱动电路对门电路233的要求和图91中的一样，门电路230、231和电平变换电路232之间的相互配置和它们的输出则与上一段中的叙述完全相同。

对于图90和图91所示类型的驱动电路，将组成其维持显示的控制电路的各个电路重新安排后，可以接成图92和图93所示的驱动电路。在图92和图93所示类型的驱动电路中，箭头所示时钟传输方向与图90和图91所示类型的驱动电路中的传输方向相反，电平变换电路应保证在输入的显示信号为“0”或全为“0”时，与分配器221连接的阳极驱动器的所有输出端的电位均为低电平电位，或与分配器220连接的阴极驱动器的所有输出端的电位均为高电平电位。

将前述的以一次全擦的存贮方式工作的驱动直流等离子体显示器的驱动电路中的电平变换电路222取消，把与阳极驱动器连接的分配器221改为译码器，阳极驱动器采用在其中的三极管的基极前或推动级前有图53所示的门电路131的阳极驱动器，这样构成的驱动电路就可按照表1中的书写方式2和擦除方式4以整行或整列随机擦除的存贮方式工作。书写时，除了向阴极驱动器输入显示信号，向与阴极驱动器连接的分配器输入时钟信号外，还要向与阳极驱动器连接的译码器输入书写地址码和书写选择信号，让阳极驱动器诸输出端中与要书写的象元连接的输出端的电位升至高电平，其它输出端的电位保持为低电平。擦除时，不输入显示信号，使阴极驱动器所有输出端的电位都保持为高电平，同时向电源8输入擦除信号，使8输出的电压降低，向与阳极驱动器连接的译码器输入擦除地址码和擦除选择信号，使阳极驱动器诸输出端中与要擦除的行或列相连接的输出端的电位保持为低电平，其它输出端的电位则升至高电平。如果将此驱动电路中与阳极驱动器相连接的译码器改为与阴极驱动器连接，阴极驱动器采用有图53所示的门电路131的阴极驱动器，将与阴极驱动器连接的分配器220或分配器220和译码器或字符发生器改为与阳极驱动器连接，同时将显示信号改为输入给阳极驱动器，这样改变接法后构成的驱动电路就成为按照表1中的书写方式2和擦除方式5以整行或整列随机擦除的存贮方式工作的驱动电路。

将按照表1中的书写方式2和擦除方式4以整行或整列随机擦除的存贮方式工作的直流等离子体显示器的驱动电路中的与阴极驱动器连接的分配器改为译码器，阴极驱动器则采用在其中的三极管的基极前或推动级前有图55至58中所示的各种门电路中的任何一种门电路的阴极驱动器，或者将按照表1中的书写方式2和擦除方式5以整行或整列随机擦除的存贮方式工作的直流等离子体显示器的驱动电路中的与阳极驱动器连接的分配器改为译码器，阳极驱动器则采用在其中的三极管的基极前或推动级前有图55至图58中所示的各种门电路中的任何一种门电路的阳极驱动器，并按照表1中的书写方式2和擦除方式6或擦除方式7对加于象元两电极上的电位差的要求为这两类驱动电路配置电源6、7和8的电压，就成为按照表1中的书写方式2和擦除方式6或擦除方式7以全板随机书写随机擦除的存贮方式工作的直流等离子体显示器的驱动电路。

将上述的图90和图91所示的及其同类型的按照表2中的书写方式2，维持方式2或维持方式3和擦除方式3或擦除方式4以一次全擦的存贮方式工作的驱动交流等离子体显示器的驱动电路中的电平变换电路222取消，将各分配器221改为译码器，再在门电路231的显示信号输入端如图94所示增加一个其输出受擦除信号控制的门电路235，就成为按照表2中的书写方式2，维持方式2或维持方式3，擦除方式5或擦除方式6以整行或整列随机擦除的存贮方式工作的交流等离子体显示器的驱动电路。门电路235的作用是在驱动电路处于维持显示期间要进行擦除操作时，让门电路231的输出工作在书写状态。如显示信号采用的是正逻辑，擦除信号亦用正逻辑，则235采用或门，当显示信号和擦除信号都采用负逻辑，则235采用与门。驱动电路的擦除操作方法是：在维持显示的某个正半周起始时刻，向235输入擦除信号，向取代分配器221的译码器输入地址码，这时，因无显示信号输入，与分配器220连接的阴极驱动器的各输出端的电位为高电平或与分配器220连接的阳极驱动器的各输出端的电位为低电平，又由于擦除信号输入给235，使得235的输出就象是显示信号为“1”时的输出一样，因而与取代分配器221的译码器连接的阳极驱动器或阴极驱动器就处于书写状态，这样驱动电路中的阳极驱动器和阴极驱动器的电位就满足表2中擦除方式5或擦除方式6对阳极驱动器和阴极驱动器电位的要求。这时，加于被译码器选中的行或列上的象元的二电极的电位差就使这些行或列上的原来处于显示状态的象元着火显示，除这些象元外显示器的其它象元都不显示。到正半周的T1时刻终了时，这些着火的象元的壁电荷正好中和，同时擦除信号又输入给电源8使8输出的电压降低到使这些着火的象元不能继续放电，这种状态一直维持到正半周结束。由于这些着火的象元的壁电荷已中和，在负半周到来时因不能继续着火而被擦除，而其他处于显示状态的象元因壁电荷没有中和而可在下一个维持操作过程中着火显示，即得以保留。

同样，将图92和图93及其同类型的以一次全擦的存贮方式工作的交流等离子体显示器的驱动电路中的电平变换电路222取消，将各分配器221改为译码器，在门电路231的显示信号输入端也如图94所示增加一个其输出受擦除信号控制的门电路235，也同样成为按照表2中的书写方式2，维持方式2或维持方式3，擦除方式5或擦除方式6以整行或整列随机擦除方式工作的交流等离子体显示器的驱动电路。这类驱动电路的擦除操作方法可以和上一段中叙述的一样。

上述的增加了门电路235的各种类型的以整行或整列随机擦除存贮方式工作的驱动电路也可以采用另一种方法实现整行或整列随机擦除操作，采用这种操作方法时，电源8可以不采用输出电压可控制的电源，擦除操作方法是：在要进行擦除的某个正半周起始时刻，驱动电路仍然先开始执行维持显示的操作，即阳极驱动器和阴极驱动器的所有输出端的电位或者都为高电平，或者都为低电平，使所有原来处于显示状态的象元都着火显示。到T1时间间隔结束时，向门电路235输入擦除信号，使和门电路230连接的阳极驱动器或阴极驱动器工作在书写状态，同时向和门电路230连接的译码器输入擦除地址码-即对同一象元进行书写时输入的书写地址码的反码，使得和门电路230连接的阳极驱动器的诸输出端中的与显示器的要擦除的行或列连接的那些输出端的电位降至低电平，其它输出端的电位保持为高电平，或者使得和门电路230连接的阴极驱动器的诸输出端中的与显示器的要擦除的行或列连接的那些输出端的电位升至高电平，其它输出端的电位仍保持为低电平。当供电电源6、7、8的电压输出满足表2中的书写方式2，维持方式2或维持方式3，擦除方式7或擦除方式8对加于象元两电极上的电位差的要求时，由于在T1时间间隔结束时，原来处于着火显示状态的象元的壁电荷都已中和，在继续到来的T2时间间隔里，加于被选中要擦除的行或列上的象元的两电极上的电位差降到≈Vs或＜Vs，因而不能继续着火而被擦除掉，但加于未被选中要擦除的行或列上的象元的两电极上的电位差仍＞Vs，因而能继续维持着火，即维持住原来的显示状态。

如果上一段所述的驱动电路中的和门电路230连接的阳极驱动器或阴极驱动器采用的是其中的三极管的基极前或推动级前有图53中所述的门电路131的阳极驱动器或阴极驱动器，则这种结构的驱动电路同样可按照表2中的书写方式2，维持方式2或维持方式3，擦除方式7或擦除方式8以整行或整列随机选址擦除方式工作，其中维持操作与上一段所述的驱动电路的维持操作一样，但书写和擦除时输入给译码器的地址码相同，而由输入给门电路131的书写或擦除选择信号来确定是进行书写还是进行擦除。

图95和图96是按照表2中的随机选址书写方式3，维持方式4和随机选址擦除方式9驱动交流等离子体显示器的驱动电路。图中的电路220、221、230、232、233与图90和图91中的相同，电源8是输出电压不可控制的电源。220和221是译码器。239是脉宽压缩电路，它将脉宽为T1+T2的时钟脉冲压缩成脉宽为T2的脉冲并在正半周的T2时间间隔里输出。与译码器220连接的阴极驱动器是具有图48至图51所示诸结构之一的阴极驱动器，阳极驱动器是其中的三极管的基极前或推动级前有图53中的门电路131的阳极驱动器。237和238是门电路，它们的输出用以控制具有图48至图51所示结构的阴极驱动器中作为与电源7的连接开关的三极管121或122或123或125、230、232、238和239组成维持显示的控制电路。显示信号输入给门电路238，并且是在正半周的起始时刻输入的，书写时的地址码亦是在正半周起始时刻分别输入给译码器220和221的。擦除时，在正半周的起始时刻向译码器220输入地址码，向各门电路131输入擦除选择信号，同时还向门电路237输入一个擦除控制信号。门电路237和238的配置是：在书写的T1时间间隔里，显示信号能直接传输给具有图48至图51所示结构的阴极驱动器中的三极管121或122或123或125，使阴极驱动器接通电源7，在T2时间间隔里，当没有擦除控制信号输入给门电路237时，门电路238在脉宽压缩电路239的输出的控制下其输出通过门电路237输入给三极管121或122或123或125以切断电源7向阴极驱动器的供电，使阴极驱动器所有输出端的电位皆为高电平，当有擦除控制信号输入时，237的输出又控制三极管121或122或123或125使阴极驱动器与电源7接通。门电路237和238可在与门，或门，与非门，或非门中选用，如显示信号采用正逻辑，脉冲压缩电路239的输出采用负逻辑，擦除控制信号采用正逻辑，则当阴极驱动器采用图48或图51所示结构时，238就采用与门，237就采用或门。当阴极驱动器采用图49或图50所示结构时，237则改为或非门。如果239的输出采用正逻辑，则238和239之间应加一非门。图95和图96不同之处是，图95每次只输入一个象元的显示信号，该信号直接输入给门电路238，图96每次输入的是一组象元的显示信号，因此显示信号是经过门电路233处理后才输入给门电路238的。由于输入给图96的显示信号是成组的，因此图96中的阴极驱动器最好是采用图40、图41所示的那些类型的阴极驱动器或是采用其中用了多重驱动晶体管电路的阴极驱动器。另外，经239压缩过的时钟脉冲在T2时间间隔里经过电平变换电路232输入给各个门电路230，使各个门电路230的输出为低电平。电平变换电路232和门电路230的配置则根据239的输出和译码器221的输出所采用的电平逻辑从表3中选用。

图95和图96所示驱动电路要进行书写时，就在正半周的起始时刻输入显示信号和地址码，使被选中要着火显示的象元着火。到T1时间间隔结束时，239向门电路238输出脉宽为T2的脉冲信号，由于这时是进行书写，没有擦除控制信号输入给237，门电路238的输出通过237输入给阴极驱动器，并切断电源7向阴极驱动器的供电，使阴极驱动器所有的输出端的电位皆为高电平，同时239的输出使各个门电路230的输出都变为低电平，即使阳极驱动器所有输出端的电位都变为高电平。T2时间间隔里阳极驱动器和阴极驱动器的这种电位变化不但使刚刚被选中并已着火的象元能继续放电到建立起反向壁电压，而且使未被选中但原来即处于显示状态的所有象元都着火显示。为使所有原来处于显示状态的象元着火后能建立起反向壁电压，T2时间间隔应有足够的长度。在不进行书写和不进行擦除时，在每个正半周的T2时间间隔里，在239输出的压缩过的时钟脉冲的控制下，阳极驱动器和阴极驱动器的电位也会发生在书写操作的T2时间间隔里所发生的变化，使所有原来处于显示状态的象元都着火显示，亦即在不进行擦除的每个正半周里都会自动进行维持操作。在进行擦除时，首先在正半周的起始时刻向译码器221输入地址码，使包含要擦除的象元的行或列的电位升至高电平，其它的行或列的电位则保持为低电平，又由于没有输入显示信号和擦除信号，阴极驱动器的所有输出端的电位都保持为高电平，因而包含要擦除的象元的行或列上原来处于显示状态的象元都着火显示，其它行或列上的象元则都不会着火显示。在T2时间间隔到来时，239的输出和同时输入的擦除选择信号使阳极驱动器的所有输出端的电位都降至低电平，同时输入给译码器220的地址码和擦除控制信号使包含要擦除的象元的列或行的电位保持为高电平，其余列或行的电位降至低电平。这时，由于加于要擦除的象元两电极上的电位差降至≈Vs或＜Vs，使这些象元中已着火的象元因不能继续放电而被擦除，与要擦除的象元同列或同行的其它象元因为在正半周起始时刻未被点燃着火而维持其原来的显示状态，而加于不包含要擦除的象元的列或行上的象元上的电位差仍能使这些象元中已着火的象元继续放电直至反向壁电压得以建立。由于输入给译码器220的地址码比输入给译码器221的地址码要滞后T1的时间，因此，如果输入给译码器220和221的地址码是同时的，则应在译码器220的每一个输入端增加一个延迟时间为T1的延迟电路。另外，由于输入给译码器221和220的地址码是分别在T1和T2时间间隔起作用的，如果同时输入的地址码的脉宽为T1+T2，则应在译码器220的每一个输入端增加一个脉宽压缩电路，该脉宽压缩电路将输入给220的脉宽为T1+T2的地址码脉冲压缩成脉宽为T2的脉冲，并在T2时间间隔输出给译码器220。

互换阳极驱动器和阴极驱动器的位置，阳极驱动器采用具有图44至图47所示诸结构中的任一种结构的阳极驱动器，阴极驱动器则采用其中的三极管的基极前或推动级前有图53中的门电路131的阴极驱动器，并根据对图95和图96的各种操作的说明和表2中的书写方式4，维持方式5和擦除方式10调整各个门电路的配置和输出的逻辑电平，就成为按照表2中的随机选址书写方式4，维持方式5和随机选址擦除方式10的驱动交流等离子体显示器的驱动电路。

在上述的随机书写随机擦除的驱动电路中，当与译码器220连接的阴极驱动器或阳极驱动器是采用在其中的三极管的基极前或推动级前没有图53中所示的门电路131的阴极驱动器或阳极驱动器时，输入给译码器220的擦除地址码是对同一象元进行书写时输入的书写地址码的反码。当与译码器220连接的阴极驱动器或阳极驱动器是采用在其中的三极管的基极前或推动级前有图53中所示的门电路131的阴极驱动器或阳极驱动器时，输入给译码器220的擦除地址码即为对同一象元进行书写时输入的书写地址码，则在T2时间间隔进行擦除时，应向该阴极驱动器或该阳极驱动器中的门电路131输入擦除选择信号。

对于图95和图96所示驱动电路以及将其阳极驱动器和阴极驱动器加以互换后构成的驱动电路，如果将其中的译码器220或221用分配器取代，并且将与分配器连接的阳极驱动器或阴极驱动器按照对图88至图93所作的相应说明加以选用，就成为按照表2中的擦除方式7或擦除方式8以整行或整列随机擦除方式工作的驱动电路。

同样，将图95和图96所示驱动电路以及将其阳极驱动器和阴极驱动器加以互换后构成的驱动电路中的译码器220和221都用分配器取代，用电平变换电路将二种分配器串接起来，并按对图88至图93所作的说明选择与分配器连接的阳极驱动器和阴极驱动器，同时取消门电路237，将电源8改为采用输出电压可控制的电源电路，就成为在每一周期都可进行维持操作和一次全擦的存贮方式工作的驱动电路，只是擦除是在正半周的T2时间间隔内进行的，即在T2时间间隔起始时刻开始维持操作，再经T1时间间隔后，向电源8输入擦除信号，使其输出电压降低，以达到全擦除的目的。

图2、图3、图4所示的驱动交流等离子体显示器的驱动电路，同样可通过电源的不同配置和采用不同的书写控制电路或书写维持控制电路或书写维持擦除控制电路实现表2所列的各种书写擦除功能或书写维持擦除功能，使显示器工作在更新工作方式或存贮工作方式。不过对于以更新方式或一次全擦的存贮方式工作的各种驱动电路来说，仍以前面叙述的图1所示的驱动电路最为简单，因此图2、图3、图4所示的驱动交流等离子体显示器的驱动电路主要用来以随机擦除的工作方式去驱动显示器。

对于以随机擦除的工作方式工作的图2、图3、图4所示的交流等离子体显示器的驱动电路，其中的阳极驱动器和阴极驱动器都要执行书写和维持两种操作，因此在这些驱动电路中的逻辑电路里应该包含有上面叙述过的图1所示的交流等离子体显示器的驱动电路的书写控制电路和维持显示控制电路。

另外，对于图2所示的交流等离子体显示器的驱动电路，由于阳极清除器承担了阳极驱动器的擦除功能，因此其逻辑电路中一般地可以不包含上述图1所示的交流等离子体显示器的驱动电路中控制阳极驱动器进行擦除操作的控制电路，阳极驱动器可以采用其中没有要受擦除信号控制的门电路控制的阳极驱动器，如阳极驱动器可以不采用图95和图96中的在其三极管的基极前或推动级前有图53中所示的门电路131的阳极驱动器，但要给阳极清除器配备选址用的分配器或译码器，这些分配器或译码器也是逻辑电路的一部分，而阴极驱动器由于要执行擦除操作，因而逻辑电路中还应包含上述图1所示的交流等离子体显示器的驱动电路中控制阴极驱动器进行擦除操作的控制电路。对于图2所示交流等离子体显示器的驱动电路的这一段说明同样适用于图3所示的交流等离子体显示器的驱动电路，只不过说明中的阴极驱动器应改为阳极驱动器，说明中的阳极清除器应改为阴极清除器。

对于图4所示的交流等离子体显示器的驱动电路，由于擦除操作是由阳极清除器和阴极清除器执行的，因此其逻辑电路中一般不包含上述图1所示的交流等离子体显示器的驱动电路中控制阳极驱动器或/和阴极驱动器进行擦除操作的控制电路，阳极驱动器或/和阴极驱动器一般地也只采用其中没有要受擦除信号的门电路的阳极驱动器或/和阴极驱动器，但要为阳极清除器配备选址用的分配器或译码器，为阴极清除器配备选址用的分配器或译码器。当为阳极清除器和阴极清除器配备的都是分配器时，分配器中的计数器一般也通过电平转换电路进行连接。对于图4所示的直流或交流等离子体显示器的驱动电路，由于书写和擦除分别是由阳极驱动器、阴极驱动器和阳极清除器、阴极清除器来执行的，因此可以在同一正半周进行书写和擦除两种操作，只要两种操作不是对同一行或/和同一列上的象元进行的即可。由于可在同一正半周进行书写和擦除两种操作，因此显示速率几乎可以提高一倍，由于可以工作在存贮状态，因而可提高显示器的亮度，另外还可通过控制擦除来控制存贮时间以实现多级灰度，因此特别合适用于活动图象的显示。

图88至图93和图95，图96所示的及其同类型的驱动电路中的电平变换电路可以是一个脉冲变压器或者加上一个与之串联的电阻或一个脉冲变压器耦合电路，前者适合于输入给脉冲变压器的功率足以使脉冲变压器的次级输出能推动下一级电路的场合，后者是一个以脉冲变压器为负载的放大电路，用于将前级输出功率过小不足以通过脉冲变压器推动下一级电路的场合。电平变换电路亦可以是一个反相器或是由二个反相器串接而成的推动下一级电路的场合。电平变换电路亦可以是一个反相器或是由二个反相器串接而成的电路，前者用于输出和输入需要反相的场合，后者用于输出和输入同相的场合。当电平变换电路是一个反相器时，该反相器中的晶体三极管一般地要用高反压晶体管。当采用高反压晶体管的反相器是把电平高低处于阴极驱动器的供电电源电压范围的输入信号变换成电平高低处于阳极驱动器的供电电源电压范围的输出信号时，该反相器中的晶体三极管要采用NPN三极管，反之则要采用PNP三极管。

图95和图96所示类型的驱动电路中的脉宽压缩电路239一般由二级单稳态触发器串接而成，前一级单稳态触发器应是能被输入的时钟脉冲的前沿触发的单稳态触发器，输出的脉冲宽度应等于T1时间间隔，后一级单稳态触发器是一个能被前一级单稳态触发器输出的脉冲的后沿所触发的单稳态触发器，输出的脉冲宽度应等于T2时间间隔。这样，每输入一个时钟脉冲，后一级单稳态触发器就在T2时间间隔里输出一个宽度为T2的脉冲。

Claims (34)

1、一种由阳极驱动器4、阴极驱动器5、逻辑电路17和电源组成的等离子体显示器的驱动电路，其特征在于：

a.电源至少包含了三个彼此串联的电源6、7和8。电源6是阳极驱动器4的供电电源，可以是直流电源、半波电源、脉动电源或交流电源。电源7是阴极驱动器5的供电电源，可以是直流电源、半波电源、脉动电源或交流电源。电源8可以是其输出电压是可控制的或不可控制的直流电源或交流电源。当电源6、7和8都不是直流电源，或其中只有一个是直流电源时，不是直流电源的各个电源的输出电压的位相应当相同。

b.阳极驱动器4或/和阴极驱动器5中的晶体管是只能耐低电压或只能而较低电压的晶体管。

c.当各电源均为直流电源或各电源不是或不全是直流电源但在正半周期间，电源6、7和8的输出电压应保证：在阳极驱动器的任一输出端的电位接近于电源6的正极的电位以及阴极驱动器的任一输出端的电位接近于电源7的负极的电位时，二输出端之间的电位差高于显示器的象元的着火电压；在阳极驱动器的任一输出端的电位接近于电源6的负极的电位时，该输出端与阴极驱动器诸输出端之间的电位差低于显示器的象元的着火电压；在阴极驱动器的任一输出端的电位接近于电源7的正极的电位时，阳极驱动器诸输出端与该输出端之间的电位差低于显示器的象元的着火电压。

2、一种包含阳极驱动器4、阴极驱动器5、逻辑电路17和电源的等离子体显示器的驱动电路，其特征在于：

a.阳极驱动器4或/和阴极驱动器5中的晶体管是只能耐低电压或只能耐较低电压的晶体管。

b.该驱动电路中还包含一个阳极清除器10。阳极清除器中的晶体管是只能耐低电压或只能耐较低电压的晶体管，它的输出端与阳极驱动器的输出端一对一地连接在一起。

c.该驱动电路的电源包含有四个彼此串联的电源6、9、11和7。电源6、7、9可以是直流电源、半波电源、脉动电源或交流电源。电源6是阳极驱动器4的供电电源，电源7是阴极驱动器的供电电源，电源9兼作阳极清除器的供电电源。电源11可以是直流电源或交流电源，其输出电压可以是可控制的或不可控制的。当电源6、9、11、7都不是直流电源，或者只有其中的一个或二个电源是直流电源时，不是直流电源的各个电源的输出电压的位相应当相同。

d.当各电源均为直流电源或各电源不是或不全是直流电源但在正半周期间，电源6、9、11和7的输出电压应保证：在阳极驱动器的任一输出端的电位接近于电源6的正极的电位以及阴极驱动器的任一输出端的电位接近于电源7的负极的电位时，二输出端之间的电位差高于显示器的象元的着火电压;在阳极驱动器的任一输出端的电位接近于电源6的负极的电位时，该输出端与阴极驱动器诸输出端之间的电位差低于显示器的象元的着火电压;在阴极驱动器的任一输出端的电位接近于电源7的正极的电位时，阳极驱动器诸输出端与该输出端之间的电位差低于显示器的象元的着火电压;在阳极清除器的任一输出端的电位接近于电源9的负极的电位以及阴极驱动器的任一输出端的电位接近于电源7的正极的电位时，二输出端之间的电位差近似于或低于显示器的象元的维持电压。

3、一种包含阳极驱动器4、阴极驱动器5、逻辑电路17和电源的等离子体显示器的驱动电路，其特征在于：

a.阳极驱动器4或/和阴极驱动器5中的晶体管是只能耐低电压或只能耐较低电压的晶体管。

b.该驱动电路中还包含一个阴极清除器13。阴极清除器中的晶体管是只能耐低电压或只能耐较低电压的晶体管，它的输出端与阴极驱动器的输出端一对一地连接在一起。

c.该驱动电路的电源包含有四个彼此串联的电源6、11、12和7。电源6、7、12可以是直流电源、半波电源、脉动电源或交流电源。电源6是阳极驱动器4的供电电源，电源7是阴极驱动器的供电电源，电源12兼作阴极清除器的供电电源。电源11可以是直流电源或交流电源，其输出电压可以是可控制的或不可控制的。当电源6、7、11、12都不是直流电源，或者只有其中的一个或二个电源是直流电源时，不是直流电源的各个电源的输出电压的位相应当相同。

d.当各电源均为直流电源或各电源不是或不全是直流电源但在正半周期间，电源6、11、12和7的输出电压应保证：在阳极驱动器的任一输出端的电位接近于电源6的正极的电位以及阴极驱动器的任一输出端的电位接近于电源7的负极的电位时，二输出端之间的电位差高于显示器的象元的着火电压;在阳极驱动器的任一输出端的电位接近于电源6的负极的电位时，该输出端与阴极驱动器诸输出端之间的电位差低于显示器的象元的着火电压;在阴极驱动器的任一输出端的电位接近于电源7的正极的电位时，阳极驱动器诸输出端与该输出端之间的电位差低于显示器的象元的着火电压;在阳极驱动器的任一输出端的电位接近于电源6的负极的电位以及阴极清除器的任一输出端的电位接近于电源12的正极的电位时，二输出端之间的电位差近似于或低于显示器的象元的维持电压。

4、一种包含阳极驱动器4、阴极驱动器5、逻辑电路17和电源的等离子体显示器的驱动电路，其特征在于：

a.阳极驱动器4或/和阴极驱动器5中的晶体管是只能耐低电压或只能耐较低电压的晶体管。

b.该驱动电路中还包含一个阳极清除器10和一个阴极清除器13。阳极清除器和阴极清除器中的晶体管是只能耐低电压或只能耐较低电压的晶体管。阳极清除器的输出端与阳极驱动器的输出端一对一地连接在一起。阴极清除器的输出端与阴极驱动器的输出端一对一地连接在一起。

c.该驱动电路的电源包含有五个彼此串联的电源6、14、16、15和7。电源6、14、15、7可以是直流电源、半波电源、脉动电源或交流电源。电源6是阳极驱动器4的供电电源，电源7是阴极驱动器的供电电源，电源14兼作阳极清除器的电源，电源15兼作阳极清除器的电源。电源16可以是直流电源或交流电源，其输出电压可以是可控制的或不可控制的。当电源6、14、16、15、7都不是直流电源或者其中有二个以上的电源不是直流电源时，不是直流电源的各个电源的输出电压的位相应当相同。

d.当各电源均为直流电源或各电源不是或不全是直流电源但在正半周期间，电源6、14、16、15和7的输出电压应保证：在阳极驱动器的任一输出端的电位接近于电源6的正极的电位以及阴极驱动器的任一输出端的电位接近于电源7的负极的电位时，二输出端之间的电位差高于显示器的象元的着火电压;在阳极驱动器的任一输出端的电位接近于电源6的负极的电位时，该输出端与阴极驱动器诸输出端之间的电位差低于显示器的象元的着火电压;在阴极驱动器的任一输出端的电位接近于电源7的正极的电位时，阳极驱动器诸输出端与该输出端之间的电位差低于显示器的象元的着火电压;在阳极清除器的任一输出端的电位接近于电源14的负极的电位以及阴极清除器的任一输出端的电位接近于电源15的正极的电位时，二输出端之间的电位差近似于或低于显示器的象元的维持电压。

5、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，当权利要求1中的电源8、权利要求2、3中的电源11或权利要求4中的电源16为直流电源，且其输出电压是可控制的时候，其特征在于该电源8、11或16由一个不可控制的直流电源160和一个NPN三极管161组成;或该电源由一个不可控制的直流电源160和一个PNP三极管162组成;或该电源由二个不可控制的直流电源163、164，一个NPN三极管165和一个电阻166组成;或该电源由二个不可控制的直流电源163、164，一个PNP三极管167和一个电阻168组成。

6、根据权利要求1所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源8由变压器磁芯171，初级线圈电路和次级线圈电路组成。初级线圈电路是一个无中心抽头的初级线圈172，或是一个有中心抽头的初级线圈190，或是一个抽头不在中心的初级线圈195，或是由一个有抽头的初级线圈189和四个二极管193组成的电路，或是由一个有中心抽头的初级线圈或一个抽头不在中心的初级线圈和一个三极管205或者和一个三极管203以及一个电阻204组成的电路，或是一个无中心抽头的初级线圈172和一个擦除用初级线圈，或是一个有中心抽头的初级线圈190和一个擦除用初级线圈，或是一个抽头不在中心的初级线圈和一个擦除用初级线圈，或是一个由一个抽头的初级线圈189和四个二极管组成的电路和一个擦除用初级线圈。次级线圈电路是一个无中心抽头的线圈177，或是由二个线圈197、198和二个二极管199、200组成的电路，或是由二个线圈197、198，二个二极管199、200以及一个三极管207或/和一个三极管209或/和一个电阻208或/和一个电阻210组成的电路。

7、根据权利要求1所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源6、7和8由变压器磁芯171、初级线圈电路和次级线圈电路组成。初级线圈电路的结构与权利要求6中的初级线圈结构相同，次级线圈电路除了包含权利要求6中所述的次级线圈电路外，还包含一个次级线圈173或一个次级线圈173和一个整流电路或整流滤波电路或整流滤波稳压电路174，或/和还包含一个次级线圈175或一个次级线圈175和一个整流电路或整流滤波电路或整流滤波稳压电路176。

8、根据权利要求2所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源9和11由变压器磁芯171，初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求6中所述的初级线圈电路相同，次级线圈电路除了包含权利要求6中所述的次级线圈电路外，还有一个次级线圈178或者是有一个次级线圈178和一个二极管179。

9、根据权利要求2所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源6、7、9和11由变压器磁芯171、初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求7中所述的初级线圈电路相同，次级线圈电路除了包含权利要求7中所述的次级线圈电路外，还包含有一个次级线圈178，或者包含有一个次级线圈178和一个二极管179。

10、根据权利要求3所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源11和12由变压器磁芯171，初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求6中所述的初级线圈电路相同，次级线圈电路除了包含权利要求6中所述的次级线圈电路外，还包含有一个次级线圈181，或包含有一个次级线圈181和一个二极管182。

11、根据权利要求3所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源6、7、11和12由变压器磁芯171、初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求7中所述的初级线圈电路相同，次级线圈电路除了包含权利要求7中所述的次级线圈电路外，还包含有一个次级线圈181，或包含有一个次级线圈181和一个二极管182。

12、根据权利要求4所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源14、15、16由变压器磁芯171，初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求6中所述的初级线圈电路相同，次级线圈电路除了包含权利要求6中所述的次级线圈电路外，还包含有二个次级线圈184和186，或包含有二个次级线圈184、186和二极管185或/和二极管187。

13、根据权利要求4所述的等离子体显示器的驱动电路，当该驱动电路是驱动交流等离子体显示器的驱动电路时，其特征在于该驱动电路的电源6、7、14、15和16由变压器磁芯171、初级线圈电路和次级线圈电路组成。初级线圈电路与权利要求7中所述的初级线圈电路相同，次级线圈电路除了包含权利要求7中所述的次级线圈电路外，还包含有二个次级线圈184和186，或包含有二个次级线圈184、186和二极管185或/和二极管187。

14、一种包含有一条支路或包含有若干条并联支路，每条支路包含有一个PNP三极管20和一个电阻21，或每条支路包含有一个NPN三极管23和一个电阻24的等离子体显示器的阳极驱动器或阴极驱动器或阳极清除器或阴极清除器，其特征在于其中的晶体三极管是只能耐低电压或只能耐较低电压的晶体三极管。

15、一种包含有一条支路或包含有若干条并联支路，每条支路包含有一个NPN三极管23和一个电阻24的等离子体显示器的阳极驱动器或阴极清除器，其特征在于其中的每一支路还包含有一个PNP三极管20或/和一个电阻21或/和一个晶体二极管30，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

16、一种包含有一条支路或包含有若干条并联支路，每条支路包含有一个PNP三极管20和一个电阻21的等离子体显示器的阳极驱动器或阴极清除器，其特征在于其中的每一支路还包含有一个NPN三极管23或/和一个电阻24或/和一个晶体二极管30，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

17、一种包含有一条支路或包含有若干条并联支路，每条支路包含有一个NPN三极管23和一个电阻24的等离子体显示器的阴极驱动器或阳极清除器，其特征在于其中的每一支路还包含有一个PNP三极管20或/和一个电阻21或/和一个晶体二极管31，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

18、一种包含有一条支路或包含有若干条并联支路，每条支路包含有一个PNP三极管20和一个电阻21的等离子体显示器的阴极驱动器或阳极清除器，其特征在于其中的每一支路还包含有一个NPN三极管23或/和一个电阻24或/和一个晶体二极管31，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

19、一种等离子体显示器的阳极驱动器或阴极清除器，其特征在于：

该驱动器或该清除器只包含有一条支路或包含若干条并联支路，每一支路包含有一个NPN三极管23，一个PNP三极管20和一个晶体二极管30，每一支路的三极管20和23的基极并接在一起，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。或者

该驱动器或该清除包含有若干由一个电阻40和一个二极管41串联而成的支路段，全部支路段在电阻一端分为若干组，属于同一组的各支路段的电阻并接在一起，全部支路段在二极管一端亦分为若干组，同一组的各支路段的二极管的负极并接在一起。每一电阻并接端都与一个电阻42的一端以及一个NPN三极管43的集电极连接，电阻的另一端与供电电源的正极连接，三极管43的发射极与电源的负极连接，或者每一电阻并接端与一个PNP三极管50的集电极连接或与一个PNP三极管50的集电极和一个二极管51的负极连接，三极管50的发射极与电源的正极连接，二极管51的正极与电源的负极连接。每一个二极管负极并接端与一个NPN三极管44的集电极连接，44的发射极与电源的负极连接，或者每一个二极管负极并接端与一个PNP三极管52的集电极和一个电阻53的一端连接，52的发射极与电源的正极连接，电阻53的另一端与电源的负极连接。或者每个三极管43还并联一个电阻或每个三极管50还并联一个电阻，或/和每个三极管44还并联一个电阻或每个三极管52还并联一个电阻，或/和每一支路段的输出端与电源的负极之间还接有一个二极管47。并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

20、一种等离子体显示器的阴极驱动器或阳级清除器，其特征在于：

该驱动器或该清除器只包含一条支路或包含若干条并联支路，每一支路包含一个NPN三极管23，一个PNP三极管20和一个晶体二极管31，每一支路的三极管20和23的基极连接在一起，并且该驱动器或该清除器中的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。或者

该驱动器或该清除器包含有若干由一个二极管69和一个电阻68串联而成的支路段，全部支路段在电阻一端分为若干组，属于同一组的各支路段的电阻并接在一起，全部支路段在二极管一端亦分为若干组，同一组的各支路段的二极管的正极并接在一起。每一个二极管并接端都与一个PNP三极管70的集电极连接，三极管70的发射极与电源的正极连接，或者每个二极管并接端都与一个NPN三极管80的集电极和一个电阻83一端连接，三极管80的发射极与电源的负极连接，电阻83的另一端与电源的正极连接。每一个电阻的并接端都与一个PNP三极管71的集电极和一个电阻73的一端连接，三极管71的发射极与电源的正极连接，电阻73的另一端与电源的负极连接，或者每一个电阻的并接端与一个NPN三极管81的集电极连接，或与一个NPN三极管81的集电极和一个二极管82的正极连接，三极管81的发射极与电源的负极连接，二极管82的负极与电源的正极连接。或者每个三极管70还并联一个电阻或每个三极管80还并联一个电阻或/和每个三极管71还并联一个电阻或每个三极管81还并联一个电阻，或/和每一支路段的输出端与电源的正极之间还接有一个二极管75。并且该驱动器或该清除器的所有晶体管都是只能耐低电压或只能耐较低电压的晶体管。

21、一种等离子体显示器的阳极清除器，其特征在于该清除器由一个NPN三极管35组成或由若干个发射极并接在一起的NPN三极管35组成，所有三极管都是耐低电压或是耐较低电压的三极管。

22、一种等离子体显示器的阴极清除器，其特征在于该清除器由一个PNP三极管36组成或由若干个发射极并接在一起的PNP三极管36组成，所有三极管36都是耐低电压或是耐较低电压的三极管。

23、根据权利要求14至22中的任一个权利要求所述的阳极驱动器、阴极驱动器、阳极清除器或阴极清除器，其特征在于其各支路中的三极管或与各支路段关联的三极管中任一由接法完全相同的NPN三极管的全部或其一部份所构成的NPN三极管集合或任一由接法完全相同的NPN三极管的全部或一部份以及支路段上与这些三极管集合的集电极连接的那些二极管由二极管和NPN三极管组成的多重驱动晶体管电路取代，或/和其各支路中的三极管或与各支路段关联的三极管中的任一由接法完全相同的PNP三极管的全部或其一部份所构成的PNP三极管集合或任一由接法完全相同的PNP三极管的全部或一部份以及支路段上与这些三极管集合的集电极连接的那些二极管由二极管和PNP三极管组成的多重驱动晶体管电路所取代。

24、根据权利要求14至22中的任一个权利要求所述的阳极驱动器、阴极驱动器、阳极清除器或阴极清除器，其特征在于除去门电路中的晶体管以外，其中的基极为控制极的NPN三极管之全部或一部份中的每一个由一个电阻151和一个发射极为控制极或发射极和基极两个极为控制极的NPN三极管150所取代，或被包含三极管、电阻或者还有二极管的具有相同功能的单元电路所取代或被一个场效应晶体管所取代，或被一个薄膜晶体管所取代，或被一个单结晶体管所取代，或被一个微型真空管所取代，或由包含这类器件的具有相同功能的单元电路所取代或/和其中的基极当控制极的PNP三极管之全部或一部份中的每一个被一个电阻155和一个发射极为控制极或发射极和基极两个极为控制极的PNP三极管154所取代，或被包含三极管、电阻或者还有二极管的具有相同功能的单元电路所取代或被一个场效应晶体管所取代，或被一个薄膜晶体管所取代，或被一个单结晶体管所取代，或被一个微型真空管所取代，或由包含这类器件的具有相同功能的单元电路所取代。并且这些晶体三极管、场效应晶体管、薄膜晶体管、单结晶体管、微型真空管都是只能耐低电压或只能耐较低电压的器件。

25、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，其特征在于其中的阳极驱动器是权利要求14、15、16、19、23所述的阳极驱动器中的任何一个。

26、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，其特征在于其中的阳极驱动器是权利要求24所述的阳极驱动器。

27、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，其特征在于其中的阴极驱动器是权利要求14、17、18、20、23所述的阴极驱动器中的任何一个。

28、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，其特征在于其中的阴极驱动器是权利要求24所述的阴极驱动器。

29、根据权利要求2或4所述的等离子体显示器的驱动电路，其特征在于其中的阳极清除器是权利要求14、17、18、20、21、23所述的阴极清除器中的任何一个。

30、根据权利要求2或4所述的等离子体显示器的驱动电路，其特征在于其中的阳极清除器是权利要求24所述的阳极清除器。

31、根据权利要求3或4所述的等离子体显示器的驱动电路，其特征在于其中的阴极清除器是权利要求14、15、16、19、22、23所述的阴极清除器中的任何一个。

32、根据权利要求3或4所述的等离子体显示器的驱动电路，其特征在于其中的阴极清除器是权利要求24所述的阴极清除器。

33、根据权利要求1、2、3或4所述的等离子体显示器的驱动电路，其特征在于其中的逻辑电路包含了工作在不同电压范围的分配器或译码器220和分配器或译码器221，且当220和221均为分配器时，二者中的计数器的连接是通过电平变换电路进行的。

34、根据权利要求1、2、3、4或33所述的等离子体显示器的驱动电路，当该驱动电路为驱动交流等离子体显示器的驱动电路时，其特征在于其中的逻辑电路包含有维持显示的控制电路。

Images