CN105990352A - 分离的三维纵向存储器 - Google Patents

分离的三维纵向存储器 Download PDF

Info

Publication number
CN105990352A
CN105990352A CN201510090104.0A CN201510090104A CN105990352A CN 105990352 A CN105990352 A CN 105990352A CN 201510090104 A CN201510090104 A CN 201510090104A CN 105990352 A CN105990352 A CN 105990352A
Authority
CN
China
Prior art keywords
chip
voltage
voltage generator
memorizer
dimensional array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510090104.0A
Other languages
English (en)
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haicun IP Technology LLC
Original Assignee
Chengdu Haicun IP Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haicun IP Technology LLC filed Critical Chengdu Haicun IP Technology LLC
Priority to CN201510090104.0A priority Critical patent/CN105990352A/zh
Publication of CN105990352A publication Critical patent/CN105990352A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Memories (AREA)

Abstract

分离的三维纵向存储器。本发明提出一种分离3D-MV50，它含有至少一三维阵列芯片30和至少一电压产生芯片40。三维阵列芯片30含有多个竖直存储串16X、16Y。至少一电压产生器组件位于电压产生芯片40内，而非三维阵列芯片30内。三维阵列芯片30和电压产生芯片40具有完全不同的后端（BEOL）结构。

Description

分离的三维纵向存储器
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及三维纵向存储器。
背景技术
三维纵向存储器（three-dimensional vertical memory，简称为3D-MV）是一种单体（monolithic）半导体存储器，它含有多个竖直存储串。3D-MV包括三维只读存储器（3D-ROM）和三维随机读取存储器（3D-RAM）。3D-ROM可以进一步划分为三维掩膜编程只读存储器（3D-MPROM）和三维电编程只读存储器（3D-EPROM）。基于其编程机制，3D-MV可以含有memristor、resistive random-access memory（RRAM或ReRAM）、phase-change memory（PCM）、programmable metallization memory（PMM）、或conductive-bridging random-access memory（CBRAM）等。
美国专利8,638,611披露了一种3D-MV，它是一种纵向NAND（vertical NAND）。如图1所示，该3D-MV芯片20V含有至少一3D-MV阵列16V和周边电路18。3D-MV阵列16V含有多个竖直的存储串16X、16Y。每个存储串（如16X）含有多个垂直堆叠的存储元（如8a-8h）。这些存储元通过一条竖直地址线相互耦合。每个存储元（如8f）含有一个纵向晶体管，该纵向晶体管含有栅极6、存储膜7和纵向沟道9。周边电路18含有晶体管0t及其互连线0i。晶体管0t形成在半导体衬底0中，它是传统的平面型晶体管。互连线0i为晶体管0t实现相互连接。在图1中，衬底互连线0i含有金属层0M1、0M2。
周边电路18为3D-MV阵列16V产生读/写电压和/或转换地址/数据。具体说来，它将外界提供的电源电压转换成读电压和/或写电压，也可将外界的逻辑地址/数据转换成3D-MV阵列16V的物理地址/数据。现有技术的3D-MV是一种集成3D-MV，即3D-MV阵列16V及其周边电路18集成在同一芯片20V内。也就是说，3D-MV芯片20V在内部产生读/写电压和/或转换地址/数据。由于3D-MV的竖直存储串16X、16Y占用其下方的衬底0，周边电路18只能位于3D-MV阵列16V之外。
现有技术的主流观点是：集成降低成本。不幸的是，该观点对3D-MV不成立。对于3D-MV来说，由于竖直存储串16X、16Y采用了繁复的后端（BEOL）工艺，而周边电路18的后端工艺较简单，因此盲目地将存储串16X、16Y和周边电路18集成的直接结果就是不得不用制造存储串16X、16Y的昂贵工艺流程来制造周边电路18，这不仅不能降低成本，反而会增加成本。
发明内容
本发明的主要目的是提供一种更为廉价的三维纵向存储器（3D-MV）。
本发明的另一目的是提高3D-MV的阵列效率。
为了实现这些以及别的目的，本发明遵从如下设计原则：将三维电路和二维电路分离到不同芯片，以便将它们分别优化。为了提高三维阵列芯片的阵列效率，应尽量减少其上的周边电路。例如说，可以将3D-MV的电压产生器分离到另外一个芯片中。相应地，本发明提出一种分离3D-MV，它含有至少一三维阵列芯片和至少一电压产生器芯片。三维阵列芯片（三维电路）构建在三维空间中并含有多个功能层，电压产生器芯片（二维电路）构建在二维空间中并只含有一个功能层。由于电压产生器组件是实现3D-MV功能的必需组件，不含电压产生器组件的三维阵列芯片本身不是一个能独立工作的存储芯片。分离3D-MV带来一个好处：三维阵列芯片具有较高的阵列效率。
在分离3D-MV中，由于三维阵列芯片和电压产生器芯片可以分别设计和制造，它们可以具有不同的后端（BEOL）结构：电压产生器芯片可以含有更少的后端薄膜。虽然三维阵列芯片与集成3D-MV芯片的晶片成本相近，但由于电压产生器芯片可以采用独立的、廉价的后端工艺流程来制造，其晶片成本较低。因此，对于相同的存储容量，分离3D-MV的总成本低于集成3D-MV。
本发明提出一种分离3D-MV (50)，其特征在于包括：一含有至少一3D-MV阵列(16V)的三维阵列芯片(30)，该3D-MV阵列(16V)含有多个竖直存储串(16X、16Y)，每个竖直存储串含有多个垂直堆叠的存储元(8a-8h)；一含有至少部分电压产生器的电压产生器芯片(40)，该电压产生器为该三维阵列芯片(30)提供至少一与电源电压(VDD)不同的读电压(VR)和/或写电压(VW)；所述三维阵列芯片(30)不含所述部分电压产生器，所述三维阵列芯片(30)比所述电压产生器芯片(40)含有更多的后端薄膜，所述三维阵列芯片(30)和所述电压产生器芯片(40)为两个不同的芯片。
附图说明
图1是一种集成3D-MV芯片（现有技术）的截面图。
图2A是一种分离3D-MV的示意图，图2B是该分离3D-MV的电路框图。
图3是另一种分离3D-MV的示意图。
图4是一种分离3D-MV中三维阵列芯片的截面图。
图5是该分离3D-MV中电压产生器芯片的截面图。
图6A－图6C是三种电压产生器的电路图。
图7A－图7C是三种分离3D-MV的截面图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。
具体实施方式
在本发明中，“/”表示“和”或“或”的关系。例如，读/写电压表示读电压、或写电压、或读电压和写电压；地址/数据表示地址、或数据、或地址和电压。
图2A－图2B表示一种分离3D-MV 50。它含有一三维阵列芯片30（三维电路）和一电压产生器芯片40（二维电路）。其中，三维阵列芯片30构建在三维空间中并含有多个功能层（即存储层），电压产生器芯片40构建在二维空间中并只含有一个功能层。将三维电路和二维电路分离到不同芯片中可以将它们分别优化。
图2A中的分离3D-MV 50是一3D-MV存储卡，它包括一能与各种主机实现物理连接、并按照一种通讯标准通讯的接口54。接口54包括多个接触端52a、52b、54a－54d，它们能与主机插口对应的接触端耦合。其中，电源端52a与主机的电源接触端耦合，主机通过电源端52a提供的电源被称为电源电压VDD；接地端52b为分离3D-MV 50提供接地电压VSS；信号端54a－54d为主机和分离3D-MV 50提供信号交换，这些信号包括地址/数据。由于这些地址/数据直接被主机使用，它们是逻辑地址/数据。
电压产生器芯片40从电源端52处获取电源电压VDD，将其转换成读/写电压，并通过电源总线56向三维阵列芯片30提供该读/写电压。读/写电压可以是仅为读电压VR、或仅为写电压VW、或同时包括读电压VR和写电压VW；此外，VR和VW与VDD具有不同的数值。在本实施例中，读/写电压包括一个读电压VR和两个写电压VW1、VW2。在别的实施例中，读/写电压可以包括不止一个读电压或两个写电压。
图2B是分离3D-MV 50的电路框图。三维阵列芯片30含有多个3D-MV阵列22aa、22ay…及其解码器24、24G。电压产生芯片40位于三维阵列芯片30的整体解码器24G和接口54之间。它含有至少一个3D-MV的电压产生器组件。与集成3D-MV不同，该组件位于电压产生芯片40，而非三维阵列芯片30中。由于该组件是实现3D-MV功能的必需组件，不含电压产生器组件的三维阵列芯片30本身不是一个能独立工作的存储芯片。
3D-MV的电压产生器可以含有多个电压产生器组件，如带隙基准电路（精确基准电压源）40B、读电压产生器40R和电荷泵40W。其中，读电压产生器40R产生读电压VR，电荷泵40W产生写电压VW（参考美国专利6,486,728）。图6A-图6C披露了更多的电压产生器的例子。
图3中的分离3D-MV 50可用作大容量存储卡或固态硬盘，它含有多个三维阵列芯片30a、30b… 30w。电压产生器芯片40通过电源总线56为这些三维阵列芯片提供读/写电压。转换器芯片60将来自接触端54a-54d的逻辑地址/数据转换为物理地址/数据。三维阵列芯片组成两个通道：A和B。通道A中，内部总线58A为三维阵列芯片30a、30b… 30i提供物理地址/数据；通道B中，内部总线58B为三维阵列芯片30r、30s… 30w提供物理地址/数据。虽然本实施例仅有两个通道，对于熟悉本专业的人士来说，大容量存储卡和固态硬盘可以含有更多通道。
图4是分离3D-MV 50中三维阵列芯片30的截面图。三维阵列芯片30形成在三维空间中，并含有多个存储串16X、16Y。每个存储串（如16X）含有多个垂直堆叠的存储元（如8a-8h）。这些存储元通过一条竖直地址线相互耦合。每个存储元（如8f）含有一个纵向晶体管，该纵向晶体管含有栅极6、存储膜7和纵向沟道9。一个3D-MV的例子是纵向NAND（vertical NAND）。由于一个纵向NAND存储串含有24到256个垂直堆叠的存储元，三维阵列芯片30含有数目众多（24到256层）的后端薄膜。
图5是分离3D-MV 50中电压产生器芯片40的截面图。电压产生器芯片40形成在二维空间中，并只含有一个功能层，即衬底层0K’。 衬底层0K’包括晶体管0t及其互连线0iB。晶体管0t形成在电压产生器衬底0B上，互连线0iB包括两个金属层0M1’－0M2’。 由于每个金属层（如0M1’）含有2两层后端薄膜，电压产生芯片40总共只含有4层后端薄膜。
在分离3D-MV 50中，由于三维阵列芯片30和电压产生器芯片40可以分别设计和制造，它们可以具有不同的后端结构：电压产生器芯片40可以含有更少的后端薄膜。虽然三维阵列芯片30与集成3D-MV芯片20V的晶片成本相近，但由于电压产生器芯片40可以采用独立的、廉价的后端工艺流程来制造，其晶片成本较低。因此，对于相同的存储容量，分离3D-MV 50的总成本低于集成3D-MV 20V。
对于常规的二维存储器（2D-M，存储元分布在二维平面上，如闪存）来说，虽然也可以像分离3D-MV一样将2D-M阵列和电压产生器分离到不同芯片上，这样做会增加总成本。这是因为二维阵列芯片和电压产生芯片具有类似的后端结构和相近的晶片成本，加上额外的封装成本，分离2D-M比集成2D-M昂贵。这与3D-MV很不相同。3D-MV中三维阵列芯片30和电压产生芯片40具有不同的后端结构，因此分离3D-MV比集成3D-MV廉价。
图6A－图6C是三种电压产生器的电路图。电压产生器最好使用直流－直流变换器（DC-DC converter）。直流－直流变换器包括升压器和降压器。升压器的输出电压比输入电压高，降压器的输入电压比输入电压低。升压器的例子包括电荷泵（charge pump，图6A）和Boost变换器（Boost converter，图6B）等。降压器的例子包括低压降稳压器（low dropout，图6C）和Buck变换器（Buck converter）等。
图6A中的电压产生器包括一电荷泵72，其输出电压Vout大于输入电压Vin。一般说来，电荷泵72还含有一个或多个电容。图6B中的电压产生器包括一高频Boost变换器74，其输出电压Vout大于输入电压Vin。Boost变换器74还含有电感。该电感最好是一薄电感，以满足存储卡或固态硬盘对厚度的要求。图6C中的电压产生器包括一低压降稳压器76，其输出电压Vout小于输入电压Vin。一般说来，低压降稳压器76还含有一个或多个电容。
图7A－图7C是三种分离3D-MV的截面图。图7A－图7B中的分离3D-MV是一种多芯片封装（MCP）。其中，图7A中的3D-MV多芯片封装60含有两个单独的芯片：一三维阵列芯片30和一电压产生器芯片40。芯片30、40堆叠在一封装衬底（interposer）63上并位于同一封装壳61中。引线（bond wire）65为芯片30、40提供电连接。除了引线，还可以采用焊球（solder bump）等。为了保证数据安全，芯片30、40最好封装在一模塑料（molding compound）67内。在本实施例中，三维阵列芯片30堆叠在电压产生器芯片40上。在其它实施例中，电压产生器芯片40可以堆叠在三维阵列芯片30上，或三维阵列芯片30与电压产生器芯片40面对面地堆叠在一起，或三维阵列芯片30和电压产生器芯片40并列放置。
图7B中的3D-MV多芯片封装60含有至少两个三维阵列芯片30a、30b和一电压产生器芯片40。这些芯片30a、30b和40是三个单独的芯片。它们位于同一封装壳61中。其中，三维阵列芯片30a堆叠在三维阵列芯片30b之上，三维阵列芯片30b堆叠在电压产生器芯片40之上。引线65为芯片30a、30b和40提供电连接。
图7C中的分离3D-MV是一3D-MV多芯片模块（MCM）60，它含有一个框架76。该框架76含有两个单独的封装：三维阵列封装72和电压产生器封装74。其中，三维阵列封装72含有两个三维阵列芯片30a、30b，而电压产生器封装74含有电压产生器芯片40。框架76还为三维阵列封装72和电压产生器封装74提供电连接（此处未画出）。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种分离的三维纵向存储器（3D-MV）(50)，其特征在于包括：
一含有至少一3D-MV阵列(16V)的三维阵列芯片(30)，该3D-MV阵列(16V)含有多个竖直存储串(16X、16Y)，每个竖直存储串含有多个垂直堆叠的存储元(8a-8h)；
一含有至少部分电压产生器的电压产生器芯片(40)，该电压产生器为该三维阵列芯片(30)提供至少一与电源电压(VDD)不同的读电压(VR)和/或写电压(VW)；
所述三维阵列芯片(30)不含所述部分电压产生器，所述三维阵列芯片(30)比所述电压产生器芯片(40)含有更多的后端（BEOL）薄膜，所述三维阵列芯片(30)和所述电压产生器芯片(40)为两个不同的芯片。
2.根据权利要求1所述的存储器，其特征还在于：每个所述存储元含有一纵向晶体管。
3.根据权利要求2所述的存储器，其特征还在于：所述纵向晶体管含有一纵向沟道。
4.根据权利要求1所述的存储器，其特征还在于：所述3D-MV是纵向NAND（vertical NAND）。
5.根据权利要求1所述的存储器，其特征还在于：所述3D-MV是三维只读存储器（3D-ROM）或三维随机读取存储器（3D-RAM）。
6.根据权利要求1所述的存储器，其特征还在于：所述3D-MV是3D-memristor、3D-RRAM或3D-ReRAM、3D-PCM、3D-PMC和3D-CBRAM中的一种。
7.根据权利要求1所述的存储器，其特征还在于：所述电压产生器芯片(40)含有一直流－直流变换器（DC－DC converter）。
8.根据权利要求7所述的存储器，其特征还在于：该直流－直流变换器是电荷泵（charge pump）、Boost变换器（Boost converter）、低压降稳压器（low dropout）和Buck变换器（Buck converter）中的一种。
9.根据权利要求1所述的存储器，其特征还在于：所述分离3D-MV是存储卡、固态硬盘、多芯片封装和多芯片模块中的至少一种。
10.根据权利要求1所述的存储器，其特征还在于：含有另一三维阵列芯片，该电压产生芯片含有所述另一三维阵列芯片的电压产生器。
CN201510090104.0A 2015-02-28 2015-02-28 分离的三维纵向存储器 Pending CN105990352A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510090104.0A CN105990352A (zh) 2015-02-28 2015-02-28 分离的三维纵向存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510090104.0A CN105990352A (zh) 2015-02-28 2015-02-28 分离的三维纵向存储器

Publications (1)

Publication Number Publication Date
CN105990352A true CN105990352A (zh) 2016-10-05

Family

ID=57038425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510090104.0A Pending CN105990352A (zh) 2015-02-28 2015-02-28 分离的三维纵向存储器

Country Status (1)

Country Link
CN (1) CN105990352A (zh)

Similar Documents

Publication Publication Date Title
CN103633048B (zh) 含有读/写电压产生器芯片的三维存储器
US9666300B2 (en) Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9093129B2 (en) Discrete three-dimensional memory comprising dice with different BEOL structures
US9123393B2 (en) Discrete three-dimensional vertical memory
CN103765516B (zh) 分离的三维存储器
US9396764B2 (en) Discrete three-dimensional memory
US9305604B2 (en) Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9093153B2 (en) Three-dimensional memory comprising discrete read/write-voltage generator die
US9558842B2 (en) Discrete three-dimensional one-time-programmable memory
US9508395B2 (en) Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9299390B2 (en) Discrete three-dimensional vertical memory comprising off-die voltage generator
US9117493B2 (en) Discrete three-dimensional memory comprising off-die address/data translator
US9559082B2 (en) Three-dimensional vertical memory comprising dice with different interconnect levels
US9305605B2 (en) Discrete three-dimensional vertical memory
US20150325273A1 (en) Discrete Three-Dimensional Vertical Memory
CN105990352A (zh) 分离的三维纵向存储器
CN105990351A (zh) 分离的三维纵向存储器
CN107046036B (zh) 含有分离电压产生器的三维一次电编程存储器
CN106206590A (zh) 电压产生器分离的三维纵向存储器
CN106205669A (zh) 地址/数据转换器分离的三维纵向存储器
CN106206589B (zh) 电压产生器分离的三维纵向存储器
CN106206587B (zh) 地址/数据转换器分离的三维纵向存储器
US20160189791A1 (en) Discrete Three-Dimensional One-Time-Programmable Memory
WO2014134865A1 (zh) 含有独立中间电路芯片的三维存储器
CN107689377A (zh) 含有分离地址/数据转换器的三维一次电编程存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161005