CN105988719A - 存储装置及其处理数据的方法 - Google Patents

存储装置及其处理数据的方法 Download PDF

Info

Publication number
CN105988719A
CN105988719A CN201510066038.3A CN201510066038A CN105988719A CN 105988719 A CN105988719 A CN 105988719A CN 201510066038 A CN201510066038 A CN 201510066038A CN 105988719 A CN105988719 A CN 105988719A
Authority
CN
China
Prior art keywords
storage device
lba
cache blocks
block
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510066038.3A
Other languages
English (en)
Other versions
CN105988719B (zh
Inventor
曹志忠
吴大畏
李晓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd
Original Assignee
SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd filed Critical SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd
Priority to CN201510066038.3A priority Critical patent/CN105988719B/zh
Publication of CN105988719A publication Critical patent/CN105988719A/zh
Application granted granted Critical
Publication of CN105988719B publication Critical patent/CN105988719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储装置，包括一逻辑处理块。所述逻辑处理块包括一记录单元、一排序单元及一输出单元。所述记录单元用于记录存储于所述存储装置内一缓存区内的每一缓存块对应的逻辑块地址。所述排序单元用于对所记录的逻辑块地址进行排序。所述输出单元用于将所述缓存块按对应的逻辑块地址的顺序输出至所述存储装置内一存储区。本发明存储装置用于当缓存块需要从缓存区转存到存储区时，将缓存块按照其逻辑地址的顺序存储于所述存储区，增加了存储区内每一存储块数据的关联性，减少了在大资料覆盖写时存储区内存储块的回收损耗，提高了存储装置的读写性能。本发明还揭露了一种存储装置处理数据的方法。

Description

存储装置及其处理数据的方法
技术领域
本发明涉及一种存储装置及其处理数据的方法。
背景技术
闪存(Flash)的物理块存在单层单元模式（SLC，Single-Level cell）和多层单元模式（MLC，Multi-Level cell），所述多层单元模式包括三层单元模式（TLC，Triple-Level cell）。通常在闪存内，将SLC区作为缓存区，TLC区作为存储区。当数据从缓存区转存到存储区时，缓存区内的任意三个块的数据会转存到存储块内的一个块内。如此在对存储块进行大资料的覆盖写时，往往需要先选中存储区内的块并将每个块内不需要覆盖的数据备份到缓存区内以回收这些存储区内的块，才能进行新数据的写入，回收的数据越多就会导致闪存的性能下降。
发明内容
鉴于以上内容，有必要提供一种存储装置及其处理数据的方法，以在大资料的覆盖写时减少回收损耗，提高数据读写性能。
一种存储装置，包括一逻辑处理块，所述逻辑处理块包括：
一记录单元，用于记录存储于所述存储装置内一缓存区内的每一缓存块对应的逻辑块地址；
一排序单元，用于对所记录的逻辑块地址进行排序；
一输出单元，用于将所述缓存块按对应的逻辑块地址的顺序输出至所述存储装置内一存储区。
一种存储装置处理数据的方法，包括：
记录存储于所述存储装置中一缓存区内的每一缓存块对应的逻辑块地址；
对所记录的逻辑块地址进行排序；
将所述缓存块按对应的逻辑块地址的顺序输出至所述存储装置内一存储区。
上述存储装置可实现当缓存块需要从缓存区转存到存储区时，将缓存块按照其逻辑地址的顺序存储于所述存储区，增加了存储区内每一存储块数据的关联性，减少了在大资料覆盖写时存储区内存储块的回收损耗，提高了存储装置的读写性能。
附图说明
图1是本发明存储装置的较佳实施方式的示意图。
图2是图1中逻辑处理块的较佳实施方式的示意图。
图3是图2中记录单元的较佳实施方式的示意图。
图4是本发明存储装置处理数据的方法的较佳实施方式的流程图。
图5是图4中记录存储于存储装置中缓存区内的每一缓存块对应的逻辑块地址步骤的具体流程图。
主要元件符号说明
存储装置 100
缓存区 110
存储区 120
逻辑处理块 30
记录单元 31
排序单元 33
输出单元 35
计算模块 312
选择模块 314
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1及图2，本发明存储装置100包括一缓存区110及一存储区120。所述缓存区110包括一逻辑处理块30。所述逻辑处理块30包括一记录单元31，一排序单元33及一输出单元35。
本实施方式中，所述存储装置100为一闪存，所述缓存区110为单层单元模式，所述存储区120为多层单元模式，其中，所述存储区120为三层单元模式。
所述记录单元31用于记录所述缓存区110内每一缓存块对应的逻辑块地址。其中，逻辑块地址是将数据的逻辑地址划分为若干块后，每一块的逻辑地址的总地址。例如，逻辑块地址为0的逻辑块内可以包括有逻辑地址0-169，称为逻辑块0；逻辑地址170-339被划分到逻辑块地址为1的逻辑块内，称为逻辑块1；逻辑地址340-509被划分到逻辑块地址为2的逻辑块内，称为逻辑块2；以此类推。
请参考图3，所述记录单元31包括一计算模块312及一选择模块314。所述计算模块312用于计算所述缓存区110中每一缓存块内所有缓存数据分别对应的逻辑块地址的数量。所述选择模块314用于选择所述计算模块得出的数量最多的逻辑块地址作为这一缓存块对应的逻辑块地址。例如，所述计算模块312计算得出一缓存块内逻辑块0的数量为10、逻辑块1的数量为30、逻辑块2的数量为15。所述选择模块314选择数量最多的逻辑块，也就是逻辑块1作为所述缓存块对应的逻辑块地址。
所述排序单元33用于对所记录的逻辑块地址进行关联性排序。所述输出单元35用于在将缓存块从缓存区110转存到存储区120时，将所述缓存块按其对应的逻辑块地址的顺序输出。
由于将所述缓存区内的缓存块按照逻辑块地址的关联性转存到了所述存储块内，在下次进行大资料的覆盖写时，增加了存储区120内的存储块的命中率，减少了存储块的回收损耗。例如，当缓存区内有七个缓存块，其逻辑块地址分别为4、10、15、5、9、6、11。经排序单元33按照其关联性排序后，所述七个缓存块的逻辑地址的顺序为4、5、6、9、10、11、15。当需要将这些缓存块从缓存区转存到存储区时，所述输出单元35将所述七个缓存块按照其逻辑块地址的关联性分别转存到所述存储块X、Y、Z内，其中，所述存储块X内存储有逻辑块地址为4、5、6的数据，所述存储块Y内存储有逻辑块地址为9、10、11的数据。当需要对所述存储区120内的数据进行覆盖写，且覆盖写对应的逻辑块地址为9-11，仅需命中所述存储块Y即可，无需命中其他存储块，减少了存储块的回收损耗。
本实施方式中，所述逻辑处理块30设置于所述缓存区110内，其他实施方式中，所述逻辑处理块30不限于设置在所述缓存区110内，如可直接设置在存储装置100内。
图4为本发明存储装置100处理数据的方法的流程图，该方法包括：
S401：记录存储于所述存储装置中缓存区内的每一缓存块对应的逻辑块地址；
S402：对所记录的逻辑块地址进行排序；
S403：将所述缓存块按其逻辑块地址的顺序输出至所述存储装置内的存储区。
请参考图5，其中，所述步骤S401包括：
S411：计算所述缓存区中每一缓存块内所有缓存数据分别对应的逻辑块地址的数量；
S421：选择计算所得出的数量最多的逻辑块地址作为这一缓存块对应的逻辑块地址；
上述存储装置可实现当缓存块需要从缓存区转存到存储区时，将缓存块按照其逻辑地址的顺序存储于所述存储区，增加了存储区内每一存储块数据的关联性，减少了在大资料覆盖写时存储区内存储块的回收损耗，提高了存储装置的读写性能。

Claims (9)

1.一种存储装置，包括一逻辑处理块，所述逻辑处理块包括：
一记录单元，用于记录存储于所述存储装置内一缓存区内的每一缓存块对应的逻辑块地址；
一排序单元，用于对所记录的逻辑块地址进行排序；
一输出单元，用于将所述缓存块按对应的逻辑块地址的顺序输出至所述存储装置内一存储区。
2.如权利要求1所述的存储装置，其特征在于：所述逻辑块设置于所述缓存区内。
3.如权利要求1所述的存储装置，其特征在于：所述记录单元包括一计算模块及一选择模块，所述计算模块用于计算所述缓存块内所有缓存数据分别对应的逻辑块地址的数量，所述选择模块用于选择计算所得出的数量最多的逻辑块地址作为这一缓存块对应的逻辑块地址。
4.如权利要求1所述的存储装置，其特征在于：所述存储装置为一闪存，所述缓存区为单层单元模式，所述存储区为多层单元模式。
5.如权利要求4所述的存储装置，其特征在于：所述存储区为三层单元模式。
6.一种存储装置处理数据的方法，包括：
记录存储于所述存储装置中一缓存区内的每一缓存块对应的逻辑块地址；
对所记录的逻辑块地址进行排序；
将所述缓存块按对应的逻辑块地址的顺序输出至所述存储装置内一存储区。
7.如权利要求6所述的存储装置处理数据的方法，其特征在于：所述步骤记录存储于所述存储装置中一缓存区内的每一缓存块对应的逻辑块地址包括：
计算所述缓存块内所有缓存数据分别对应的逻辑块地址的数量；
选择计算所得出的数量最多的逻辑块地址作为这一缓存块对应的逻辑块地址。
8.如权利要求6所述的存储装置处理数据的方法，其特征在于：所述存储装置为一闪存，所述缓存区为单层单元模式，所述存储区为多层单元模式。
9.如权利要求8所述的存储装置处理数据的方法，其特征在于：所述存储区为三层单元模式。
CN201510066038.3A 2015-02-07 2015-02-07 存储装置及其处理数据的方法 Active CN105988719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510066038.3A CN105988719B (zh) 2015-02-07 2015-02-07 存储装置及其处理数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510066038.3A CN105988719B (zh) 2015-02-07 2015-02-07 存储装置及其处理数据的方法

Publications (2)

Publication Number Publication Date
CN105988719A true CN105988719A (zh) 2016-10-05
CN105988719B CN105988719B (zh) 2019-03-01

Family

ID=57037990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510066038.3A Active CN105988719B (zh) 2015-02-07 2015-02-07 存储装置及其处理数据的方法

Country Status (1)

Country Link
CN (1) CN105988719B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089818A (zh) * 2017-12-12 2018-05-29 腾讯科技（深圳）有限公司 数据处理方法、装置及存储介质
CN108089996A (zh) * 2017-11-29 2018-05-29 深圳忆联信息系统有限公司 一种提升带slc缓存的固态硬盘读性能的方法
CN108733318A (zh) * 2017-04-20 2018-11-02 立而鼎科技（深圳）有限公司 一种tlc nand flash固态硬盘的写入方法
CN110618793A (zh) * 2019-09-18 2019-12-27 深圳市硅格半导体有限公司 一种减少gc处理量的闪存数据写入方法、系统及闪存
CN111949199A (zh) * 2019-05-16 2020-11-17 北京兆易创新科技股份有限公司 一种存储设备的数据写入方法、装置及存储设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327624A1 (en) * 2008-06-30 2009-12-31 Sony Corporation Information processing apparatus, controlling method thereof, and program
CN103488582A (zh) * 2013-09-05 2014-01-01 深圳市华为技术软件有限公司 写高速缓冲存储器的方法及装置
CN105183387A (zh) * 2015-09-14 2015-12-23 联想(北京)有限公司 一种控制方法及控制器、存储设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327624A1 (en) * 2008-06-30 2009-12-31 Sony Corporation Information processing apparatus, controlling method thereof, and program
CN103488582A (zh) * 2013-09-05 2014-01-01 深圳市华为技术软件有限公司 写高速缓冲存储器的方法及装置
CN105183387A (zh) * 2015-09-14 2015-12-23 联想(北京)有限公司 一种控制方法及控制器、存储设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733318A (zh) * 2017-04-20 2018-11-02 立而鼎科技（深圳）有限公司 一种tlc nand flash固态硬盘的写入方法
CN108089996A (zh) * 2017-11-29 2018-05-29 深圳忆联信息系统有限公司 一种提升带slc缓存的固态硬盘读性能的方法
CN108089818A (zh) * 2017-12-12 2018-05-29 腾讯科技（深圳）有限公司 数据处理方法、装置及存储介质
CN108089818B (zh) * 2017-12-12 2021-09-07 腾讯科技（深圳）有限公司 数据处理方法、装置及存储介质
CN111949199A (zh) * 2019-05-16 2020-11-17 北京兆易创新科技股份有限公司 一种存储设备的数据写入方法、装置及存储设备
CN111949199B (zh) * 2019-05-16 2024-04-26 兆易创新科技集团股份有限公司 一种存储设备的数据写入方法、装置及存储设备
CN110618793A (zh) * 2019-09-18 2019-12-27 深圳市硅格半导体有限公司 一种减少gc处理量的闪存数据写入方法、系统及闪存

Also Published As

Publication number Publication date
CN105988719B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US10540274B2 (en) Memory devices including dynamic superblocks, and related methods and electronic systems
US9983799B2 (en) Trim command processing method, memory control circuit unit and memory storage apparatus
US8537613B2 (en) Multi-layer memory system
KR101343237B1 (ko) 메모리 블록 선택
US8438361B2 (en) Logical block storage in a storage device
US11232041B2 (en) Memory addressing
US9880742B2 (en) Valid data merging method, memory controller and memory storage apparatus
EP2565792A1 (en) Block management schemes in hybrid SLC/MLC memory
TWI537728B (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN107368429A (zh) 数据储存装置、内存控制器及其数据管理方法与数据区块管理方法
US20090198875A1 (en) Data writing method for flash memory, and controller and system using the same
US8489942B1 (en) Memory management method, and memory controller and memory storage device using the same
CN105988719A (zh) 存储装置及其处理数据的方法
US10283196B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
TW201719415A (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US20130346674A1 (en) Data writing method, memory controller and memory storage device
CN108733318A (zh) 一种tlc nand flash固态硬盘的写入方法
CN106557432A (zh) 缓冲存储器管理方法、存储器控制电路单元及存储装置
TWI450271B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TW202044046A (zh) 資料儲存裝置與資料處理方法
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
CN101739350B (zh) 存储器储存装置及其控制方法
CN105653466A (zh) 数据储存装置以及快闪存储器控制方法
TWI749279B (zh) 資料儲存裝置與資料處理方法
Lin et al. History-aware page replacement algorithm for NAND flash-based consumer electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant