CN105938465B - 包括多个功能模块的半导体器件及其操作方法 - Google Patents

包括多个功能模块的半导体器件及其操作方法 Download PDF

Info

Publication number
CN105938465B
CN105938465B CN201510474746.0A CN201510474746A CN105938465B CN 105938465 B CN105938465 B CN 105938465B CN 201510474746 A CN201510474746 A CN 201510474746A CN 105938465 B CN105938465 B CN 105938465B
Authority
CN
China
Prior art keywords
bus
data
functional module
semiconductor device
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510474746.0A
Other languages
English (en)
Other versions
CN105938465A (zh
Inventor
金光铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105938465A publication Critical patent/CN105938465A/zh
Application granted granted Critical
Publication of CN105938465B publication Critical patent/CN105938465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件，包括：总线；从功能模块，耦接至总线；主功能模块，经由总线接口耦接至总线，且适用于当将请求传送至从功能模块时将总线ID与请求一起提供给从功能模块；以及次从功能模块，适用于监控总线接口。当总线ID与多个确定的总线ID中的任意一个匹配时，次从功能模块捕获与总线ID一起传递的数据。

Description

包括多个功能模块的半导体器件及其操作方法
相关申请的交叉引用
本申请要求2015年3月3日提交的申请号为10-2015-0029816的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种电子器件，具体而言涉及一种半导体器件及其操作方法。
背景技术
一种半导体器件可以包括用于执行各种操作的功能模块。所述功能模块连接至总线，以及经由总线的通信协议互相通信。
每个功能模块可以用作主功能模块和从功能模块。当第一功能模块和第二功能模块经由总线通信时，第一功能模块可以将读取请求传送至第二功能模块，以及第二功能模块可以响应于读取请求而将数据传送至第一功能模块。另外，当第一功能模块将写入请求以及然后将数据传送至第二功能模块时，第二功能模块可以响应于写入请求来储存传送的数据。在该例子中，第一功能模块是主功能模块，而第二功能模块是为第一功能模块而操作的从功能模块。信号功能模块可以用作主功能模块和从功能模块二者。
发明内容
本发明针对一种具有改善操作速度的半导体器件及其操作方法。
本发明的一个实施例提供一种半导体器件，包括：总线；从功能模块，耦接至总线；主功能模块，经由总线接口耦接至总线，且适用于当将请求经由总线接口和总线传送至从功能模块时将总线ID与请求一起提供给从功能模块；以及次从功能模块，适用于监控总线接口，其中，主功能模块和从功能模块将与请求相对应的数据和总线ID一起传递，以及其中当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时，次从功能模块捕获与总线ID一起传递的数据。
次从功能模块可以包括用于储存所述多个确定的总线ID的操作存储器。
次从功能模块可以根据确定的总线ID的值来处理捕获的数据。
次从功能模块可以包括具有多个储存区的内部存储器，以及次从功能模块根据确定的总线ID的值来将处理数据储存在储存区之一中。
主功能模块基于确定的总线ID来读取储存在次从功能模块中的处理数据。
从功能模块可以是随机存取存储器(RAM)，主功能模块可以是与非易失性存储器耦接的存储控制器，以及次从功能模块可以是独立磁盘冗余阵列(RAID)控制器。
所述请求可以是用于储存在RAM中的数据的读取请求，存储控制器将总线ID和读取请求一起传送至RAM，以及RAM响应于读取请求来将数据和总线ID一起传送至存储控制器。
当在总线接口上与数据一起传送的总线ID与确定的总线ID之一匹配时，RAID控制器可以捕获数据并且处理捕获的数据。
RAID控制器可以包括具有第一储存区和第二储存区的内部存储器，RAID控制器产生用于捕获的数据的奇偶位，以及根据确定的总线ID的值来将奇偶位储存在第一储存区之一中。第二储存区可以储存确定的总线ID。
存储控制器可以经由直接接口耦接至RAID控制器，以及存储控制器可以一如下方式将从RAM提供的数据储存在非易失性存储器中：存储控制器可以经由直接接口读取奇偶位以及将奇偶位储存在非易失性存储器中。
从功能模块可以是RAM，主功能模块可以是与非易失性存储器耦接的控制器，以及次从功能模块可以是数据压缩单元。
存储控制器将总线ID和请求一起提供给RAM，在请求之后存储控制器和RAM可以将数据和总线ID一起传递，以及当在总线接口上随数据传送的总线ID与确定的总线ID中的任意一个匹配时，数据压缩单元可以捕获数据并且处理捕获的数据。
数据压缩单元可以根据确定的总线ID之中的第一位来压缩或解压缩捕获的数据。
数据压缩单元可以包括具有第一储存区和第二储存区的内部存储器，数据压缩单元可以根据确定的总线ID之中的第二位来将处理的数据储存在第一储存区中的任意一个中，以及第二储存区可以储存确定的总线ID。
所述半导体器件还可以包括耦接至总线的处理单元，处理单元可以将处理数据从数据压缩单元经由总线加载到RAM中。
本发明的另一实施例提供一种操作半导体器件的方法，所述半导体器件包括经由总线接口耦接至总线的主功能模块。所述方法可以包括：将请求和总线ID一起从主功能模块经由总线接口和总线而传送至从功能模块；响应于主功能模块与从功能模块之间的请求来将总线ID和数据一起传送；以及当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时捕获所述数据。
所述方法还可以包括：根据确定的总线ID的值来处理捕获的数据。
所述半导体器件可以包括多个储存区，以及所述处理可以包括：根据确定的总线ID的值来将处理数据储存在储存区之一中。
所述方法还可以包括：储存确定的总线ID。
本发明的一个示例性实施例提供一种半导体器件，包括：第一功能模块和第二功能模块，适用于传递请求和相应的数据连同用于识别所述请求和所述相应的数据的总线ID；以及第三功能模块，适用于当总线ID与ID表的确定的总线ID基本上相同时根据命令利用相对应的数据执行操作，所述ID表储存了与确定的总线ID相对应的所述命令。
根据本发明的示例性实施例，提供具有改善操作速度的半导体器件及其操作方法。
无论如何上述总结仅是说明性的而非意在是限定性的。除说明性的方面、实施例和上述特征以外，参考附图和以下详细说明进一步的方面、实施例和特征将变得明显。
附图说明
参考附图通过详细描述其实施例，对本领域的普通技术人员而言本发明的以上和其他特征和优点将变得更加明显，其中：
图1是说明依照本发明的示例性实施例的半导体器件的框图；
图2是说明图1所示的半导体器件的操作方法的流程图；
图3是概念性地说明ID表的图；
图4是说明图1至图3所示的半导体器件的例子的框图；
图5是说明图4所示的内部存储器的图；
图6是说明图4所示的半导体器件的操作方法的流程图；
图7是说明图1所示的半导体器件另一例子的框图；
图8是说明图7所示的半导体器件的操作方法的流程图。
具体实施方式
在下文中，将参照附图来详细描述根据本发明的示例性实施例。在以下描述中，应当注意的是，仅描述对理解本发明来说必要的方面，而可以省略其他描述以避免不必要地对本发明的主题造成模糊。然而，本发明不局限于本文所述的示例性实施例，而可以以其他方式实施。提供示例性实施例以详细地描述本发明，使得本领域技术人员可以容易地实现本发明的技术实质。
贯穿本说明书和所附权利要求，当描述一个元件“耦接”至另一元件时，所述元件可以是“直接耦接”至其他元件或通过第三元件“间接耦接”至其他元件。贯穿说明书和权利要求，除非有相反的明确描述，否则词“包括”及其变化将被理解为意味着包括所描述的元件而不排除任何其他元件。
图1是说明根据本发明一个示例性实施例的半导体器件100的框图。
参考图1，半导体器件100可以包括主功能模块110、从功能模块120、总线130和次从功能模块140。主功能模块110、从功能模块120、总线130和次从功能模块140中的每个可以执行特定的功能。
主功能模块110可以经由总线接口BIF耦接至总线130。主功能模块110和从功能模块120可以根据预定协议经由总线接口BIF在由总线130提供的通道中通信。例如，预定协议可以是“高级可扩展接口(AXI)”协议。主功能模块110可以通过总线接口BIF和总线130来控制从功能模块120。当主功能模块110将请求传送至从功能模块120时，从功能模块120可以响应于所述请求来执行相应的操作，以及将操作结果作为数据传送至主功能模块110。当主功能模块110将请求传送至从功能模块120，然后将与所述请求相对应的数据传送至从功能模块120时，从功能模块120可以响应于所述请求用接收的数据来执行相应的操作。
根据示例性实施例，所述请求可以包括控制信号和地址信号。控制信号可以包括诸如与所述请求相对应的数据的类型和长度的信息，以及地址信号可以包括指示从功能模块中的储存空间的信息。
从功能模块120可以在主功能模块110的控制下执行操作。虽然未显示在图1中，但是从功能模块120可以包括用于在从功能模块120与总线130之间传递的接口。
总线130可以提供用于在主功能模块110与从功能模块120之间传递的通道。根据示例性实施例，总线130可以根据AXI协议来提供通信通道。
当向从功能模块120传送请求时，主功能模块110可以将总线识别(busIdentification，ID)与请求一起传送。总线ID可以包括多个位。总线ID可以用于识别与请求相对应的数据。例如，主功能模块110可以将请求和总线ID传送至从功能模块120，然后将与请求相对应的数据和相同的总线ID传送至从功能模块120。从功能模块120可以基于相同的总线ID来识别所述请求和相应的数据。例如，当主功能模块110将请求和总线ID传送至从功能模块120时，从功能模块120可以响应于请求来传送操作结果数据和相同的总线ID。主功能模块110可以基于相同的总线ID响应于请求来识别操作结果数据。
根据本发明的一个实施例，次从功能模块140可以通过总线接口BIF和次接口SIF耦接。次从功能模块140可以包括内部存储器，且所述内部存储器储存ID表IDT。所述ID表IDT可以包括多个预定总线ID和与多个预定总线ID相对应的多个命令。次从功能模块140可以通过次接口SIF监控总线接口BIF。在经由总线接口BIF在主功能模块110与从功能模块120之间传输的总线ID之中，次从功能模块140可以基于ID表IDT检测预定总线ID。
当检测在主功能模块110与从功能模块120之间传输的总线ID之中的ID表IDT的预定总线ID时，次从功能模块140可以在总线接口BIF捕获与预定总线ID一起传送的数据。相应地，当主功能模块110与从功能模块120之间的数据从主功能模块110和从功能模块120中之一提供给次从功能模块140时，由于次从功能模块140的数据捕获，因此从主功能模块110和从功能模块120中之一至次从功能模块140传送数据的过程可以被跳过。主功能模块110与从功能模块120彼此通信的同时，次从功能模块140可以捕获预定总线ID的数据。相应地，由于跳过了将数据从主功能模块110和从功能模块120中之一传送至次从功能模块140，因此可以改善半导体器件100的操作速度。
根据本发明的示例性实施例，次从功能模块140可以监控总线接口BIF，这与监控耦接至多个功能模块的总线130相比消耗较少资源。
如上所述，在经由总线接口BIF而在主功能模块110与从功能模块120之间传输的总线ID之中，次从功能模块140可以基于ID表IDT来检测预定总线ID以及捕获检测的预定总线ID的数据。根据本发明的示例性实施例，次从功能模块140是基于总线ID可以捕获在功能模块110、120之间传送的数据。因此，对于次从功能模块140捕获数据，可以不需要元信息和元信息的额外传送的单独的定义。次从功能模块140可以仅基于总线ID来捕获数据。相应地，可以在主功能模块110与从功能模块120之间执行简化了的通信，以及次从功能模块140可以获得目标数据而不等待将数据从主功能模块110和从功能模块120中之一传送至次从功能模块140。
然后，次从功能模块140可以根据储存在ID表IDT中的且与预定总线ID相对应的命令而用捕获的数据执行其自身的操作。
图2是说明半导体器件100的操作方法的流程图。图3是概念性说明ID表IDT的图。
参考图1和图2，在步骤S110中，次从功能模块140监控总线接口BIF。在步骤S120中，总线ID可以与请求一起从主功能模块110传送至从功能模块120。然后，在步骤S130中，如同与请求一起被传输一样，与请求相对应的数据也可以随相同的总线ID一起而在主功能模块110与从功能模块120之间传送。
在步骤S140中，次从功能模块140确定在总线接口BIF上与数据一起传输的总线ID是否是ID表IDT的预定总线ID。当总线ID是预定总线ID时，可以执行步骤S150。在步骤S150中，次从功能模块140可以捕获与预定总线ID一起传送的数据。
在步骤S160中，次从功能模块140根据与总线ID相对应的命令来处理数据。次从功能模块140可以根据ID表IDT中的与总线ID相对应的命令而用捕获的数据执行所述处理。
参考图3，ID表IDT可以包括第一至第n预定总线ID ID1至IDn。第一至第n预定总线ID ID1至IDn可以分别对应于第一至第n命令CMD1至CMDn。即，次从功能模块140根据与第一至第n预定总线ID ID1至IDn相对应的第一至第n命令CMD1至CMDn来执行操作。根据示例性实施例，次从功能模块140可以根据预定总线ID来处理捕获的数据。例如，次从功能模块140内部的内部存储器被分为多个储存区，且次从功能模块140可以根据预定总线ID而将处理数据储存在多个储存区之中的选中的储存区中。根据示例性实施例，预定总线ID可以指示用于捕获的数据的预定操作，所述预定操作将由次从功能模块140执行。例如，当次从功能模块140适用于对捕获的数据进行压缩和解压缩时，次从功能模块140可以根据预定总线ID对数据进行压缩或解压缩。例如，当次从功能模块140适用于校正捕获的数据的错误时，次从功能模块140可以根据预定总线ID来选择错误校正码的类型，以及通过选中的错误校正码来校正捕获的数据的错误。可以选择Bose、Chaudhri、Hocquenghem(BCH)码、ReedSolomon码和汉明码之中的一个或更多个作为错误校正码。另外，应当理解的是，次从功能模块140的各种操作可以分别对应于不同的预定总线ID。
可以根据如上所述的预定总线ID来命令次从功能模块140，使得次从功能模块140可以根据预定总线ID来处理捕获的数据，而不需要对从主功能模块110和从功能模块120中之一至次从功能模块140的捕获的数据的处理的单独的请求。相应地，提供了具有改善操作速度的半导体器件100。
由次从功能模块140处理的数据可以储存在次从功能模块140里面，然后主功能模块110可以基于预定总线ID而从次从功能模块140读取处理数据。
图4是说明参考图1至图3所述的半导体器件100的例子200的框图。
参考图4，半导体器件200可以包括处理单元205、存储控制器210、非易失性存储器215、随机存取存储器(RAM)220、总线230和独立磁盘冗余阵列(RAID)控制器240。
处理单元205可以耦接至总线230。处理单元205可以在外部主机(未显示)的控制下控制半导体器件的一般操作。处理单元205可以耦接至储存固件的单独的存储介质，且可以根据储存在相应存储介质中的固件而操作。处理单元205可以用作闪存转换层(FTL)。
存储控制器210可以经由参考图1至图3所述的总线接口BIF耦接至总线230，以及经由存储接口MIF耦接至非易失性存储器215。存储控制器210可以是参考图1至图3所述的主功能模块110。存储控制器210可以经由直接接口DIF耦接至RAID控制器240。
存储控制器210可以在处理单元205的控制下控制非易失性存储器215。存储控制器210可以在处理单元205的控制下控制非易失性存储器215的读取操作、编程操作、擦除操作和后台操作。存储控制器210可以从RAM 220读取数据，并且将读取数据编程在非易失性存储器215中。存储控制器210可以从非易失性存储器215读取数据，并且将读取数据储存在RAM 220中。
RAM 220可以耦接至总线230。RAM 220可以是参考图1至图3所述的从功能模块210。RAM 220可以在处理单元205和存储控制器210的控制下操作。RAM 220可以用作主机与非易失性存储器215之间的缓冲存储器。RAM 220可以用作处理单元205的操作存储器。
处理单元205可以把将被编程在非易失性存储器215中的数据临时地储存在RAM220中。在下文中，储存或将被储存在RAM中的数据被称为RAM数据。存储控制器210可以通过总线230读取RAM数据，以及将读取的RAM数据编程在非易失性存储器215中。存储控制器210可以将用于读取RAM数据的请求(在下文中，“读取请求”)和总线ID一起传送至RAM 220。响应于所述读取请求，如同从存储控制器210传送至RAM 220一样，RAM 220可以将与读取请求相对应的RAM数据随相同的总线ID一起传送至存储控制器210。
RAID控制器240可以经由参考图1至图3所示的次接口SIF耦接至总线接口BIF。RAID控制器240可以是参考图1至图3所述的次从功能模块140。RAID控制器240可以包括储存参考图1至图3所述的ID表IDT的内部存储器245。RAID控制器240可以通过次接口SIF来监控总线接口BIF。在经由存储控制器210与RAM 220之间的总线接口BIF传输的总线ID之中，RAID控制器240可以基于ID表IDT来检测预定总线ID。当RAM 220响应于读取请求而将与读取请求相对应的RAM数据随预定总线ID一起传送至存储控制器210时，RAID控制器240可以基于ID表IDT检测预定总线ID，以及可以捕获预定总线ID的RAM数据。即如参考图1至图3所述，次从功能模块140可以捕获从功能模块120传送至主功能模块110的数据。
然后，RAID控制器240可以根据与预定总线ID相对应的命令来处理捕获的RAM数据。RAID控制器240可以产生用于RAM数据的奇偶位，以及将产生的奇偶位储存在内部存储器245中。RAID控制器240可以根据RAID水平5或6来产生奇偶位。
图5是概念性说明参考图4所述的内部存储器的图。
参考图5，内部存储器245可以被分为多个储存区AREA1至AREA9。多个储存区AREA1至AREA9之中的第九储存区AREA9可以储存ID表。
RAID控制器240可以根据与预定总线ID相对应的命令来执行操作以捕获RAM数据。例如，在预定总线ID的多个位之中，多个位之中的最高有效位可以对应于用于产生奇偶位的命令。第一至第八区AREA1至AREA8之中的任意一个区可以由多个位之中的最低有效位指定。例如，第一储存区AREA1可以由预定总线ID的三个最低有效位“000”指定。RAID控制器240可以根据与预定总线ID相对应的产生命令来产生用于RAM数据的奇偶位，以及将产生的奇偶位储存在也与预定总线ID相对应的第一储存区AREA1中。
图6是说明参考图4所述的半导体器件200的操作方法的流程图。
参考图4和图6，在步骤S210中，RAID控制器240可以通过次接口SIF监控总线接口BIF。在步骤S220中，存储控制器210可以将总线ID与读取请求一起传送至RAM 220。在步骤S230中，RAM 220可以将与读取请求相对应的RAM数据和相同的总线ID一起传送至存储控制器210。存储控制器210可以将接收的RAM数据储存在非易失性存储器215中。非易失性存储器215可以包括多个存储区，且存储控制器210可以将RAM数据分配并且储存在多个存储区中。
在步骤S240中，RAM控制器240确定步骤230的与RAM数据一起传送的总线ID是否是ID表IDT的预定总线ID。当步骤230的与RAM数据一起传送的总线ID是ID表IDT内部的预定总线ID时，执行步骤S250。在步骤S250中，RAID控制器240可以捕获从RAM 220传输至存储控制器210的RAM数据连同预定总线ID。
在步骤S260中，RAM控制器240可以根据与预定总线ID相对应的产生命令来产生捕获RAM数据的奇偶位。在步骤S270中，RAID控制器240可以将产生的奇偶位储存在第一至第八储存区AREA1至ARAE8之中的与预定总线ID相对应的一个中。
然后，存储控制器210可以基于预定总线ID而经由直接接口DIF来读取储存在内部存储器245中的奇偶位，以及将读取的奇偶位编程在非易失性存储器215中。
图7是说明参考图1至图3所述的半导体器件100的另一例子300的框图。
参考图7，半导体器件300可以包括处理单元305、存储控制器310、非易失性存储器315、RAM 320、总线330和数据压缩单元340。
处理单元305可以耦接至总线330，以及在外部主机(未显示)的控制下控制半导体器件300的一般操作。处理单元305可以与参考图4至图6所述的处理单元205相同。
存储控制器310可以经由第一总线接口BIF1耦接至总线330，以及可以经由存储接口MIF耦接至非易失性存储器315，所述第一总线接口BIF1与参考图1至图3所述的总线接口BIF相似，所述存储接口MIF与参考图4至图6所述的存储接口MIF相似。存储控制器310可以是参考图1至图3所述的主功能模块110。存储控制器310可以在处理单元305的控制下控制非易失性存储器315。
RAM 320可以耦接至总线330。RAM 320可以是参考图1至图3所述的从功能模块120。RAM 320可以与参考图4至图6所述的RAM 220相同。
数据压缩单元340可以是参考图1至图3所述的次从功能模块140。数据压缩单元340可以经由参考图1至图3所述的次接口SIF来监控第一总线接口BIF1。数据压缩单元340可以经由第二总线接口BIF2耦接至总线330，所述第二总线接口BIF2与参考图1至图3所述的总线接口BIF相似。
数据压缩单元340可以包括参考图1至图3所述的储存ID表的内部存储器345。数据压缩单元340可以通过次接口SIF监控第一总线接口BIF。在经由第一总线接口BIF而在存储控制器310与RAM 320之间的传输的总线ID之中，数据压缩单元340可以基于ID表IDT检测预定总线ID。
存储控制器310可以将从非易失性存储器315读取的数据储存在RAM 320中作为RAM数据。存储控制器310可以把用于将RAM数据储存在RAM 320中的请求(在下文中，“写入请求”)和总线ID传送至RAM 320。写入请求之后，如同与写入请求一起被传送一样，存储控制器310可以将RAM数据和相同的总线ID一起传送至RAM 320。数据压缩单元340可以捕获RAM数据。
为了将用于处理单元305的操作所必需的数据从非易失性存储器315加载到RAM320，处理单元305可以控制存储控制器310从非易失性存储器315读取数据，以及将读取的数据临时储存在RAM 320中。例如，用于闪存转换层(FTL)的映射表可以从非易失性存储器315被加载至RAM 320。
当存储控制器310将RAM数据连同预定总线ID一起传送至RAM 320时，数据压缩单元340可以基于ID表IDT来检测预定总线ID，以及可以捕获预定总线ID的RAM数据。即，如参考图1至图3所述，次从功能模块140可以捕获被主功能模块110传送至从功能模块120的数据。
数据压缩模块340可以根据ID表IDT中的与预定总线ID相对应的命令来处理捕获的RAM数据。数据压缩单元340可以压缩捕获的RAM数据，以及将压缩的RAM数据储存在内部存储器345的特定储存区中。同样，数据压缩单元340可以解压缩捕获的RAM数据，以及将解压缩的RAM数据储存在内部存储器345的特定储存区中。数据压缩单元340可以根据与预定总线ID相对应的命令来压缩或解压缩捕获的RAM数据。如参考图5所述，数据压缩单元340可以根据预定总线ID而将压缩或解压缩的RAM数据储存在内部存储器345的储存区ARAE1至AREA8的任意一个中。相应地，存储控制器310可以通过预定总线ID控制数据压缩单元340来用捕获的RAM数据执行操作，所述预定总线ID最初用于识别传输至RAM 320的RAM数据。
然后，处理单元305可以控制数据压缩单元340将储存在内部存储器345中的压缩或解压缩的RAM数据加载到RAM 320。当前由存储控制器310储存在RAM 320中的RAM数据可以被压缩或解压缩的RAM数据代替。数据压缩单元340可以将压缩或解压缩的RAM数据经由第二总线接口BIF2传送至RAM 320。例如，为了将储存在非易失性存储器315中的压缩数据输出至外部主机，在数据压缩单元340捕获并且解压缩所述压缩数据的同时压缩数据可以从非易失性存储器315被加载到RAM 320。然后，当前加载在RAM 320中的压缩数据可以被数据压缩单元340的解压缩数据代替。解压缩数据可以提供给外部主机。例如，为了将用于闪存转换层的映射表从非易失性存储器315加载到RAM 320，在数据压缩单元340捕获并且压缩解压缩的映射数据的同时非易失性存储器315的解压缩的映射数据可以被加载到RAM320。然后，当前加载到RAM 320中的解压缩的映射数据可以被数据压缩单元340的压缩数据代替。因此，在RAM 320内部可以减小映射表的储存空间。
图8是说明参考图7所述的半导体器件300的操作方法的流程图。
参考图7和图8，在步骤S310中，数据压缩单元340可以经由次接口SIF来监控第一总线接口BIF1。在步骤S320中，存储控制器310可以将写入请求和总线ID传送至RAM 220。在步骤S330中，存储控制器310可以将与写入请求相对应的RAM数据和相同的总线ID传送至RAM 320。RAM 320可以基于相同的总线ID来识别与写入请求相对应的RAM数据，以及储存RAM数据。
在步骤S340中，数据压缩单元340确定步骤330的与RAM数据一起传输的总线ID是否是ID表IDT内部的预定总线ID。当步骤330的与RAM数据一起传输的总线ID是ID表IDT内部的预定总线ID时，可以执行步骤S350。在步骤S350中，数据压缩单元340可以捕获从存储控制器310传送至RAM 320的RAM数据和预定总线ID。
在步骤S360中，数据压缩单元340可以根据与预定总线ID相对应的压缩或解压缩命令来压缩或解压缩RAM数据。例如，预定总线ID的多个位之中，最高有效位可以对应于压缩或解压缩命令。
在步骤S370中，数据压缩单元340可以将压缩或解压缩的RAM数据储存在内部存储器345内部的由预定总线ID指示的储存区中。例如，可以根据预定总线ID的三个最低有效位来选择内部存储器345的第一至第八储存区AREA1至AREA8中的任意一个，以及压缩或解压缩数据可以被储存在所选中的储存区中。
然后，压缩或解压缩数据可以经由第二总线接口BIF2提供给RAM 320。
另外，应当理解的是，可以修改参考图1至图3所述的次从功能模块140。例如，图7的半导体器件300可以包括用于根据错误校正码校正数据的错误校正模块，且错误校正模块可以是次从功能模块140，类似于数据压缩单元340。错误校正模块可以基于ID表IDT的预定总线ID来捕获由存储控制器310传送至RAM 320的数据。进一步，错误校正模块可以对捕获的数据执行错误校正，以及将校正的数据储存在内部存储器中。然后，校正的数据可以经由总线接口BIF2提供给RAM 320。错误校正模块可以基于预定总线ID来捕获传送至存储控制器310的数据。然后，错误校正模块可以将用于错误校正的奇偶位增加至捕获的数据，以及将处理数据储存在内部存储器中。然后，存储控制器310可以经由直接接口DIF从错误校正模块读取处理数据，以及将处理数据编程在非易失性存储器315中。
根据本发明的示例性实施例，次从功能模块可以基于总线ID中的ID表IDT的预定总线ID来捕获数据，所述总线ID用于识别在总线上传输的数据而在功能模块之间交换。进一步，次从功能模块可以根据与ID表IDT中预定总线ID相对应的命令来处理捕获的数据。次从功能模块可以根据预定总线ID来处理捕获的数据，而不需要用于对从主功能模块和从功能模块中之一至次从功能模块的捕获的数据的处理的单独的请求。相应地，提供具有改善操作速度的半导体器件。
实施例已经公开在附图和说明书中。特殊术语是为了说明而非限制在权利要求中限定的本发明的范围。本领域技术人员将理解，在不脱离本公开的范围和实质的情况下可以做出各种修改和等同例子。因此，本发明的范围将由权利要求限定如下。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
总线；
从功能模块，耦接至总线；
主功能模块，经由总线接口耦接至总线，且适用于：当将请求经由总线接口和总线传送至从功能模块时将总线ID与请求一起提供给从功能模块；以及
次从功能模块，适用于监控总线接口，
其中，主功能模块和从功能模块将与请求相对应的数据和总线ID一起传递，以及
其中，当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时，次从功能模块捕获与总线ID一起传递的数据。
技术方案2.如技术方案1所述的半导体器件，其中，次从功能模块包括用于储存确定的总线ID的操作存储器。
技术方案3.如技术方案1所述的半导体器件，其中，次从功能模块根据确定的总线ID的值来处理捕获的数据。
技术方案4.如技术方案3所述的半导体器件，
其中，次从功能模块包括具有多个储存区的内部存储器，以及
其中，次从功能模块根据确定的总线ID的值来将处理数据储存在储存区之一中。
技术方案5.如技术方案4所述的半导体器件，其中，主功能模块基于确定的总线ID来读取储存在次从功能模块中的处理数据。
技术方案6.如技术方案1所述的半导体器件，
其中，从功能模块是随机存取存储器RAM，
其中，主功能模块是与非易失性存储器耦接的存储控制器，以及
其中，次从功能模块是独立磁盘冗余阵列RAID控制器。
技术方案7.如技术方案6所述的半导体器件，
其中，请求是用于储存在RAM中的数据的读取请求，
其中，存储控制器将总线ID和读取请求一起传送至RAM，以及
其中，RAM响应于读取请求来将数据和总线ID一起传送至存储控制器。
技术方案8.如技术方案7所述的半导体器件，其中，当在总线接口上与数据一起传送的总线ID与确定的总线ID之一匹配时，RAID控制器捕获数据并且处理捕获的数据。
技术方案9.如技术方案8所述的半导体器件，
其中，RAID控制器包括具有第一储存区和第二储存区的内部存储器，
其中，RAID控制器产生用于捕获的数据的奇偶位，以及根据确定的总线ID的值来将奇偶位储存在第一储存区之一中，以及
第二储存区储存确定的总线ID。
技术方案10.如技术方案9所述的半导体器件，
其中，存储控制器经由直接接口耦接至RAID控制器，以及
其中，存储控制器以如下方式将从RAM提供的数据储存在非易失性存储器中：存储控制器经由直接接口读取奇偶位以及将奇偶位储存在非易失性存储器中。
技术方案11.如技术方案1所述的半导体器件，
其中，从功能模块是RAM，
其中，主功能模块是与非易失性存储器耦接的控制器，以及
其中，次从功能模块是数据压缩单元。
技术方案12.如技术方案11所述的半导体器件，
其中，存储控制器将总线ID和请求一起提供给RAM，
其中，在请求之后存储控制器和RAM将数据和总线ID一起传递，以及
其中，当在总线接口上随数据传送的总线ID与确定的总线ID之一匹配时，数据压缩单元捕获数据并且处理捕获的数据。
技术方案13.如技术方案12所述的半导体器件，其中，数据压缩单元根据确定的总线ID的第一位来压缩或解压缩捕获的数据。
技术方案14.如技术方案12所述的半导体器件，
其中，数据压缩单元包括具有第一储存区和第二储存区的内部存储器，
其中，数据压缩单元根据确定的总线ID的第二位来将处理数据储存在第一储存区中的任意一个中，以及
第二储存区储存确定的总线ID。
技术方案15.如技术方案14所述的半导体器件，还包括耦接至总线的处理单元，
其中，处理单元将处理数据从数据压缩单元经由总线加载到RAM中。
技术方案16.一种操作半导体器件的方法，所述半导体器件包括经由总线接口耦接至总线的主功能模块，所述方法包括：
将请求和总线ID一起从主功能模块经由总线接口和总线而传送至从功能模块；
响应于主功能模块与从功能模块之间的请求来将总线ID和数据一起传送；以及
当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时捕获数据。
技术方案17.如技术方案16所述的方法，还包括：根据确定的总线ID的值来处理捕获的数据。
技术方案18.如技术方案17所述的方法，
其中，半导体器件包括多个储存区，以及
其中，所述处理包括：根据确定的总线ID的值来将处理数据储存在储存区之一中。
技术方案19.如技术方案16所述的方法，还包括：储存确定的总线ID。
技术方案20.一种半导体器件，包括：
第一功能模块和第二功能模块，适用于彼此传递请求和相应的数据连同用于识别所述请求和所述相应的数据的总线ID；以及
第三功能模块，适用于：当总线ID与储存了与确定的总线ID相对应的命令的ID表的确定的总线ID基本上相同时，根据所述命令而利用相应的数据执行操作。

Claims (20)

1.一种半导体器件，包括：
总线；
从功能模块，耦接至总线；
主功能模块，经由总线接口耦接至总线，且适用于：当将请求经由总线接口和总线传送至从功能模块时将总线ID与请求一起提供给从功能模块；以及
次从功能模块，适用于监控总线接口，
其中，主功能模块和从功能模块将与请求相对应的数据和总线ID一起传递，以及
其中，当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时，次从功能模块捕获与总线ID一起传递的数据。
2.如权利要求1所述的半导体器件，其中，次从功能模块包括用于储存确定的总线ID的操作存储器。
3.如权利要求1所述的半导体器件，其中，次从功能模块根据确定的总线ID的值来处理捕获的数据。
4.如权利要求3所述的半导体器件，
其中，次从功能模块包括具有多个储存区的内部存储器，以及
其中，次从功能模块根据确定的总线ID的值来将处理数据储存在储存区之一中。
5.如权利要求4所述的半导体器件，其中，主功能模块基于确定的总线ID来读取储存在次从功能模块中的处理数据。
6.如权利要求1所述的半导体器件，
其中，从功能模块是随机存取存储器RAM，
其中，主功能模块是与非易失性存储器耦接的存储控制器，以及
其中，次从功能模块是独立磁盘冗余阵列RAID控制器。
7.如权利要求6所述的半导体器件，
其中，请求是用于储存在RAM中的数据的读取请求，
其中，存储控制器将总线ID和读取请求一起传送至RAM，以及
其中，RAM响应于读取请求来将数据和总线ID一起传送至存储控制器。
8.如权利要求7所述的半导体器件，其中，当在总线接口上与数据一起传送的总线ID与确定的总线ID之一匹配时，RAID控制器捕获数据并且处理捕获的数据。
9.如权利要求8所述的半导体器件，
其中，RAID控制器包括具有第一储存区和第二储存区的内部存储器，
其中，RAID控制器产生用于捕获的数据的奇偶位，以及根据确定的总线ID的值来将奇偶位储存在第一储存区之一中，以及
第二储存区储存确定的总线ID。
10.如权利要求9所述的半导体器件，
其中，存储控制器经由直接接口耦接至RAID控制器，以及
其中，存储控制器以如下方式将从RAM提供的数据储存在非易失性存储器中：存储控制器经由直接接口读取奇偶位以及将奇偶位储存在非易失性存储器中。
11.如权利要求1所述的半导体器件，
其中，从功能模块是RAM，
其中，主功能模块是与非易失性存储器耦接的控制器，以及
其中，次从功能模块是数据压缩单元。
12.如权利要求11所述的半导体器件，
其中，存储控制器将总线ID和请求一起提供给RAM，
其中，在请求之后存储控制器和RAM将数据和总线ID一起传递，以及
其中，当在总线接口上随数据传送的总线ID与确定的总线ID之一匹配时，数据压缩单元捕获数据并且处理捕获的数据。
13.如权利要求12所述的半导体器件，其中，数据压缩单元根据确定的总线ID的第一位来压缩或解压缩捕获的数据。
14.如权利要求12所述的半导体器件，
其中，数据压缩单元包括具有第一储存区和第二储存区的内部存储器，
其中，数据压缩单元根据确定的总线ID的第二位来将处理数据储存在第一储存区中的任意一个中，以及
第二储存区储存确定的总线ID。
15.如权利要求14所述的半导体器件，还包括耦接至总线的处理单元，
其中，处理单元将处理数据从数据压缩单元经由总线加载到RAM中。
16.一种操作半导体器件的方法，所述半导体器件包括经由总线接口耦接至总线的主功能模块，所述方法包括：
将请求和总线ID一起从主功能模块经由总线接口和总线而传送至从功能模块；
响应于主功能模块与从功能模块之间的请求来将总线ID和数据一起传送；以及
当在总线接口上传递的总线ID与多个确定的总线ID之一匹配时捕获数据。
17.如权利要求16所述的方法，还包括：根据确定的总线ID的值来处理捕获的数据。
18.如权利要求17所述的方法，
其中，半导体器件包括多个储存区，以及
其中，所述处理包括：根据确定的总线ID的值来将处理数据储存在储存区之一中。
19.如权利要求16所述的方法，还包括：储存确定的总线ID。
20.一种半导体器件，包括：
第一功能模块和第二功能模块，适用于彼此传递请求和相应的数据连同用于识别所述请求和所述相应的数据的总线ID；以及
第三功能模块，适用于：当总线ID与储存了与确定的总线ID相对应的命令的ID表的确定的总线ID相同时，根据所述命令而利用相应的数据执行操作。
CN201510474746.0A 2015-03-03 2015-08-05 包括多个功能模块的半导体器件及其操作方法 Active CN105938465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150029816A KR102262550B1 (ko) 2015-03-03 2015-03-03 복수의 기능 블록들을 포함하는 반도체 장치 및 그것의 동작 방법
KR10-2015-0029816 2015-03-03

Publications (2)

Publication Number Publication Date
CN105938465A CN105938465A (zh) 2016-09-14
CN105938465B true CN105938465B (zh) 2020-04-21

Family

ID=56849880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510474746.0A Active CN105938465B (zh) 2015-03-03 2015-08-05 包括多个功能模块的半导体器件及其操作方法

Country Status (3)

Country Link
US (1) US10108570B2 (zh)
KR (1) KR102262550B1 (zh)
CN (1) CN105938465B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210032222A (ko) * 2019-09-16 2021-03-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그것의 동작 방법
KR20220125897A (ko) * 2021-03-05 2022-09-15 삼성전자주식회사 시스템 온 칩 및 시스템 온 칩에 포함된 연결 버스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125866A (zh) * 1994-03-18 1996-07-03 英特尔公司 在一条共用线上传输信号的方法与装置
CN1192391C (zh) * 1997-09-16 2005-03-09 日本电气株式会社 半导体集成电路器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285215B1 (ko) 1997-11-27 2001-04-02 서평원 보드간 데이터 송수신 방법 및 그 장치
EP0980166A1 (de) 1998-08-06 2000-02-16 Siemens Aktiengesellschaft Aktives Publishing
GB2497314A (en) * 2011-12-06 2013-06-12 St Microelectronics Grenoble 2 Independent blocks to control independent busses or a single combined bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125866A (zh) * 1994-03-18 1996-07-03 英特尔公司 在一条共用线上传输信号的方法与装置
CN1192391C (zh) * 1997-09-16 2005-03-09 日本电气株式会社 半导体集成电路器件

Also Published As

Publication number Publication date
KR20160107400A (ko) 2016-09-19
US20160259744A1 (en) 2016-09-08
CN105938465A (zh) 2016-09-14
KR102262550B1 (ko) 2021-06-10
US10108570B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
CN101937724B (zh) 用于执行拷贝回存操作的方法以及闪存存储设备
US9425828B2 (en) Memory device and memory system
US8078941B2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
US9324435B2 (en) Data transmitting method, memory control circuit unit and memory storage apparatus
KR20120064462A (ko) 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
US20130198587A1 (en) Memory buffer performing error correction coding (ecc)
CN102750559B (zh) 信息处理装置和信息处理方法
KR20100087328A (ko) 동기 직렬 인터페이스 ｎａｎｄ의 데이터 판독을 위한 시스템 및 방법
KR20070076849A (ko) 메모리 카드의 카피백 동작을 수행하는 장치 및 방법
KR20040082022A (ko) 정보기억장치 및 정보처리시스템
KR102319402B1 (ko) 복수의 채널들을 통해 반도체 메모리 장치들을 제어하는 메모리 시스템
JP2008090433A (ja) メモリコントローラ、メモリシステム及びデータ転送方法
KR20120103276A (ko) 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법
US10698830B2 (en) Obtaining data in a nonvolatile memory device through the use of descriptors
US10754552B2 (en) Data storage device and operating method thereof
CN105938465B (zh) 包括多个功能模块的半导体器件及其操作方法
US8595594B2 (en) Data processing method, memory controller, and memory storage device
KR20200052842A (ko) 메모리 시스템, 메모리 모듈 및 메모리 시스템의 동작 방법
KR20110003726A (ko) Ｓａｔａ 인터페이스에서의 ｃｒｃ 관리 방법 및 이를 구현한 데이터 저장 장치
US9286996B2 (en) Non-volatile memory system and method of programming the same
EP3499376B1 (en) Memory system varying operation of memory controller according to internal status of memory device
CN111625481A (zh) 一种防止闪存比特错误放大的方法和装置以及设备
US10379926B2 (en) Method and device for monitoring data error status in a memory
US11645149B2 (en) Information processing system, storage device, and host
US10521133B2 (en) Method and apparatus for real-time blank page detection in data transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant