CN105933286A - 一种验证协议的方法及装置 - Google Patents

一种验证协议的方法及装置 Download PDF

Info

Publication number
CN105933286A
CN105933286A CN201610204332.0A CN201610204332A CN105933286A CN 105933286 A CN105933286 A CN 105933286A CN 201610204332 A CN201610204332 A CN 201610204332A CN 105933286 A CN105933286 A CN 105933286A
Authority
CN
China
Prior art keywords
cpu
bunch
oneth
protocol
formalized model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610204332.0A
Other languages
English (en)
Other versions
CN105933286B (zh
Inventor
王振江
王朝辉
钟俊华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610204332.0A priority Critical patent/CN105933286B/zh
Publication of CN105933286A publication Critical patent/CN105933286A/zh
Application granted granted Critical
Publication of CN105933286B publication Critical patent/CN105933286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/20—Network architectures or network communication protocols for network security for managing network security; network security policies in general
    • H04L63/205—Network architectures or network communication protocols for network security for managing network security; network security policies in general involving negotiation or determination of the one or more network security mechanisms to be used, e.g. by negotiation between the client and the server or between peers or by selection according to the capabilities of the entities involved
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0884—Network architectures or network communication protocols for network security for authentication of entities by delegation of authentication, e.g. a proxy authenticates an entity to be authenticated on behalf of this entity vis-à-vis an authentication entity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种验证协议的方法及装置，该方法，包括：预先建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。本发明提供了一种验证协议的方法及装置，能够更加简单地验证协议。

Description

一种验证协议的方法及装置
技术领域
本发明涉及计算机技术领域，特别涉及一种验证协议的方法及装置。
背景技术
随着科学技术的快速发展，产生了大量的协议，为了保证这些协议的正确性，一般需要对协议进行验证。
现有技术中，验证协议一般通过仿真验证来实现，具体地，仿真验证是通过定义输入条件、创建功能覆盖模型、开发测试平台、创建输入激励发生器、编写指导性测试以及执行测试、分析覆盖率指标、调整激励发生器以面向未验证的设计部分，然后反复这一过程。
通过上述描述可见，现有技术验证协议方案比较复杂。
发明内容
本发明实施例提供了一种验证协议的方法及装置，能够更加简单地验证协议。
一方面，本发明实施例提供了一种验证协议的方法，包括：
S0：预先建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
S1：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
S2：根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
进一步地，所述S0，包括：
根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
进一步地，所述S1，包括：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
进一步地，所述CPU形式化模型，包括：本地代理HA、缓存代理CA；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述实现任意两个CPU簇之间的cache一致性的请求过程，包括：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
进一步地，所述S0，包括：
预先以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型；
预先以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
另一方面，本发明实施例提供了一种验证协议的装置，包括：
建立单元，用于建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
运行单元，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
验证单元，用于根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
进一步地，所述建立单元，用于根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
进一步地，所述运行单元，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
进一步地，所述CPU形式化模型，包括：本地代理HA、缓存代理CA；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述运行单元，在执行所述实现任意两个CPU簇之间的cache一致性的请求过程时，用于：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
进一步地，所述建立单元，用于以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型，以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
在本发明实施例中，建立CPU形式化模型和节点芯片形式化模型，通过运行CPU形式化模型和节点芯片形式化模型来模拟实现CPU簇之间的数据交互，根据运行信息进行协议验证，实现过程更加简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种验证协议的方法的流程图；
图2是本发明一实施例提供的另一种验证协议的方法的流程图；
图3是本发明一实施例提供的一种CPU簇之间的请求过程的示意图；
图4是本发明一实施例提供的一种验证协议的装置的示意图；
图5是本发明一实施例提供的另一种验证协议的装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种验证协议的方法，该方法可以包括以下步骤：
S0：预先建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
S1：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
S2：根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
在本发明实施例中，建立CPU形式化模型和节点芯片形式化模型，通过运行CPU形式化模型和节点芯片形式化模型来模拟实现CPU簇之间的数据交互，根据运行信息进行协议验证，实现过程更加简单。
在一种可能的实现方式中，所述S0，包括：
根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
在该实现方式中，通过Intel CPU协议和节点控制芯片协议来验证cache一致性协议。
在一种可能的实现方式中，所述S1，包括：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
在该实现方式中，在每个CPU簇内部，Intel CPU协议和节点控制芯片协议进行互相转换，在每个CPU簇之间，通过节点控制芯片协议进行交互。
在一种可能的实现方式中，所述CPU形式化模型，包括：HA(HomeAgent，本地代理)、CA(Cache Agent，缓存代理)；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述实现任意两个CPU簇之间的cache一致性的请求过程，包括：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
在该实现方式中，CA为Intel CPU协议中的缓存代理，根据Intel提供的标准协议进行转变和模型的搭建，用来产生激励请求和对应的监听报文回复，并处理数据回复。HA为Intel CPU协议中的本地代理，根据Intel提供的标准协议进行转变和模型的搭建，用来处理CA发出的请求和监听回复，并发出监听报文和数据回复。
对于远端处理引擎来说，任何从该远端处理引擎所在的本地CPU簇中往远端的CPU簇发出的cache一致性请求，都由远端处理引擎处理转化为节点间的节点控制芯片协议的报文发往远端的本地处理引擎。
对于本地处理引擎来说，所有来自远端的节点间的节点控制芯片协议的报文都会被本地处理引擎接收，然后进行处理转为节点间的节点控制芯片协议的报文或Intel CPU协议。
在一种可能的实现方式中，所述S0，包括：
预先以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型；
预先以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
在该实现方式中，可以通过表格的格式来搭建CPU形式化模型和节点芯片形式化模型，使得验证协议更加简单。具体地，可以通过excel表格的格式。
在进行协议验证的过程中，定义需要检查的检查探针，通过数学穷举加载不同的场景，通过检查探针进行协议验证。通过检查探针对协议进行验证，具体地，可以定义cache一致性检查探针，通过数学穷举加载不同的场景下的cache一致性请求，通过cache一致性检查探针对cache一致性协议进行验证。
如图2所示，在本发明实施例中，CPU簇A向CPU簇B发出cache一致性请求，CPU簇A接收CPU簇B返回的数据回复。针对该过程，对cache一致性协议进行验证。
本发明实施例提供了一种验证协议的方法，该方法可以包括以下步骤：
步骤201：根据Intel CPU协议和节点控制芯片协议，建立CPU簇A和CPU簇B中的CPU形式化模型和节点芯片形式化模型，其中，CPU簇A的CPU形式化模型，包括：第一HA、第一CA；CPU簇A的节点芯片形式化模型，包括：第一本地处理引擎、第一远端处理引擎，CPU簇B的CPU形式化模型，包括：第二HA、第二CA；CPU簇B的节点芯片形式化模型，包括：第二本地处理引擎、第二远端处理引擎。
具体地，预先以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型；
预先以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
步骤202：第一CA向第一远端处理引擎发送cache一致性请求。
步骤203：第一远端处理引擎将cache一致性请求发送给第二本地处理引擎。
步骤204：第二本地处理引擎将cache一致性请求发送给第二HA。
步骤205：第二HA将cache一致性请求的数据回复发送给第二CA。
步骤206：第二CA将数据回复发送给第二远端处理引擎。
步骤207：第二远端处理引擎将数据回复发送给第一本地处理引擎。
步骤208：第一本地处理引擎将数据回复发送给第一HA。
步骤209：第一HA将数据回复发送给第一CA。
步骤210：第一CA处理数据回复。
步骤211：根据CPU簇A和CPU簇B的CPU形式化模型以及节点芯片形式化模型的运行信息，对cache一致性协议进行验证。
在该实现方式中，通过CPU簇A和CPU簇B之间的cache一致性请求的过程，来模拟cache一致性协议的运作，通过对这个过程的检测，可以实现对cache一致性协议的验证，具体地，可以通过预先定义的cache一致性协议检查探针来检测该过程。HA，CA，本地处理引擎和远端处理引擎中都包含有各自的子协议表，在验证过程中子表之间跳转，从整体上看就是四部分之间的跳转。
在该实现方式中，在搭建完成CPU形式化模型和节点芯片形式化模型后，添加进形式化验证环境，模型的所有表项由数学方法进行穷举验证，将所有可以达到表项的场景都穷举出来，因此表项覆盖检查是工具自动检查，而Cache一致性检查可以根据具体协议要求自己编写定义。
本发明实施例具有验证过程自动化，速度快，验证发现的错误信息方便用户调试，可以对部分协议表项进行验证等有益效果。另外，模型的搭建过程所需要的时间较少。
在本发明实施例中，一个CPU簇中可以包括多个CA。如图3所示，本发明实施例提供的一种CPU簇之间的请求过程的示意图。具体地，CPU簇A中包括：CPU簇A的CPU形式化模型、CPU簇A的节点芯片形式化模型，CPU簇A的CPU形式化模型包括：第一CA、第一HA，CPU簇A的节点芯片形式化模型包括：第一本地处理引擎、第一远端处理引擎；CPU簇B中包括：CPU簇B的CPU形式化模型、CPU簇B的节点芯片形式化模型，CPU簇B的CPU形式化模型包括：第二CA、第二HA，CPU簇B的节点芯片形式化模型包括：第二本地处理引擎、第二远端处理引擎。
如图4、图5所示，本发明实施例提供了一种验证协议的装置。装置实施例可以通过软件实现，也可以通过硬件或者软硬件结合的方式实现。从硬件层面而言，如图4所示，为本发明实施例提供的一种验证协议的装置所在设备的一种硬件结构图，除了图4所示的处理器、内存、网络接口、以及非易失性存储器之外，实施例中装置所在的设备通常还可以包括其他硬件，如负责处理报文的转发芯片等等。以软件实现为例，如图5所示，作为一个逻辑意义上的装置，是通过其所在设备的CPU将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。本实施例提供的一种验证协议的装置，包括：
建立单元501，用于建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
运行单元502，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
验证单元503，用于根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
在一种可能的实现方式中，所述建立单元501，用于根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
在一种可能的实现方式中，所述运行单元502，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
在一种可能的实现方式中，所述CPU形式化模型，包括：本地代理HA、缓存代理CA；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述运行单元502，在执行所述实现任意两个CPU簇之间的cache一致性的请求过程时，用于：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
在一种可能的实现方式中，所述建立单元501，用于以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型，以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本发明实施例至少具有如下有益效果：
1、在本发明实施例中，建立CPU形式化模型和节点芯片形式化模型，通过运行CPU形式化模型和节点芯片形式化模型来模拟实现CPU簇之间的数据交互，根据运行信息进行协议验证，实现过程更加简单。
2、在该实现方式中，可以通过表格的格式来搭建CPU形式化模型和节点芯片形式化模型，使得验证协议更加简单。
3、本发明实施例具有验证过程自动化，速度快，验证发现的错误信息方便用户调试，可以对部分协议表项进行验证等有益效果。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃·····”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种验证协议的方法，其特征在于，包括：
S0：预先建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
S1：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
S2：根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
2.根据权利要求1所述的方法，其特征在于，所述S0，包括：
根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
3.根据权利要求1所述的方法，其特征在于，
所述S1，包括：运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
4.根据权利要求3所述的方法，其特征在于，
所述CPU形式化模型，包括：本地代理HA、缓存代理CA；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述实现任意两个CPU簇之间的cache一致性的请求过程，包括：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
5.根据权利要求1-4中任一所述的方法，其特征在于，所述S0，包括：
预先以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型；
预先以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
6.一种验证协议的装置，其特征在于，包括：
建立单元，用于建立预设数量个CPU簇，其中，每个CPU簇中包括：CPU形式化模型和节点芯片形式化模型；
运行单元，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现CPU簇之间的数据交互；
验证单元，用于根据所述CPU形式化模型和所述节点芯片形式化模型的运行信息，进行协议验证。
7.根据权利要求6所述的装置，其特征在于，所述建立单元，用于根据Intel CPU协议和节点控制芯片协议，建立每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型。
8.根据权利要求6所述的装置，其特征在于，
所述运行单元，用于运行每个CPU簇中的所述CPU形式化模型和所述节点芯片形式化模型，实现任意两个CPU簇之间的cache一致性的请求过程。
9.根据权利要求8所述的装置，其特征在于，
所述CPU形式化模型，包括：本地代理HA、缓存代理CA；
所述节点芯片形式化模型，包括：本地处理引擎、远端处理引擎；
所述任意两个CPU簇包括：第一CPU簇、第二CPU簇；
所述运行单元，在执行所述实现任意两个CPU簇之间的cache一致性的请求过程时，用于：
所述第一CPU簇中CA向所述第一CPU簇中的远端处理引擎发送cache一致性请求，所述第一CPU簇中的远端处理引擎将所述cache一致性请求发送给所述第二CPU簇的本地处理引擎，所述第二CPU簇的本地处理引擎将所述cache一致性请求发送给所述第二CPU簇的HA；
所述第二CPU簇的HA将所述cache一致性请求的数据回复发送给所述第二CPU簇的CA，所述第二CPU簇的CA将所述数据回复发送给所述第二CPU簇的远端处理引擎，所述第二CPU簇的远端处理引擎将所述数据回复发送给所述第一CPU簇中的本地处理引擎，所述第一CPU簇中的本地处理引擎将所述数据回复发送给所述第一CPU簇中的HA，所述第一CPU簇中的HA将所述数据回复发送给所述第一CPU簇中的CA，所述第一CPU簇中的CA处理所述数据回复。
10.根据权利要求6-9中任一所述的装置，其特征在于，所述建立单元，用于以表格的格式设置Intel CPU协议的第一协议表项，根据所述第一协议表项生成所述CPU形式化模型，以表格的格式设置节点控制芯片协议的第二协议表项，根据所述第二协议表项生成所述节点芯片形式化模型。
CN201610204332.0A 2016-04-05 2016-04-05 一种验证协议的方法及装置 Active CN105933286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610204332.0A CN105933286B (zh) 2016-04-05 2016-04-05 一种验证协议的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610204332.0A CN105933286B (zh) 2016-04-05 2016-04-05 一种验证协议的方法及装置

Publications (2)

Publication Number Publication Date
CN105933286A true CN105933286A (zh) 2016-09-07
CN105933286B CN105933286B (zh) 2019-08-02

Family

ID=56840128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610204332.0A Active CN105933286B (zh) 2016-04-05 2016-04-05 一种验证协议的方法及装置

Country Status (1)

Country Link
CN (1) CN105933286B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368434A (zh) * 2017-07-21 2017-11-21 郑州云海信息技术有限公司 一种验证Cache一致性协议的装置及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050198192A1 (en) * 2004-01-20 2005-09-08 Van Doren Stephen R. System and method for conflict responses in a cache coherency protocol
CN1812347A (zh) * 2005-01-24 2006-08-02 华为技术有限公司 基于模型转换的协议正确性验证和测试方法
CN102014016A (zh) * 2010-08-31 2011-04-13 北京邮电大学 一种网络协议缺陷测试系统及方法
CN102104609A (zh) * 2011-03-17 2011-06-22 天津大学 一种网络协议安全缺陷分析方法
CN102122259A (zh) * 2011-03-03 2011-07-13 浪潮(北京)电子信息产业有限公司 一种高端容错计算机原型验证系统及验证方法
CN102129418A (zh) * 2011-03-07 2011-07-20 浪潮(北京)电子信息产业有限公司 一种高端容错计算机系统及实现方法
CN102142050A (zh) * 2011-03-01 2011-08-03 浪潮(北京)电子信息产业有限公司 一种高端容错计算机单结点原型验证系统及验证方法
CN103150264A (zh) * 2013-01-18 2013-06-12 浪潮电子信息产业股份有限公司 一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法
CN104756097A (zh) * 2012-10-22 2015-07-01 英特尔公司 一致性协议表

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050198192A1 (en) * 2004-01-20 2005-09-08 Van Doren Stephen R. System and method for conflict responses in a cache coherency protocol
CN1812347A (zh) * 2005-01-24 2006-08-02 华为技术有限公司 基于模型转换的协议正确性验证和测试方法
CN102014016A (zh) * 2010-08-31 2011-04-13 北京邮电大学 一种网络协议缺陷测试系统及方法
CN102142050A (zh) * 2011-03-01 2011-08-03 浪潮(北京)电子信息产业有限公司 一种高端容错计算机单结点原型验证系统及验证方法
CN102122259A (zh) * 2011-03-03 2011-07-13 浪潮(北京)电子信息产业有限公司 一种高端容错计算机原型验证系统及验证方法
CN102129418A (zh) * 2011-03-07 2011-07-20 浪潮(北京)电子信息产业有限公司 一种高端容错计算机系统及实现方法
CN102104609A (zh) * 2011-03-17 2011-06-22 天津大学 一种网络协议安全缺陷分析方法
CN104756097A (zh) * 2012-10-22 2015-07-01 英特尔公司 一致性协议表
CN103150264A (zh) * 2013-01-18 2013-06-12 浪潮电子信息产业股份有限公司 一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368434A (zh) * 2017-07-21 2017-11-21 郑州云海信息技术有限公司 一种验证Cache一致性协议的装置及方法

Also Published As

Publication number Publication date
CN105933286B (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
Traoré et al. Capturing the dual relationship between simulation models and their context
Galindo et al. Testing variability-intensive systems using automated analysis: an application to android
Mancini et al. SyLVaaS: System level formal verification as a service
CN107783758B (zh) 一种智能合约工程方法
CN104268079B (zh) 一种pos应用程序测试的方法及系统
CN109542791A (zh) 一种基于容器技术的程序大规模并发评测方法
CN105677556B (zh) 一种调度自动化主站系统软件测试方法及其平台
CN106897107B (zh) 一种web远程数据计算与仿真的实现系统和方法
CN106067101A (zh) 一种配网电力工程验收方法及系统
US10140403B2 (en) Managing model checks of sequential designs
CN104424093A (zh) 一种兼容性测试方法及系统
CN109086546A (zh) 信号链路信号质量评估方法、装置、设备及可读存储介质
CN104598373B (zh) 一种多技术融合的嵌入式软件测试方法
Camara et al. DCE: Test the real code of your protocols and applications over simulated networks
CN108052444A (zh) 一种用于移动应用的性能测试的方法与装置
CN110275818A (zh) 测试程序生成方法、装置及存储介质
CN105117340B (zh) 用于iOS浏览器应用质量评估的URL检测方法和装置
Souza et al. H-Switch Cover: a new test criterion to generate test case from finite state machines
US20130014066A1 (en) Method and system for test vector generation
CN112817855B (zh) 系统的众测方法、设备及计算机存储介质
CN106557412B (zh) 一种模糊测试的方法及装置
US20200074040A1 (en) Hierarchical expression coverage clustering for design verification
CN108804315A (zh) 应用于动态开发的测试方法、装置、电子设备及存储介质
US20170220449A1 (en) Infrastructure rule generation
Kim et al. Tool support for quality-driven development of software architectures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant