CN105891620A - 一种可用于测试cmc芯片电磁兼容辐射特性的测试系统 - Google Patents

Abstract

本发明公开了一种可用于测试CMC芯片电磁兼容辐射特性的测试系统，该系统包括：测试电路板，电流探头，阻抗转换网络以及放大器和频谱仪，其特征在于，该系统的测试对象为CMC芯片，通过测试射频电流和射频电压，进而得出芯片整体的辐射特性，测试系统的频率范围为150kHz‑1GHz，测试系统构建方便简单，系统设计轻便。

Description

一种可用于测试CMC芯片电磁兼容辐射特性的测试系统

技术领域：

本发明涉及一款用于自动控制的片上系统芯片CMC，具体涉及一种可用于测试CMC芯片电磁兼容辐射特性的测试系统。

背景技术：

在控制系统的发展史上，以PLC和DCS为代表的第三代控制系统从七十年代开始至今在工业控制领域获得了迅猛的发展。从90年代开始，陆续出现了现场总线控制系统，基于PC的控制系统等，但其发展仍受到限制。DCS与PLC仍占据主流地位。在功能方面，PLC主要用于数字量控制，逻辑运算能力强，DCS主要用于模拟量的控制，控制算法功能强。随着计算机的发展，现在产品的开放性已经成为最主要的话题之一。PLC等提供了开放性通讯协议，使得产品相互兼容组成强大的控制系统，DCS和PLC两者相互靠拢，功能越来越近，但是两者仍不能互相代替，对于快速的响应控制，比如运动控制，DCS就无法胜任，而对于大量的PID等高级运算控制，PLC的CPU承受能力有限。因此，为了弥补集散控制系统DCS和可编程逻辑控制器PLC在控制系统的局限性，国内科研机构自主研发了一款面向工业控制的CMC芯片，提出了一种集成度更高、应用更为简单的核心控制模块和控制技术。CMC芯片实现了将复杂控制算法、实时现场总线、数模信号处理、快速执行输出等功能全部集成在一个芯片上，因此对芯片的电磁兼容性能提出了更高的要求。

电子技术的迅速发展，使得各种电子设备进入我们的日常生活，给我们生活带来巨大便利的同时也带来了新的问题，各种电子设备工作在同一个电磁空间，使得围绕在我们周围的电磁环境变得越来越复杂，由此产生了电磁兼容的问题。电磁兼容问题可能导致设备不稳定甚至不能正常工作。在工业现场环境，比如炼钢，乙烯化工等行业，工业环境本身就比一般的环境电磁特性更加恶劣，电磁兼容发生问题的概率也更大。如果由于电磁兼容导致设备停机，那么对整个生产线将产生巨大影响甚至停机，由此带来的损失将是不可估量的，因此研究工业现场环境下的电磁兼容特性是极有意义也是有必要的。

不过目前电磁兼容的研究多集中在设备级或者板级的水平，对于集成电路的电磁兼容特性的研究国内外都很少，相对应的测试系统就更少。CMC芯片作为我国自主研制的使用在工业环境下的专用工业控制芯片，研究并建立与之相应的芯片级测试系统对于提高芯片的电磁兼容特性是非常有必要的。但是由于CMC芯片技术比较新，研制问世的时间并不长，而且其本身也还在不断的改进改版中，所以目前国内并没有相应的对其进行电磁兼容特性的测试系统，这对于芯片的迭代改进形成了瓶颈。本发明中提出的测试系统能够完整测量CMC芯片的电磁兼容辐射特性，从而为芯片在电磁兼容方向的改进提供了指导方向。

发明内容：

为了解决背景技术提出的问题，本发明公开了一种可用于测试CMC芯片电磁兼容辐射特性的测试系统。通过研究电磁兼容中常见的两种辐射干扰：射频电流和射频电压，从而测量这两种形式的辐射干扰进而得出整体的辐射特性。

本发明中对射频电流的测量是通过RF电流探头，这个探头实际上为一个1Ω的采样电阻，将其串联在IC地和外围地之间，通过测量其电压从而换算出接入地的整个射频电流的大小。

本发明中的阻抗匹配网络实际上是一个150Ω转50Ω的双端口网络，由于一般的接收机或者频谱分析仪的输入阻抗为50Ω，而线束工模阻抗的平均值则一般为150Ω，因此测量射频电压时需要添加此150/50的阻抗匹配网络。

由于无法对CMC芯片直接进行裸片测试，因此本系统中设计了专用的测试电路板，测试电路板的硬件示意图如图3所示，本发明给出了此测试电路板设计时需要考虑的具体的布局布线和PCB材质等的具体规格。

本发明中的测试系统频率范围为150kHz-1GHz，通过本测试系统可以分析出系统辐射频率的谐波和峰值频率等电磁兼容辐射特性的相关参数。

本发明所涉及的测试系统构建方便简单，测试所用到的仪器为频谱分析仪，其它的部件如RF电流探头，匹配阻抗网络等直接集成在CMC的测试电路板上，系统设计轻便，方便从某些恶劣的测试环境更换到电磁特性更好的测试环境。

附图说明：

图1为测试系统框图示意图

图2为150/50Ω的阻抗匹配网络示意图

图3为测试电路板硬件示意图

具体实施方式：

在正式测试工作开始前，需要对测试环境进行检验，确保测试系统所在的室温环境维持在23℃±5℃。同时，测试系统所在环境的电平应该比目标参考电平低至少6db。

进一步，需要对CMC芯片上电核对，保证器件功能工作正常，下载相应程序，确保芯片运行正确。

如图1所示的系统框图中，整个测试系统由六个大部分组成，供电电源，测试电路板，阻抗匹配网络，RF电流探头，放大器，频谱分析仪。其中供电电源应该选用电池或者低射频噪声的供电设备。

本发明中的测试系统中RF电流探头和放大器以及频谱分析仪与CMC测试电路板构成的回路组成1Ω电流测试回路，用来测量接地端的干扰电流；匹配阻抗网络和放大器以及频谱分析仪与CMC测试电路板构成的回路组成150Ω电压测试回路，用来测量输出端口的干扰电压。

进一步，测试系统的电路连线参见图2。图2中左侧是CMC芯片的时钟电路连接示意图，采用无源晶振方式连接，包含C2，C3以及中间的石英晶体。CMC芯片的GND和电源之间增加去耦电容C1。同时GND还与电流探头也即是1Ω的采样电阻的一端相连，采样电阻的另一端则与供电电源的0V相连。供电电源的5V直接和CMC芯片的供电引脚相连。供电电源的正端和负端中间同样增加去耦电容C5。CMC芯片的右侧是一个双端口网络，这是一个阻抗匹配的转换网络，由于CMC芯片这端的匹配阻抗是线束工模阻抗，线束工模阻抗的参考值是通150Ω，但是测量设备(含放大器电路)的匹配阻抗是50Ω，通过这个阻抗匹配网络，可以实现CMC测试芯片与测量设备的阻抗匹配。

进一步，图2中的阻抗匹配网络共有三个元器件，两个电阻和一个电容，其中电阻R1为120Ω，R1的一端接CMC芯片，另一端与电容C4的一端串联，C4大小为6.5nf，C4的另一端和电阻R2的一端以及测量设备的一端连接在一起，R2为51Ω，R2的另一端接在电源的0V上。

进一步，外部接线接入测试电路板时均应该先连接到阻抗匹配网络上。

本发明中由于CMC芯片无法裸片单独进行测试，因此需要将其安装在一块测试电路板上。测试电路板的规格如下：使用环氧化物型的PCB材料(厚度0.6mm-3mm，介电常数4.7)；板边缘的过孔距离边缘5mm；顶面和底面覆盖40um厚的铜板层；四层板；其中第1层为地平面，并且该层上只有CMC芯片，并且需安装在PCB板中心，其它的元器件均安装在背面(第4层)；测试电路板上集成的150/50Ω阻抗匹配网络，需尽可能靠近CMC芯片。

本发明中的测试系统的CMC测试电路板应该保证CMC的PCB走线有150Ω阻抗，以便低反射与阻抗匹配网络的连接。为了达到这个目的，走线时应该使用微带技术，从而在器件表面进行信号走线，在底层进行射频屏蔽地的走线。如果150Ω的线阻抗难以实现，则应该调整匹配网络的输出线，以达到整体的50Ω的线阻抗。

进一步，在任何情况下，PCB布线的长度不能超过150mm。

测试电路板的硬件电路组成示意图如图3所示，图3中给出了CMC芯片的一些相应管脚的连接方式。无论是模拟电源还是数字电源，均应按照CMC芯片的芯片手册电源要求进行连接。模拟输入部分和输出部分均应该通过10kΩ电阻接地。数字输入部分也同样需要通过10kΩ电阻接地，但是数字输出部分则是通过47pF电容接地。控制部分中，输入管脚同模拟输入管脚和数字输入管脚的处理一致，控制输出引脚需要符合CMC芯片的芯片手册连接要求。

进一步，PCB测试电路板上需要三处地连接，IC地，外围地，以及射频屏蔽地。IC地是指CMC芯片工作时的参考地，外围地指供电电源的参考电位，射频屏蔽地则是来自于频谱分析仪的参考地。IC地的最大尺寸不能超出封装覆盖区域每边3mm。阻抗匹配网络的公共端应该与外围地和射频屏蔽地接在一起。IC地则通过1Ω探头连接到外围地。

本发明的测试系统在对CMC芯片进行测试时需要将集成电路工作在典型工作状态的最大发射状态，此部分需要通过程序将芯片打开所有的外设。

按照图1所示的测试系统连线完毕之后，通电后则正式开始对CMC芯片的电磁辐射特性进行测试。

以上是对本发明的软硬件较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可以作出种种的等同变形或替换，这些等同的变形或者替换均包含在本申请权利要求所限的范围内。

Claims (5)

1.一种可用于测试CMC芯片电磁兼容辐射特性的测试系统，该系统包括：供电电源、测试电路板，射频电流探头，阻抗匹配网络以及放大器和频谱分析仪，其特征在于，该测试系统的测试对象为CMC芯片，通过测试射频电流和射频电压，进而得出芯片整体的辐射特性，测试系统的频率范围为150kHz-1GHz。

2.根据权利要求1所述的测试系统，其中，所述的测试对象CMC芯片包括：模拟输入部分、模拟输出部分、数字输入部分、数字输出部分，其中，所述的模拟输入部分、模拟输出部分、数字输入部分分别通过10kΩ电阻接地，所述的数字输出部分通过47pF电容接地。

3.根据权利要求1所述的测试系统，其中，所述的射频电流探头是一个1Ω的采样电阻。

4.根据权利要求1所述的测试系统，其中，所述的阻抗匹配网络是一个将匹配阻抗从150Ω转50Ω的双端口网络，所述的阻抗匹配网络包括：一个120Ω的电阻和一个6.5nf的电容以及一个51Ω的电阻。

5.根据权利要求1所述的测试系统，其中，所述的测试电路板是一块以CMC芯片为核心的专用测试板，测试板上集成了所述的射频电流探头以及阻抗匹配网络。